1.一种防撞墩无线监测报警系统的数据采集报警装置，包括模拟信号滤波及信号处理模块、数据锁存器模块、可编程逻辑模块、主控模块和电平转换模块；其特征在于：所述的模拟信号滤波及信号处理模块的输入端分别连接南北方向的传感器、东西方向的传感器和垂直方向的传感器，其输出端依次连接数据锁存器模块、主控模块、电平转换模块和数据通讯接口模块ZWD-35A，所述的主控模块与可编程逻辑模块的输出端连接；
所述的模拟信号滤波及信号处理模块包括三个通道，三个通道的结构与参数是相同的，三个通道同步进行数据采集与信号处理；第一通道的输入端接南北方向的传感器，第二通道的输入端接东西方向的传感器，第三通道的输入端接垂直方向的传感器；
所述的模拟信号滤波及信号处理模块实现模拟信号的低通滤波、模拟信号处理和模数信号转换；
所述的数据锁存器模块完成对三个通道转换的数据进行数据锁存处理；
所述的主控模块实现传感器数据的采集、数据存储管理、远程无线数据通讯、报警和参数配置；
所述的可编程逻辑模块实现系统逻辑控制、数据采集逻辑控制处理；
所述的电平转换模块实现主控模块CPU电平转换；
所述的数据通讯接口模块ZWD-35A实现通讯连接、数据通讯与报警；
所述的模拟信号滤波及信号处理模块的第一通道的信号输入与运算放大器U1的3脚相连，同时,信号输入对地连接输入阻抗限制电阻R1和放电保护二极管D1，运算放大器U1的2脚与6脚相连作射随输出；
运算放大器U1的4脚是负电源，7脚是正电源；+12V电源经过电阻R3与运算放大器U1的7脚相接同时对地连接滤波电容C2，电阻R3和电容C2构成RC电源滤波网络，保证运算放大器U1的电源稳定；-12V电源经过电阻R2与运算放大器U1的4脚相接，同时对地连接滤波电容C1，电阻R2和电容C1构成RC电源滤波网络，保证运算放大器U1的电源稳定；运算放大器U1的
6脚经电阻R4与运算放大器U2的2脚相接；
运算放大器U2的2脚经电阻R6与运算放大器U2的6脚相接，运算放大器U2的3脚对地接偏置电阻R5，运算放大器U2的4脚是负电源，7脚是正电源；+12V电源经过电阻R7与运算放大器U2的7脚相接，同时对地连接滤波电容C4，电阻R7和电容C4构成RC电源滤波网络，保证运算放大器U2的电源稳定；-12V电源经过电阻R8与运算放大器U2的4脚相接，同时对地连接滤波电容C3，电阻R8和电容C3构成RC电源滤波网络，保证运算放大器U2的电源稳定；运算放大器U2作为抗混叠滤波的前置信号处理电路；运算放大器U2的6脚与抗混叠滤波器U3的2脚相接；
抗混叠滤波器U3是8阶低通模拟电容滤波器，抗混叠滤波器U3的1、3、5、6、7、13和15脚接地；其10脚是滤波倍频选择，与地相接，选择100倍频；其8脚与16脚相连；其4脚接正6V电源，其14脚接负6V电源，同时正负电源脚分别对地接滤波电容C5和C6；其12脚是滤波频率信号控制输入脚，与大规模可编程逻辑控制器件U13的31管脚滤波频率信号相接，滤波频率信号F1是一个300Hz的滤波控制频率信号；抗混叠滤波器U3的9脚经电阻R9和R10串联后与运算放大器U4的2脚相连，同时电阻R9和R10中间对地接电容C7，组成T型滤波网络；
运算放大器U4的3脚对地接偏置电阻R13；运算放大器U4的2脚与输出6脚接退耦电容C9；运算放大器U4的输出6脚接电阻R15；电阻R15的输出端对地接退耦电容C11，同时经电阻R12串联精密多圈电位器T1后与运算放大器U4的2脚相接；精密多圈电位器T1用于调整前置信号处理电路的放大倍数，确保测量精度满足+/-10V要求；运算放大器U4的1脚和8脚接精密多圈电位器T2，调整前置信号处理电路的零点偏移；
运算放大器U4的4脚是负电源，7脚是正电源；+12V电源经过电阻R14与运算放大器U4的
7脚相接同时对地连接滤波电容C10，电阻R14和电容C10构成RC电源滤波网络，保证运算放大器U4的电源稳定；-12V电源经过电阻R11与运算放大器U4的4脚相接同时对地连接滤波电容C8，电阻R11和电容C8构成RC电源滤波网络，保证运算放大器U4的电源稳定；
电阻R15输出端串联电阻R16接到模数转换器U5的1脚，模数转换器U5是一款16位高精度、高速、低功耗模数转换器，采用逐次逼近式工作原理，单一+5V供电，单通道输入，输入电压范围+/-10V；模数转换器U5的1脚与4脚接电阻R17，其4脚对地接电容C13；其3脚对地接电容C12；其2、5、14、23和25脚接地；其27和28脚接电源VCC同时对地接滤波退耦电容C14；其26脚为数据转换状态输出脉冲信号脚，连接数据锁存时序脚CLK_SN；其24脚是工作控制信号脚；
第二通道和第三通道均与第一通道具有相同的结构，三个通道的模数转换器U5的24脚同时接受主控模块的工作控制信号RC，实现三个通道的同步采集；
所述的数据锁存器模块包括数据锁存器U6-U11，数据锁存器U6-U11均是8位数据锁存器；数据锁存器U6-U7负责南北方向传感器模数转换器U5的16位锁存，数据锁存器U6负责低
8位，数据锁存器U7负责高8位；数据锁存器U8-U9负责东西方向传感器模数转换器U5的16位锁存，数据锁存器U8负责低8位，数据锁存器U9负责高8位；数据锁存器U10-U11负责垂直方向传感器模数转换器U5的16位锁存，数据锁存器U10负责低8位，数据锁存器U11负责高8位；
数据锁存器U6-U7的CLK_SN脚均与南北方向模数转换器U5的BUSY脚相接，数据锁存器U8-U9的CLK_EW脚均与东西方向模数转换器U5的BUSY脚相接，数据锁存器U10-U11的CLK_DU脚均与垂直方向模数转换器U5的BUSY脚相接；6个数据锁存器的数据输入端分别与模数转换器U5对应的低8位和高8位相接，其数据输出端与CPU芯片U18的数据线相接；
所述的数据锁存器模块的工作方法如下：
主控模块通过大规模可编程逻辑器件U13发出启动模数转换器U5的工作信号；模数转换器U5完成转换后，将在工作状态控制线上发出数据转换完成脉冲，直接发给8位数据锁存器的CLK，数据锁存器将模数转换器U5转换完成的数据锁存到8位数据锁存器；主控模块再次通过大规模可编程逻辑器件U13按照逻辑控制分别读取数据锁存器U6-U11的数据；主控模块的CPU芯片U18的读写线通过大规模可编程逻辑器件U13译码的方式产生OC_SNL、OC_SNH、OC_EWL、OC_EWH、OC_DUL、OC_DUH六根数据读取控制线，从而完成数据的读写操作；
所述的主控模块包括CPU芯片U18、USB接口芯片U14-U15、网络变压器U16和电源转换芯片U17；
所述的CPU芯片U18共有72个管脚，CPU芯片U18的CN1端管脚1到管脚6是网络接口，CPU芯片U18的管脚1的以太网差分输出信号TPTX+接网络变压器U16的1脚，网络变压器U16的16脚接网络接口J3的1脚；CPU芯片U18的管脚2的以太网差分输出信号TPTX-接网络变压器U16的3脚，网络变压器U16的14脚接网络接口J3的2脚；CPU芯片U18的管脚3的以太网差分输入信号TPRX+接网络变压器U16的6脚，网络变压器U16的11脚接网络接口J3的3脚；CPU芯片U18的管脚4的以太网差分输入信号TPRX-接网络变压器U16的8脚，网络变压器U16的9脚接网络接口J3的6脚；CPU芯片U18的CN1端的5脚SP100M-接网络接口J3的10脚，CPU芯片U18的CN1端的6脚LINK-接网络接口J3的12脚；CPU芯片U18的CN1端的9脚VDD_MC均接网络变压器U16的2脚和7脚；
所述的网络接口J3采用有连接状态和通讯速率指示的接插件，其4、5脚连接在一起，其
7、8脚连接在一起；其9脚SP100M+通过电阻R22接到电源转换芯片U17的电源输出3脚，其11脚LINK+通过电阻R23接到电源转换芯片U17的电源输出3脚；
所述的电源转换芯片U17完成+5V电源转换成+3.3V电源供以太网状态显示使用，电源转换芯片U17的输入+5V电源使用电容C26和C27进行退耦滤波，输出+3.3V电源使用电容C28和C29进行退耦滤波，确保电源转换芯片U17的输入输出电压稳定；
所述的USB接口芯片U14-U15是结构功能相同USB接口芯片，用途不同，分别为一个高速主控接口芯片和一个USB OTG接口芯片；防撞墩无线监测报警系统通过这两个接口芯片实现软件仿真调试和程序下载；
所述的CPU芯片U18的CN1端的23管脚和24管脚是USB接口芯片U15的差分端口信号，预留设计USB接口；CPU芯片U18的CN1端的23管脚接USB接口J4的3脚，CPU芯片U18的24管脚接USB接口J4的2脚；USB接口J4的4脚通过磁珠ZE L1接地；USB接口J4的1脚接磁珠ZE L2，输出对地接电容C21和C22进行电源退耦滤波，同时接保险管F1，电源VCC通过电容C23和C24进行退耦滤波后与保险管F1相接，确保USB接口J4的电源输出是+5V和0.5A；USB接口芯片U15是瞬态电压抑制器，保护高速数据线静电释放，其5脚接VCC、2脚接地、6脚接USB接口J4的2脚、其1脚接USB接口J4的3脚；
所述的CPU芯片U18的CN1端的27管脚和28管脚是USB_OTG差分端口信号，其11管脚是USB_OTG接入设备类型标志，其CN2端的3管脚是USB_OTG_VBUS，提供USB接口J5的+5V电源；
CPU芯片U18的CN1端的27管脚与USB接口J5的3脚相接，其28管脚与USB接口J5的2脚相接，其
11管脚与USB接口J5的4脚相接，USB接口J5的5脚对地接磁珠ZE L3，同时与USB接口J5的1脚相接，CPU芯片U18的CN2端的3管脚USB_OTG_VBUS对地接退耦滤波电容C17和C18，同时串联磁珠ZE L4与USB接口J5的1脚相接；USB接口芯片U14的5脚接电源VCC、2脚接地、1脚接USB接口J5的3脚、6脚接USB接口J5的2脚；
所述的CPU芯片U18的CN2端的4管脚RSTIN#为外部复位输入管脚，与二针端子J2的一端连接；二针端子J2的另一端对地接电阻R25，当主控模块出现运行错误时进行复位处理；CPU芯片U18的CN2端的29管脚BATT3V为3V电池输入管脚，保证设置数据的长久保存，其29管脚接电池BT1的正极，同时对地接退耦滤波电容C30；CPU芯片U18的CN2端的30管脚DBGSL#为调试模式选择输入管脚，与二针端子J8的一端相接，二针端子J8的另一端对地接电阻R24；
所述的可编程逻辑模块包括大规模可编程逻辑器件U13、逻辑器件烧写程序接口J6和有源高精度晶振Y1；
大规模可编程逻辑器件U13的4、7、26、29管脚分别与逻辑器件烧写程序接口J6的3、8、
6、2脚相连，逻辑器件烧写程序接口J6的1脚接VCC、7脚接地；大规模可编程逻辑器件U13的管脚30接有源高精度晶振Y1的频率输出3脚，有源高精度晶振Y1的4脚接VCC、同时对地接电容C19、2脚接地；大规模可编程逻辑器件U13的22、23、24、36、37、25、8管脚分别与CPU芯片U18的CN2端的9、10、12、17、18、19、20管脚相接；大规模可编程逻辑器件U13的18、19、20、21管脚分别与CPU芯片U18的CN2端的13、14、15、16管脚相接；大规模可编程逻辑器件U13通过CPU芯片U18使用ARM_WE、ARM_CS1、ARM_D0、ARM_SA0、ARM_SA1、ARM_SA2六条线，译码产生RC逻辑输出，作为控制模数转换器U5的模数转换启动信号；大规模可编程逻辑器件U13通过CPU芯片U18使用ARM_RD、ARM_CS1、ARM_SA0、ARM_SA1、ARM_SA2五条线，完成OC_SNH、OC_SNL、OC_EWH、OC_EWL、OC_DUH、OC_DUL逻辑读译码操作，实现数据读入CPU芯片U18；大规模可编程逻辑器件U13的状态指示灯DD1作为通讯指示灯、DD2作为采集指示灯、DD3作为CPU状态指示灯，大规模可编程逻辑器件U13的12、13、14管脚分别接三个状态指示灯的负极，三个状态指示灯的正极对电源VCC分别接电阻R18、R19、R20；大规模可编程逻辑器件U13通过CPU芯片U18使用ARM_WE、ARM_CS1、ARM_D0、ARM_D1、ARM_D2、ARM_SA0、ARM_SA1、ARM_SA2八条线，实现对三个状态指示灯的控制；
所述的电平转换模块包括电平转换芯片U12，完成CPU芯片U18的TTL电平信号转换成RS232电平的信号；CPU芯片U18的CN1端的13管脚RXD2与电平转换芯片U12的9脚相接，其14脚与电平转换芯片U12的10脚相接；
电平转换芯片U12的1、3脚接电容C15，其4、5脚接电容C16，其8脚接数据通讯接口模块ZWD-35A的ZWD_35A_TXD脚，其9脚接数据通讯接口模块ZWD-35A的ZWD_35A_RXD脚；
整个装置还包括电源模块，所述的电源模块为模拟信号滤波及信号处理模块、数据锁存器模块、可编程逻辑模块、主控模块、电平转换模块和数据通讯接口模块ZWD-35A提供电源；
所述的电源模块包括蓄电池+12V、DC/DC模块DS1和DS2、电源转换芯片U19和U20，蓄电池+12V输入端通过退耦滤波电容C31和C32与功率电感LL相连，功率电感LL输出端再次通过退耦滤波电容C33和C34分别连接DC/DC模块DS1和DS2的输入端；DC/DC模块DS2转换成+5V单电源输出，输出电源通过退耦滤波电容C41和C42输出给各模块供电；DC/DC模块DS1将+12V电源转成+/-12V双电源输出，输出的+/-12V电源直接给运算放大器U1、U2、U4供电，同时还通过电源转换芯片U19和U20转换成抗混叠滤波器U3所需要的+/-6V电源；
所述的蓄电池采用风光互补发电系统的方式获得电源。
2.一种如权利要求1所述的防撞墩无线监测报警系统的数据采集报警装置，其特征在于：所述的电源转换芯片U19为电源转换芯片78LM06，电源转换芯片U20是电源转换芯片
79LM06。
3.一种如权利要求1所述的防撞墩无线监测报警系统的数据采集报警装置，其特征在于：所述的网络接口J3为网络接口RJ45。
4.一种如权利要求1所述的防撞墩无线监测报警系统的数据采集报警装置，其特征在于：整个装置的电路采用多层电路板设计。
5.一种如权利要求1所述的防撞墩无线监测报警系统的数据采集报警装置，其特征在于：整个装置采用低功耗通用工业级的电子元器件。
6.一种如权利要求1所述的防撞墩无线监测报警系统的数据采集报警装置，其特征在于：整个装置采用虚拟仪器电子电路设计技术。