首页 / 专利库 / 电信 / 时钟信号 / 一种带有降噪电路的BTL功放电路

一种带有降噪电路的BTL功放电路

阅读:505发布:2020-05-08

专利汇可以提供一种带有降噪电路的BTL功放电路专利检索,专利查询,专利分析的服务。并且本实用新型涉及音响技术领域,尤其涉及一种带有降噪 电路 的BTL功放电路。其包括:两组功放单元,两组功放单元的 信号 输出端连接有共模电感并通过共模电感对外输出,所述功放单元包括功放驱动芯片,功放驱动芯片型号为IRS2092,还包括降噪电路,所述降噪电路包括降噪芯片,降噪芯片型号为HEF4047BT,降噪芯片的RTC管脚通过 串联 的 电阻 R214、电容C38与CTC管脚连接,降噪芯片的CLOCK管脚对外输出 时钟信号 ,功放驱动芯片的第三管脚接收时钟信号。本实用新型通过设置降噪电路,使得BTL功放电路的两个功放单元的 开关 频率 同步,避免产生噪声。,下面是一种带有降噪电路的BTL功放电路专利的具体信息内容。

1.一种带有降噪电路的BTL功放电路,其包括:两组功放单元,两组功放单元的信号输出端连接有共模电感并通过共模电感对外输出,所述功放单元包括功放驱动芯片,功放驱动芯片型号为IRS2092,其特征在于:还包括降噪电路,所述降噪电路包括降噪芯片,降噪芯片型号为HEF4047BT,降噪芯片的RTC管脚通过串联电阻R214、电容C38与CTC管脚连接,降噪芯片的CLOCK管脚对外输出时钟信号,功放驱动芯片的第三管脚接收时钟信号。
2.根据权利要求1所述的一种带有降噪电路的BTL功放电路,其特征在于:还包括时钟反相缓冲电路,时钟反相缓冲电路包括反相芯片,反相芯片型号为:SN74LVC2G04DCK;反相芯片的第一管脚、第三管脚连接并通过电阻R226接收降噪芯片输出的时钟信号;反相芯片的第4管脚通过串联的电阻R217和电容C155对外输出时钟信号SYNC_CLK_B;反相芯片的第6管脚通过串联的电阻R156和电容C152对外输出时钟信号SYNC_CLK_A,两组功放单元的功放驱动芯片分别接收时钟信号SYNC_CLK_B和时钟信号SYNC_CLK_A。
3.根据权利要求2所述的一种带有降噪电路的BTL功放电路,其特征在于:所述功放驱动芯片的第三管脚串联有电容C82和电阻R26;所述功放驱动芯片的第四管脚通过电容C53接地,第四管脚通过串联的电容C51、电容C48与第三管脚连接,电容C53的接地端通过串联的电阻R252、电阻R84与电容C51的输入端连接。
4.根据权利要求3所述的一种带有降噪电路的BTL功放电路,其特征在于:功放单元的信号输出端与共模电感之间串接用滤波电路,所述滤波电路包括与信号输出端连接的电感L3,电感L3的输出端通过电容C108接地。
5.根据权利要求4所述的一种带有降噪电路的BTL功放电路,其特征在于:电容C108并联有串联的电阻R157和电容C25。

说明书全文

一种带有降噪电路的BTL功放电路

技术领域

[0001] 本实用新型涉及音响技术领域,尤其涉及一种带有降噪电路的BTL功放电路。

背景技术

[0002] 在音响电路中,信号经DSP的AD电路、DA电路转换并做EQ处理后,输出模拟芯片信号到BTL功放电路,其中BTL功放电路由两组对称的功放单元组成,模拟信号将两组对称的功放单元处理后分别传输给喇叭;而两路的功放单元的功放开关频率会有所偏差,该频率偏差产生的差频会造成电源噪声落入到音频范围,即音频信号内混有电源噪声,从而使得喇叭播放的声音有很多杂音,音质不太好。发明内容
[0003] 本实用新型的目的在于针对现有技术的不足,提供一种带有降噪电路的BTL功放电路,该BTL功放电路通过降噪电路来同步两组功放单元的开关频率,避免产生音频噪声。
[0004] 一种带有降噪电路的BTL功放电路,其包括:两组功放单元,两组功放单元的信号输出端连接有共模电感并通过共模电感对外输出,所述功放单元包括功放驱动芯片,功放驱动芯片型号为IRS2092,还包括降噪电路,所述降噪电路包括降噪芯片,降噪芯片型号为HEF4047BT,降噪芯片的RTC管脚通过串联电阻R214、电容C38与CTC管脚连接,降噪芯片的CLOCK管脚对外输出时钟信号,功放驱动芯片的第三管脚接收时钟信号。
[0005] 进一步地,还包括时钟反相缓冲电路,时钟反相缓冲电路包括反相芯片,反相芯片型号为:SN74LVC2G04DCK;反相芯片的第一管脚、第三管脚连接并通过电阻R226接收降噪芯片输出的时钟信号;反相芯片的第4管脚通过串联的电阻R217和电容C155对外输出时钟信号SYNC_CLK_B;反相芯片的第6管脚通过串联的电阻R156和电容C152对外输出时钟信号SYNC_CLK_A,两组功放单元的功放驱动芯片分别接收时钟信号SYNC_CLK_B和时钟信号SYNC_CLK_A。
[0006] 进一步地,所述功放驱动芯片的第三管脚串联有电容C82和电阻R26;所述功放驱动芯片的第四管脚通过电容C53接地,第四管脚通过串联的电容C51、电容C48与第三管脚连接,电容C53的接地端通过串联的电阻R252、电阻R84与电容C51的输入端连接。
[0007] 进一步地,功放单元的信号输出端与共模电感之间串接用滤波电路,所述滤波电路包括与信号输出端连接的电感L3,电感L3的输出端通过电容C108接地。
[0008] 进一步地,电容C108并联有串联的电阻R157和电容C25。
[0009] 本实用新型的有益效果:本实用新型通过设置降噪电路,使得BTL功放电路的两个功放单元的开关频率同步,避免产生噪声。附图说明
[0010] 图1为本实施例BTL功放电路除去降噪电路的一种电路原理示意图。
[0011] 图2为功放单元的一种电路原理示意图。
[0012] 图3为降噪电路的一种电路原理示意图。
[0013] 图4为时钟反相缓冲电路的一种电路原理示意图。

具体实施方式

[0014] 以下结合附图对本实用新型进行详细的描述。如图1至图4所示。
[0015] 实施例1:参见图1、图3;一种带有降噪电路的BTL功放电路,其包括:两组功放单元,两组功放单元1的信号输出端连接有共模电感并通过共模电感对外输出,所述功放单元1包括功放驱动芯片,功放驱动芯片型号为IRS2092,还包括降噪电路,所述降噪电路包括降噪芯片,降噪芯片型号为HEF4047BT,降噪芯片的RTC管脚通过串联的电阻R214、电容C38与CTC管脚连接,降噪芯片的CLOCK管脚对外输出时钟信号,功放驱动芯片的第三管脚接收时钟信号。
[0016] 降噪芯片用于产生时钟信号,来调整功放驱动芯片的功放开关频率;降噪芯片可通过调整电阻R214、电容C38来改变降噪芯片的充放电时间,并改变震荡频率;在具体使用过程中,为确保功放单元1的工作效率,减少EMI,开关频率可设置为400KHz。
[0017] 参见图4;进一步地,还包括时钟反相缓冲电路,时钟反相缓冲电路包括反相芯片,反相芯片型号为:SN74LVC2G04DCK;反相芯片的第一管脚、第三管脚连接并通过电阻R226接收降噪芯片输出的时钟信号;反相芯片的第4管脚通过串联的电阻R217和电容C155对外输出时钟信号SYNC_CLK_B;反相芯片的第6管脚通过串联的电阻R156和电容C152对外输出时钟信号SYNC_CLK_A,两组功放单元1的功放驱动芯片分别接收时钟信号SYNC_CLK_B和时钟信号SYNC_CLK_A。
[0018] 为确保两组功放单元1的时钟严格同步互不干扰,本技术方案采用时钟反相缓冲电路,将降噪芯片输出的时钟信号一分为二,并通过RC滤波电路对功放驱动芯片输出。
[0019] 参见图2,进一步地,所述功放驱动芯片的第三管脚串联有电容C82和电阻R26;所述功放驱动芯片的第四管脚通过电容C53接地,第四管脚通过串联的电容C51、电容C48与第三管脚连接,电容C53的接地端通过串联的电阻R252、电阻R84与电容C51的输入端连接。
[0020] 功放驱动芯片的第三管脚通过电容C82、电阻R26接收模拟音频信号;同时也用于内部PWM的调制,时钟信号也从第三管脚输入;电阻R84、电容C53、电容C51用于对时钟周期进行调整。
[0021] 进一步地,功放单元1的信号输出端与共模电感之间串接用滤波电路,所述滤波电路包括与信号输出端连接的电感L3,电感L3的输出端通过电容C108接地。
[0022] 设置滤波电路,有利于消除背景噪声,优化音频信号。
[0023] 进一步地,电容C108并联有串联的电阻R157和电容C25。
[0024] 电阻R157和电容C25构成RC滤波电路。
[0025] 以上内容仅为本实用新型的较佳实施例,对于本领域的普通技术人员,依据本实用新型的思想,在具体实施方式及应用范围上均会有改变之处,本说明书内容不应理解为对本实用新型的限制。
高效检索全球专利

专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台,是提供专利分析,专利查询,专利检索等数据服务功能的知识产权数据服务商。

我们的产品包含105个国家的1.26亿组数据,免费查、免费专利分析。

申请试用

分析报告

专利汇分析报告产品可以对行业情报数据进行梳理分析,涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度,系统通过AI智能系统对图表进行解读,只需1分钟,一键生成行业专利分析报告。

申请试用

QQ群二维码
意见反馈