一种具有外部同步功能的振荡器电路专利检索-时钟信号电信专利检索查询-专利查询网

一种具有外部同步功能的 振荡器 电路

阅读：1027发布：2020-05-15

专利汇可以提供一种具有外部同步功能的振荡器电路专利检索，专利查询，专利分析的服务。并且一种具有外部同步功能的振荡器电路，属于电子电路技术领域。通过在振荡器电路中增加外挂电阻，调节外挂电阻的大小来调节自身振荡器频率；另外增加了一个同步电路，通过同步控制信号 SYNC来强制同步振荡器频率，获得稳定可靠的时钟信号 CLK；同时由于使用恒流源对振荡器电容进行放电，因而放电时间即时钟信号CLK为高电平的时间可控，不会出现时钟信号CLK高电平时间过短导致电路不能响应的问题。本发明提出的振荡器电路，其振荡频率可调，且可以实现外部同步，具有很高的稳定性，而且能够有效的抑制电路中存在的互调干扰和电磁干扰等问题。，下面是一种具有外部同步功能的振荡器电路专利的具体信息内容。

权利要求

1.一种具有外部同步功能的振荡器电路，其特征在于，包括下限比较器(COMP1)、上限比较器(COMP2)、箝位运算放大器(OP)、RS锁存器、缓冲器、或门、同步电路、第一NMOS管(MN1)、第二NMOS管(MN2)、第一PMOS管(MP1)、第二PMOS管(MP2)、第三PMOS管(MP3)、第一电阻(R1)、第二电阻(R2)、外挂电阻(RT)、电容(C)和第一电流源(Ibisa1)，箝位运算放大器(OP)的同相输入端连接钳位基准电压(Vref_GM)，其反相输入端通过第一电阻(R1)和第二电阻(R2)的串联结构后连接第二NMOS管(MN2)的源极，其输出端连接第二NMOS管(MN2)的栅极，第一电阻(R1)和第二电阻(R2)的串联点通过外挂电阻(RT)后接地；
第二PMOS管(MP2)的栅漏短接并连接第三PMOS管(MP3)的栅极和第二NMOS管(MN2)的漏极，其源极和第三PMOS管(MP3)的源极接电源电压；
第一PMOS管(MP1)的源极连接第三PMOS管(MP3)的漏极，其漏极连接第一NMOS管(MN1)的漏极、下限比较器(COMP1)的反相输入端和上限比较器(COMP2)的同相输入端；第一电流源(Ibias1)的负极连接第一NMOS管(MN1)的源极，其正极接地并连接电容(C)的下极板，电容(C)的上极板作为所述振荡器电路的输出端；
下限比较器(COMP1)的同相输入端接下阈值电压(Vth_L)，其输出端通过缓冲器后连接RS锁存器的R输入端；上限比较器(COMP2)的反相输入端连接上阈值电压(Vth_H)，其输出端连接或门的第一输入端；同步电路的输入端连接同步控制信号，其输出端连接或门的第二输入端；
RS锁存器的S输入端连接或门的输出端，其输出端输出时钟信号(CLK)并连接第一NMOS管(MN1)和第一PMOS管(MP1)的栅极；
所述同步电路包括第三NMOS管(MN3)、第四NMOS管(MN4)、第五NMOS管(MN5)、第六NMOS管(MN6)、第七NMOS管(MN7)、第四PMOS管(MP4)、第五PMOS管(MP5)、第六PMOS管(MP6)、第一电容(C1)、第二电容(C2)、第三电阻(R3)、第四电阻(R4)、第二电流源(Ibias2)、第一反相器(INV1)、第二反相器(INV2)、第三反相器(INV3)、第四反相器(INV4)和与非门(NAND)，第三电阻(R3)的一端连接所述同步控制信号，另一端连接第四NMOS管(MN4)的漏极和第六NMOS管(MN6)的栅极；
第三NMOS管(MN3)的栅漏短接并连接第四NMOS管(MN4)和第五NMOS管(MN5)的栅极以及第二电流源(Ibias2)的正极，第二电流源(Ibias2)的负极接电源电压；
第四PMOS管(MP4)的栅漏短接并连接第五NMOS管(MN5)的漏极和第五PMOS管(MP5)的栅极；
第一反相器(INV1)的输入端连接第五PMOS管(MP5)和第六NMOS管(MN6)的漏极，其输出端连接第六PMOS管(MP6)和第七NMOS管(MN7)的栅极以及与非门的第一输入端；
第六PMOS管(MP6)的源极通过第四电阻(R4)后接电源电压，其漏极连接第七NMOS管(MN7)的漏极和第二反相器(INV2)的输入端并通过第一电容(C1)后接地；
第三反相器(INV3)的输入端连接第二反相器(INV2)的输出端并通过第二电容(C2)后接地，其输出端连接与非门(NAND)的第二输入端；
第四反相器(INV4)的输入端连接与非门(NAND)的输出端，其输出端作为所述同步电路的输出端输出窄脉冲调制信号(PULSE)；
第四PMOS管(MP4)和第五PMOS管(MP5)的源极接电源电压，第三NMOS管(MN3)、第四NMOS管(MN4)、第五NMOS管(MN5)、第六NMOS管(MN6)和第七NMOS管(MN7)的源极接地。

说明书全文

一种具有外部同步功能的振荡器 电路

技术领域

[0001] 本发明属于电子电路技术领域，具体涉及到一种可实现外部同步的振荡器电路。

背景技术

[0002] 在电子电路技术领域，振荡器通常用于为系统电路提供稳定可靠的时钟信号，确保电路系统稳定协调的工作。

[0003] 传统振荡器的电路如图1所示。该电路组成为：一个充放电电容C0，一个限流电阻R0，下限比较器COMP1，上限比较器COMP2，一个RS锁存器，以及放电MOS管MN0。其中下限比较器COMP1同相输入端接下限阈值电压Vth_L，反相输入端接电容C0上极板，输出端接RS锁存器的R端；上限比较器COMP2的同相输入端和COMP1的反相输入端一起接电容C0的上极板，其反相端接上限阈值电压Vth_H，输出端接RS触发器的S端；RS触发器的正向输出端Q反过来接到MN0管的栅极。

[0004] 对于电容C0上极板电压Vc初态为0V时，下限比较器COMP1输出高，上限比较器COMP2输出低，于是RS锁存器Q端输出低，MN0管截止，VDD通过电阻R0给电容C0充电，电容C0上电压开始升高。当电容C0上极板电压Vc上升到下限阈值电压Vth_L后，下限比较器COMP1输出低，即RS锁存器R端翻低，但输出端Q不发生翻转，仍为低，电容C0继续充电。直至Vc达到上限阈值Vth_H，此时上限比较COMP2输出翻高，S端为高，则RS锁存器输出Q端翻高，则MN0导通。MN0导通后，电容C0上电荷通过MN0管迅速放掉，电容C0上极板电压Vc降低。当Vc降低到下阈值Vth_L时，下限比较器输出翻高，导致RS触发器输出端Q翻低，MN0管截止，VDD又开始通过RC串联支路对电容C0进行充电，电容C0上极板电压Vc又开始升高，开始下一个周期。如此周而复始的振荡，产生振荡信号CLK。

[0005] 但是对于图1传统的振荡器电路，其充放电频率不能控制。而且由于电子系统中各个电路模块有自己特有的振荡频率，从而会使得电路存在互调干扰和电磁干扰等问题，严重时可能会影响电路功能。

发明内容

[0006] 本发明的目的是设计一个振荡频率可调，且可以实现外部同步的振荡器电路，以此来消除电路的互调干扰和电磁干扰等问题，并提高时钟系统的稳定性。

[0007] 本发明的技术方案为：

[0008] 一种具有外部同步功能的振荡器电路，其特征在于，包括下限比较器COMP1、上限比较器COMP2、箝位运算放大器OP、RS锁存器、缓冲器、或门、同步电路、第一NMOS管MN1、第二NMOS管MN2、第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第一电阻R1、第二电阻R2、外挂电阻RT、电容C和第一电流源Ibisa1，

[0009] 箝位运算放大器OP的同相输入端连接箝位基准电压Vref_GM，其反相输入端通过第一电阻R1和第二电阻R2的串联结构后连接第二NMOS管MN2的源极，其输出端连接第二NMOS管MN2的栅极，第一电阻R1和第二电阻R2的串联点通过外挂电阻RT后接地；

[0010] 第二PMOS管MP2的栅漏短接并连接第三PMOS管MP3的栅极和第二NMOS管MN2的漏极，其源极和第三PMOS管MP3的源极接电源电压；

[0011] 第一PMOS管MP1的源极连接第三PMOS管MP3的漏极，其漏极连接第一NMOS管MN1的漏极、下限比较器COMP1的反相输入端和上限比较器COMP2的同相输入端；第一电流源Ibias1的负极连接第一NMOS管MN1的源极，其正极接地并连接电容C的下极板，电容C的上极板作为所述振荡器电路的输出端；

[0012] 下限比较器COMP1的同相输入端接下阈值电压Vth_L，其输出端通过缓冲器后连接RS锁存器的R输入端；上限比较器COMP2的反相输入端连接上阈值电压Vth_H，其输出端连接或门的第一输入端；同步电路的输入端连接同步控制信号，其输出端连接或门的第二输入端；

[0013] RS锁存器的S输入端连接或门的输出端，其输出端输出时钟信号CLK并连接第一NMOS管MN1和第一PMOS管MP1的栅极。

[0014] 具体的，所述同步电路包括第三NMOS管MN3、第四NMOS管MN4、第五NMOS管MN5、第六NMOS管MN6、第七NMOS管MN7、第四PMOS管MP4、第五PMOS管MP5、第六PMOS管MP6、第一电容C1、第二电容C2、第三电阻R3、第四电阻R4、第二电流源Ibias2、第一反相器INV1、第二反相器INV2、第三反相器INV3、第四反相器INV4和与非门NAND，

[0015] 第三电阻R3的一端连接所述同步控制信号，另一端连接第四NMOS管MN4的漏极和第六NMOS管MN6的栅极；

[0016] 第三NMOS管MN3的栅漏短接并连接第四NMOS管MN4和第五NMOS管MN5的栅极以及第二电流源Ibias2的正极，第二电流源Ibias2的负极接电源电压；

[0017] 第四PMOS管MP4的栅漏短接并连接第五NMOS管MN5的漏极和第五PMOS管MP5的栅极；

[0018] 第一反相器INV1的输入端连接第五PMOS管MP5和第六NMOS管MN6的漏极，其输出端连接第六PMOS管MP6和第七NMOS管MN7的栅极以及与非门的第一输入端；

[0019] 第六PMOS管MP6的源极通过第四电阻R4后接电源电压，其漏极连接第七NMOS管MN7的漏极和第二反相器INV2的输入端并通过第一电容C1后接地；

[0020] 第三反相器INV3的输入端连接第二反相器INV2的输出端并通过第二电容C2后接地，其输出端连接与非门NAND的第二输入端；

[0021] 第四反相器INV4的输入端连接与非门NAND的输出端，其输出端作为所述同步电路的输出端输出窄脉冲调制信号PULSE；

[0022] 第四PMOS管MP4和第五PMOS管MP5的源极接电源电压，第三NMOS管MN3、第四NMOS管MN4、第五NMOS管MN5、第六NMOS管MN6和第七NMOS管MN7的源极接地。

[0023] 本发明的有益效果是：振荡器可通过调节外挂电阻RT实现自身频率的调节；同时还可以使用外部同步信号SYNC来强制设定振荡的频率，获得稳定可靠的时钟信号CLK；另外由于使用恒流源对振荡器电容C进行放电，因而放电时间，即时钟信号CLK为高电平的时间可控，不会出现时钟信号CLK高电平时间过短导致电路不能响应的问题；本发明提出的振荡器电路具有很高的稳定性，而且能够有效的抑制电路中存在的互调干扰和电磁干扰等问题。附图说明

[0024] 图1为传统振荡器的电路示意图；

[0025] 图2为本发明提供的一种具有外部同步功能的振荡器电路示意图；

[0026] 图3为实施例中的同步电路的电路图；

[0027] 图4为本发明实现同步功能的示意图；

[0028] 图5为本发明同步控制信号SYNC控制振荡器频率的时序图。

具体实施方式

[0029] 下面结合附图和具体实施例详细描述本发明。

[0030] 如图2所示为本发明提供的一种具有外部同步功能的振荡器电路图，其中RS锁存器为低电平有效，第一电流源Ibias1是恒定电流源，第二PMOS管MP2和第三PMOS管MP3构成电流镜结构，由于箝位运算放大器OP的输出端通过第二NMOS管MN2、第二电阻R2和第一电阻R1又接回箝位运算放大器OP的反相输入端，形成负反馈，所以在第一电阻R1和第二电阻R2的串联点接一个外挂电阻RT至地后，外挂电阻RT上电压就为箝位运算放大器OP同相输入端连接的箝位基准电压Vref_GM。故外挂电阻RT上电流为由于该电流通过第二PMOS管MP2和第三PMOS管MP3形成的电流镜给电容C充电，于是得到电容C的充电电流为：

[0031]

[0032] 其中K1为第二PMOS管MP2和第三PMOS管MP3的镜像比，Vref_GM为箝位基准电压，RT为外挂电阻。

[0033] 而电容C是通过第一恒定电流源Ibias1进行放电，于是得到电容C的放电电流为：

[0034] Ioff＝Ibias1 (2)

[0035] 所以振荡器充电时间为：

[0036]

[0037] 其中C为振荡器电容，Vth_H为上限比较器阈值，Vth_L为下限比较器阈值。

[0038] 放电时间为

[0039]

[0040] 所以振荡器频率周期为：

[0041]

[0042] 其中T为振荡器周期，fsw为振荡器频率。

[0043] 联立(1)(2)(3)(4)(5)式解得外挂电阻RT与振荡器频率fsw的表达式：

[0044]

[0045] 如图3所示为实施例中同步电路的一种电路结构，第三NMOS管MN3分别和第四NMOS管MN4和第五NMOS管MN5构成电流镜结构，第四PMOS管MP4和第五PMOS管MP5也构成电流镜结构，第二电流源Ibias2为恒定电流源。在外部给定的同步控制信号SYNC为低时，第四NMOS管MN4被压入线性区，第六NMOS管MN6的栅极电位为低，于是第六NMOS管MN6管截止，第一反相器INV1的输入端为高，其输出为低。当同步控制信号SYNC为高时，第四PMOS管MP4工作在饱和区，本实施例中第三NMOS管MN3、第四NMOS管MN4和第五NMOS管MN5的比例为1:1:1，所以第三电阻R3上电流为Ibias2，故第六NMOS管MN6栅极电压为VSYNC-Ibias2×R3使得第六NMOS管MN6导通，第一反相器INV1的输入端被拉低，所以其输出为高。

[0046] 根据上面的分析，可知第一反相器INV1的输出是与同步控制信号SYNC同频同相的周期性方波信号，只是将外部的同步控制信号SYNC电平转换为电路内部电平。因为第一反相器INV1的输出信号一边直接连接到与非门NAND的一个输入端，而另一边又通过第二反相器INV2、第三反相器INV3和第一电容C1、第二电容C2产生一短延迟后接到与非门NAND的另一个输入端。于是在与非门NAND的两个输入方波信号之间会有一段延迟差，于是产生了一个和同步控制信号SYNC同频的宽脉冲调制信号，该信号通过第四反相器INV4后变成窄脉冲调制信号PULSE。

[0047] 加入同步控制信号SYNC后的振荡器电路示意图如图4所示，具体电路如图2所示。

[0048] 同步控制信号SYNC控制振荡器频率的时序图如图5所示，其中Va和Vb信号是与非门NAND的两个输入端信号，窄脉冲调制信号PULSE是同步电路加入同步控制信号SYNC后输出的调制信号，是一个窄脉冲信号，Vc是振荡器电容上电压，CLK是输出的时钟信号。对于图2的具体电路，同步电路产生的电路调制信号PULSE接至或门OR的一个输入端，另一个输入端为上限比较器COMP2的输出。当同步控制信号SYNC频率比其本身工作频率高时，在振荡器的充电却未达到上阈值电压Vth_H时，窄脉冲调制信号PULSE信号会翻高，则无论上限比较器COMP2输出如何，或门OR的输出都输出高电平，即RS触发器的S端被置1，RS触发器输出端翻高，电容C开始提前放电，当放电至下阈值Vth_L时，下限比较器COMP1输出翻低，于是RS触发器的R端被拉高，RS触发器输出端Q置0，振荡器开始充电，如此就完成了一个周期，就实现了振荡器频率与同步控制信号SYNC同步。

[0049] 本发明的优势是可以根据(6)式调节外挂电阻RT的大小来获得需要的振荡器频率，调节范围为100KHz-600KHz；同时由于使用恒流源对振荡器电容C进行放电，因而放电时间，即时钟信号CLK为高电平的时间可控，不会出现时钟信号CLK高电平时间过短导致电路不能响应的问题。同时该发明的振荡器还可以通过外加同步控制信号SYNC来强制同步振荡器频率，获得稳定可靠的时钟信号CLK。本发明的同步功能可以广泛运用于各种振荡器电路，兼容与同步电子的各个组成部分。

[0050] 本领域的普通技术人员可以根据本发明公开的这些技术启示做出各种不脱离本发明实质的其它各种具体变形和组合，这些变形和组合仍然在本发明的保护范围内。

标题	发布/更新时间	阅读量
一种用于内存模组的时钟调制方法	2020-05-08	343
使用电磁波吸收材料提升网络设备网络信号品质的方法	2020-05-08	418
一种应用于星载仪器的步进电机控制系统	2020-05-08	926
GOA电路及显示面板	2020-05-08	456
时钟信号辅助电路、显示装置	2020-05-08	869
柔性显示面板、卷曲检测方法、装置及显示设备	2020-05-11	401
寄存器复位系统及芯片	2020-05-08	527
TMR_5DFF结构的三模冗余抗辐照加固单元电路及其应用	2020-05-08	615
一种用于对按键进行防抖处理的装置及方法	2020-05-11	37
一种机车控制系统测频方法及装置	2020-05-08	703

一种具有外部同步功能的振荡器电路

一种具有外部同步功能的振荡器电路

技术领域

背景技术

发明内容

具体实施方式

该功能需要专业版企业版VIP权限，您可以：