技术领域
[0001] 本
发明涉及
电子设计自动化EDA技术领域，特别是涉及一种通过调整时钟树分支改善时序的交互式ECO方法。
背景技术
[0002] 集成
电路的设计过程中，在经过物理布局布线步骤之后，需要通过时序检查，以确保同步电路的时钟
信号和数据信号达到时间要满足建立时间（Setup Time）约束和保持时间（Hold Time）约束的要求。
[0003] 建立时间Tsetup = 延迟data_path + 库单元时间setup - 偏差clock_path[0004] 保持时间Thold = 偏差clock_path + 库单元时间hold - 延迟data_path[0005] 如果出现建立时间或保持时间不满足约束（即出现时序违反）的情况，需要进行ECO（Engineering Change Order）
修改来满足时序约束要求以保证电路正常工作。
[0006] 对于建立时间约束，要求数据信号不能太慢，需提前于
时钟信号就准备好；对于保持时间约束，要求数据信号不能太快，在时钟信号
采样后仍需稳定一定时间。通常情况下ECO调整只针对电路的数据传输路径（Data Path），常见的改变方法包括：
缓冲器单元插入、单元尺寸变换、单元
位置移动、大线网分裂等。而对于某些特殊电路结构，数据路径上已经无法继续优化以满足约束（例如为了满足建立时间约束要求数据路径信号传递得更快），这时候就需要调整时钟路径（Clock Path）来解决时序问题。如何能够方便的进行时钟树结构调整，来有效地修正时序违反，成为了关键问题。
[0007] 传统的ECO方法修复时序问题往往局限于数据路径，增加或减少信号在数据传输路径上的延迟。而有些情况下，受电路结构及电路单元的限制，数据路径上已经无法再继续进行优化。
发明内容
[0008] 为了解决
现有技术存在的不足，本发明的目的在于提供一种通过调整时钟树分支改善时序的交互式ECO方法，在时序修复的后期阶段，对遗留下少数关键时序path仍有问题而工具无法自动修复时，根据输入的时序报告信息及时序优化目标，预估时钟树分支调整带来的时序改善，通过在芯片版图上检查单元位置及线网的物理分布情况，交互式地选取合适的时钟树分支驱动点，从而达到调整时钟路径延迟来改善时序的目的。
[0009] 为实现上述目的，本发明提供的通过调整时钟树分支改善时序的交互式ECO方法，包括以下步骤：
[0010] 1）读入同步单元所在的存在时序违反的时序路径报告；
[0011] 2）根据给定的时序路径报告内容，预估时钟树分支需要调整的级数；
[0012] 3）在物理版图上，高亮显示时钟树分支所在位置；
[0013] 4）根据实际物理分布的情况，选取合适的驱动点，完成交互式的时钟树分支的调整。进一步地，步骤1）的时序路径报告包括时钟路径和数据路径上的所有单元、负载、以及时序信息。
[0014] 进一步地，所述步骤2）包括，根据时序违反的大小，决定时钟树分支需要沿着时钟路径向前调整或者向后调整多少级缓冲器单元。
[0015] 进一步地，所述步骤3），是在芯片的物理版图上，高亮显示该时钟树分支调整的所有可能的驱动点位置。
[0016] 更进一步地，所述步骤4），包括，提示此次调整的具体信息，包括移动单元、分支新驱动点、时序的变化情况。
[0017] 本发明的通过调整时钟树分支改善时序的交互式ECO方法，涉及到在ECO优化阶段调整时钟修复时序违反的过程，具有以下特点：
[0018] （1）在保证功能一致的前提下，通过调整时钟树分支结构，改变时钟路径延迟，从而修正建立时间或保持时间等时序违反；
[0019] （2）根据给定的时序路径报告内容，预估时钟树分支需要向前或向后调整的级数；
[0020] （3）在物理版图上，高亮显示时钟树分支所在位置，备选可能的驱动点（单元管脚或线网）会有级数及预估时序改变提示；
[0021] （4）设计者直接
鼠标拖拽到新的驱动点，完成时钟树分支的交互式调整，并给出此次ECO操作带来时序变化的具体信息。
[0022] 本发明的通过调整时钟树分支改善时序的交互式ECO方法，应用在时序问题已经修复的差不多的后期阶段，遗留下少数关键时序path仍有问题而工具无法自动修复，必须需要人工干预，其对某一条关键时序path的时序问题进行解决，找到具体交互式ECO的实施操作方法。
[0023] 本发明在
电子设计自动化EDA技术领域中提供通过调整时钟树分支改善时序的交互式ECO方法，克服了传统的ECO方法局限于数据路径的缺点，而是通过调整时钟路径延迟来解决时序问题。
[0024] 另外，如果在时钟树分支上存在有多个时序违反，可以通过调整时钟树分支的方法进行统一的修正，从而大大提高时序优化效率。
[0025] 此外，交互式的ECO操作，可以帮助设计者预估时序的变化，更直观的观察到单元及线网的物理分布，更合理的选取新驱动点，更方便的完成电路结构的改变。
[0026] 本发明的其它特征和优点将在随后的
说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。
附图说明
[0027] 附图用来提供对本发明的进一步理解，并且构成说明书的一部分，并与本发明的
实施例一起，用于解释本发明，并不构成对本发明的限制。在附图中：
[0028] 图1为根据本发明的通过调整时钟树分支改善时序的交互式ECO方法
流程图；
[0029] 图2为根据本发明的调整时钟树分支来改善时序示意图；
[0030] 图3为根据本发明的时序路径报告预估时序值改变量示意图；
[0031] 图4为根据本发明的在物理版图上选择时钟分支调整的驱动点示意图。
具体实施方式
[0032] 以下结合附图对本发明的优选实施例进行说明，应当理解，此处所描述的优选实施例仅用于说明和解释本发明，并不用于限定本发明。
[0033] 图1为根据本发明的通过调整时钟树分支改善时序的交互式ECO方法流程图，下面将参考图1，对本发明的通过调整时钟树分支改善时序的交互式ECO方法进行详细描述。
[0034] 首先，在步骤101，读入存在时序违反的时序路径报告。其中，包括时钟路径和数据路径上的所有单元、负载、以及时序等信息。通过时钟路径上经过每一级缓冲器单元的时序增量变化，可以估算出该时钟树分支向前或者向后调整可能带来的时序改变量。
[0035] 在步骤102，根据时序违反的大小，决定时钟树分支（有时序违反的单元时钟管脚）需要沿着时钟路径向前调整（加快时钟路径传输延迟）或者向后调整（减慢时钟路径传输延迟）多少级缓冲器单元。由于缓冲器单元并不改变逻辑，确保了ECO变化前后电路功能的一致性。
[0036] 在步骤103，在芯片的物理版图上，高亮显示该时钟树分支调整的所有可能的驱动点（单元管脚或线网）位置。如果驱动点与时钟树分支的物理距离较远，为了保证时钟信号的传输
质量，还需要额外添加新的缓冲器单元以满足设计规则要求。
[0037] 在步骤104，根据实际物理分布的情况，选取合适的驱动点，使用者可以用鼠标将时钟树分支直接拖拽到驱动点上，以完成此次交互式的时钟树分支的调整。
[0038] 以下是以图2-4所示为例说明具体的实施方式。
[0039] 图2为根据本发明的待调整的时序示意图。假设到达同步单元F1的时钟路径需要调整，当前驱动点是上一级的缓冲器单元B1。F1的数据管脚上有0.2ns的建立时间时序违反，需要调整时钟树分支结构以加快时钟接收路径上的信号传递。
[0040] 首先，根据步骤101，读入同步单元F1所在的存在时序违反的时序路径报告，如图3所示。
[0041] 根据步骤102，通过时钟路径上的单元时序增量，可以预估F1的时钟树分支向前调整一级缓冲器单元会加快0.1ns左右。
[0042] 根据步骤103，打开物理版图的浏览窗口，如图4所示。F1所在的时钟树分支位置，以及时钟路径上向前几级缓冲器单元的驱动点（单元B2/B3/B4的输出管脚以及线网net2/net3/net4）会高亮显示出来。当鼠标移动过驱动点位置，会提示当前的级数改变以及预估时序改变值。
[0043] 根据步骤104，设计者根据实际电路的版图物理分布，决定要把F1分支重新连接到B3驱动点，可以直接用鼠标拖拽到B3单元或net3线网。同时，右侧的ECO动作窗口会提示此次调整的具体信息，包括时序的变化情况。
[0044] 本发明的通过调整时钟树分支改善时序的交互式ECO方法，根据输入的时序报告信息及时序优化目标，预估时钟树分支调整带来的时序改善，通过在芯片版图上检查单元位置及线网的物理分布情况，交互式地选取合适的时钟树分支驱动点，从而达到调整时钟路径延迟来改善时序的目的。
[0045] 本领域普通技术人员可以理解：以上所述仅为本发明的优选实施例而已，并不用于限制本发明，尽管参照前述实施例对本发明进行了详细的说明，对于本领域的技术人员来说，其依然可以对前述各实施例记载的技术方案进行修改，或者对其中部分技术特征进行等同替换。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
