用于旋转行波振荡器的频率调谐的装置和方法
阅读：1016发布：2020-05-25
专利汇可以提供用于旋转行波振荡器的频率调谐的装置和方法专利检索，专利查询，专利分析的服务。并且本文提供用于旋转行波 振荡器 (RTWO)的 频率 调谐的装置和方法。在某些配置中，分布式量化调谐用于调谐RTWO的频率。RTWO包括分布在RTWO环周围的多个 片段 ，并且片段包括调谐电容器和其他 电路 。分布式量化频率调谐用于使用可单独控制的代码值来控制RTWO的片段中的调谐电容器，从而增强RTWO的频率步长或 分辨率 。此外，在包括彼此 锁 定以减少 相位 噪声的多个RTWO环的配置中，分布式量化频率调谐可用于将调谐电容器单独设置在彼此耦合的多个RTWO环上。，下面是用于旋转行波振荡器的频率调谐的装置和方法专利的具体信息内容。
1.一种旋转行波振荡器(RTWO)，包括：
第一RTWO环；
多个片段，位于所述第一RTWO环周围并包括多个调谐电容器，所述调谐电容器可选择以控制RTWO的振荡频率；和
解码器电路，可操作以基于一个或多个频率调谐码来控制所述多个调谐电容器的选择，其中所述多个调谐电容器的选择在所述多个片段上量化。
2.权利要求1所述的RTWO，其中所述解码器电路包括：多个本地解码器，每个本地解码器被配置为控制用于所述多个片段中的相应一个的选择电容器的数量；和多个调谐解码器，被配置为基于所述一个或多个频率调谐码来控制所述多个本地解码器。
3.权利要求2所述的RTWO，其中所述一个或多个频率调谐码包括精细频率调谐码，其中所述解码器电路被实现为使得响应于所述精细频率调谐码的给定值的一个或多个调谐解码器的选择被动态地选择。
4.权利要求3所述的RTWO，其中所述解码器电路被实现为使得选择所述多个调谐解码器中的每一个的顺序对于所述精细频率调谐码的第一斜坡相对于所述精细频率调谐码的第二斜坡是不同的。
5.权利要求4所述的RTWO，其中选择顺序通过多个不同的选择顺序旋转。
6.权利要求4所述的RTWO，其中选择顺序是随机选择或伪随机选择的。
7.权利要求1所述的RTWO，其中所述解码器电路被实现为使得响应于所述一个或多个频率调谐码的给定值的一个或多个调谐电容器的选择被动态地选择。
8.权利要求1所述的RTWO，其中所述第一RTWO环包括多个侧面其中所述解码器电路进一步被配置为对于所述RTWO环的每个侧面平衡许多选择的调谐电容器。
9.权利要求8所述的RTWO，其中所述解码器电路被实现为使得除了所述一个或多个频率调谐码的每个值，所述RTWO环的每个侧面选择的调谐电容器的数量最多是一个调谐电容器。
10.权利要求1所述的RTWO，还包括锁定到所述第一RTWO环的第二RTWO环，其中所述解码器电路单独控制所述第一RTWO环和所述第二RTWO环的多个选择的电容器。
11.权利要求10所述的RTWO，其中所述解码器电路进一步被配置为对于所述第一和第二RTWO环平衡选择的调谐电容器的数量。
12.权利要求11所述的RTWO，其中所述解码器电路被实现为使得除了所述一个或多个频率调谐码的每个值，每个RTWO环的选择的调谐电容器的数量最多是一个调谐电容器。
13.权利要求1所述的RTWO，其中所述多个调谐电容器包括多个粗糙调谐电容器、多个精细调谐电容器或多个工艺、电压和温度(PVT)调谐电容器中的至少一种。
14.权利要求1所述的RTWO，其中所述一个或多个频率调谐码包括精细频率调谐码，其中所述解码器电路进一步被配置为接收偏移代码，所述偏移代码可操作以通过调谐所述精细频率调谐码的值来对所述多个片段的特定片段提供电容调谐。
15.权利要求14所述的RTWO，其中所述偏移代码被配置为当RTWO可操作以线性化RTWO时为所述多个片段提供动态电容调节。
16.具有精细频率调谐分辨率的锁相环(PLL)，所述PLL包括：
PLL核心，被配置为产生一个或多个频率调谐码；和
旋转行波振荡器(RTWO)，包括：
第一RTWO环；
多个片段，位于所述第一RTWO环周围并包括多个调谐电容器，所述调谐电容器可选择以控制RTWO的振荡频率；和
解码器电路，可操作以基于一个或多个频率调谐码来控制所述多个调谐电容器的选择，其中所述多个调谐电容器的选择在所述多个片段上量化。
17.权利要求16所述的PLL，其中所述解码器电路包括：多个本地解码器，每个本地解码器被配置为控制用于所述多个片段中的相应一个的选择电容器的数量；和多个调谐解码器，被配置为基于所述一个或多个频率调谐码来控制所述多个本地解码器。
18.权利要求17所述的PLL，其中所述一个或多个频率调谐码包括精细频率调谐码，其中所述解码器电路被实现为使得响应于所述精细频率调谐码的给定值的一个或多个调谐解码器的选择被动态地选择。
19.权利要求18所述的PLL，其中所述解码器电路被实现为使得选择所述多个调谐解码器中的每一个的顺序对于所述精细频率调谐码的第一斜坡相对于所述精细频率调谐码的第二斜坡是不同的。
20.权利要求19所述的PLL，还包括锁定到所述第一RTWO环的第二RTWO环，其中所述解码器电路单独控制所述第一RTWO环和所述第二RTWO环的多个选择的电容器。
21.权利要求16所述的PLL，其中所述一个或多个频率调谐码包括精细频率调谐码，其中所述解码器电路进一步被配置为接收偏移代码，所述偏移代码可操作以通过调谐所述精细频率调谐码的值来对所述多个片段的特定片段提供电容调谐。
22.权利要求21所述的PLL，其中所述PLL核心被配置为控制偏移代码的值以动态地改变所述多个片段的电容以使RTWO线性化。
23.权利要求16所述的PLL，其中RTWO的频率步长对应于源自一个片段的一个调谐电容器的选择的频率变化。
24.旋转行波振荡器(RTWO)，包括：
第一RTWO环；
多个片段，位于所述第一RTWO环周围并包括多个调谐电容器，所述调谐电容器可选择以控制RTWO的振荡频率；和
解码器电路，包括多个本地解码器，每个解码器被配置为在所述多个片段中的相应一个中控制选择的调谐电容器的数量，其中所述多个本地解码器的多个输入代码是可单独控制的。
25.权利要求24所述的RTWO，其中所述解码器电路还包括多个调谐解码器，被配置为基于所述一个或多个频率调谐码来控制所述多个输入码。
26.权利要求24所述的RTWO，其中所述一个或多个频率调谐码包括精细频率调谐码，其中所述解码器电路被实现为使得响应于所述精细频率调谐码的给定值的一个或多个调谐解码器的选择被动态地选择。
27.权利要求24所述的RTWO，还包括锁定到所述第一RTWO环的第二RTWO环，其中所述解码器电路单独控制所述第一RTWO环和所述第二RTWO环的多个选择的电容器。
28.权利要求24所述的RTWO，其中所述一个或多个频率调谐码包括精细频率调谐码，其中所述解码器电路进一步被配置为接收偏移代码，所述偏移代码可操作以通过调谐所述精细频率调谐码的值来对所述多个片段的特定片段提供电容调谐。
29.旋转行波振荡器(RTWO)，包括：
RTWO环，包括第一传输线导体和第二传输线导体，并被配置为承载行波；和位于RTWO环周围的多个片段，其中所述多个片段的第一片段包括：
一对金属短管，包括电连接到所述第一传输线导体的第一金属短管和电连接到所述第二传输线导体的第二金属短管；和
一个或多个电容器调谐组，电连接到该对金属短管，并且可操作以控制RTWO的振荡频率。
30.权利要求29所述的RTWO，其中所述第一片段还包括时间-数字转换器(TDC)锁存器，电连接在所述第一金属短管和所述第二金属短管之间，并且可操作以检测所述行波的通过。
31.权利要求29所述的RTWO，其中所述第一金属短管和所述第二金属短管的长度基本相等。
32.权利要求29所述的RTWO，其中所述第一金属短管和所述第二金属短管各自的长度至少为所述行波波长的0.05倍。
33.权利要求29所述的RTWO，其中所述第一金属短管和所述第二金属短管各自具有至少约25μm的长度。
34.权利要求29所述的RTWO，其中所述第一片段还包括：包括电连接到所述第一金属短管的输入的第一抽头缓冲器；和包括电连接到所述第二金属短管的输入的第二抽头缓冲器。
35.权利要求29所述的RTWO，其中所述第一片段还包括再生电路，所述再生电路电连接在所述第一金属短管和所述第二金属短管之间，并且被配置为向所述行波提供能量以补偿差分传输线的损失。
36.权利要求29所述的RTWO，其中每个所述多个片段包括多个调谐电容器组，可操作以提供50kHz/LSB或更小的最低有效位(LSB)调谐分辨率和4GHz或更高的调谐范围。
37.权利要求29所述的RTWO，其中所述一个或多个电容器调谐组包括电连接在所述第一金属短管和所述第二金属短管之间的精细调谐电容器组、以及电连接在所述第一金属短管和所述第二金属短管之间的粗糙调谐电容器组。
38.权利要求37所述的RTWO，其中所述一个或多个电容器调谐组还包括电连接在所述第一金属短管和所述第二金属短管之间的工艺、电压和温度(PVT)调谐电容器组。
39.权利要求29所述的RTWO，其中每个片段包括TDC锁存器，其中RTWO还包括时钟分配树和参考时钟缓冲器，所述参考时钟缓冲器被配置为经由所述时钟分配树向所述每个片段的TDC锁存器提供参考时钟信号。
40.锁相环(PLL)，包括：
PLL核心，被配置为产生一个或多个频率调谐码；和
旋转行波振荡器(RTWO)，包括：
环，包括第一传输线导体和第二传输线导体，并被配置为承载行波；和多个片段，位于所述环周围并均包括一对金属短管，包括电连接到所述第一传输线导体的第一金属短管和电连接到所述第二传输线导体的第二金属短管，以及一个或多个电容器调谐组电连接到该对金属短管，并且可操作以基于所述一个或多个频率调谐码来控制RTWO的振荡频率。
41.权利要求40所述的PLL，其中所述第一金属短管和所述第二金属短管各自的长度至少为所述行波波长的0.05倍。
42.权利要求40所述的PLL，其中所述RTWO被配置为在PLL中作为数控振荡器和时间-数字转换器工作。
43.权利要求40所述的PLL，其中所述一个或多个电容器调谐组包括精细调谐电容器组和粗糙调谐电容器组，并且其中所述一个或多个频率调谐码包括粗糙调谐代码和精细整数调谐代码。
44.旋转行波振荡器(RTWO)，包括：
至少一个RTWO环；
多个片段位于所述至少一个RTWO环周围，每个所述多个片段包括一个或多个可配置电路；和
片段解码器系统，电连接到所述多个片段并且被配置为基于片段地址信号来控制配置数据到所述一个或多个可配置电路的写入。
45.权利要求44所述的RTWO，其中每个所述多个片段通过所述片段地址信号单独可寻址。
46.权利要求44所述的RTWO，其中所述片段解码器系统包括多个片段解码器，每个片段解码器连接到所述多个片段中相应的一个。
47.权利要求44所述的RTWO，还包括串行接口，被配置为向所述片段解码器系统提供片段数据信号和片段地址信号。
48.权利要求47所述的RTWO，其中所述片段解码器系统被配置为基于所述片段地址信号的值选择所述多个片段的片段，并将所述片段数据信号的多个位写入选择的片段。
49.权利要求48所述的RTWO，其中所述片段解码器系统被配置为在多个时钟周期内通过比多个位更少数量的一条或多条线，将所述片段数据信号的多个位写入选择的片段。
50.权利要求47所述的RTWO，其中所述片段解码器系统被配置为基于所述片段地址信号的值选择所述多个片段的片段，并从选择的片段中读取一个或多个位。
51.权利要求47所述的RTWO，其中所述串行接口包括本地串行外围接口(SPI)。
52.权利要求44所述的RTWO，其中所述一个或多个可配置电路包括再生电路、锁存器、调谐电容器或抽头缓冲器中的至少一种。
53.权利要求44所述的RTWO，其中所述配置数据可操作以控制所述一个或多个可配置电路的偏置电流、电阻值、电容值或晶体管宽度中的至少一种。
用于旋转行波振荡器的频率调谐的装置和方法
技术领域
背景技术
[0002] 旋转行波振荡器(RTWO)可用于各种应用，包括例如电信系统、光网络和/或芯片到芯片通信。例如，RTWO可以用在频率合成器中以产生输出时钟信号，该输出时钟信号具有与参考时钟信号相关的受控相位和频率关系。
发明内容
[0003] 在一个方面中，提供RTWO。RTWO包括：RTWO环，包括第一传输线导体和第二传输线导体，并被配置为承载行波；和位于RTWO环周围的多个片段。另外，多个片段的第一片段包括：一对金属短管，包括电连接到第一传输线导体的第一金属短管和电连接到第二传输线导体的第二金属短管；和一个或多个电容器调谐组，电连接到该对金属短管，并且可操作以控制RTWO的振荡频率。
[0004] 在一些实施方案中，第一片段还包括TDC锁存器，电连接在所述第一金属短管和所述第二金属短管之间，并且可操作以检测所述行波的通过。
[0005] 在多个实施方案中，第一金属短管和第二金属短管的长度基本相等。
[0006] 根据多个实施方案，所述第一金属短管和所述第二金属短管各自的长度至少为所述行波波长的0.05倍。
[0007] 在一些实施方案中，所述第一金属短管和所述第二金属短管各自具有至少约25μm的长度。
[0008] 根据多个实施方案，第一片段还包括：包括电连接到第一金属短管的输入的第一抽头缓冲器；和包括电连接到第二金属短管的输入的第二抽头缓冲器。
[0010] 在多个实施方案中，每个所述多个片段包括多个调谐电容器组，可操作以提供50kHz/LSB或更小的LSB调谐分辨率和4GHz或更高的调谐范围。
[0011] 在一些实施方案中，一个或多个电容器调谐组包括电连接在所述第一金属短管和所述第二金属短管之间的精细调谐电容器组、以及电连接在所述第一金属短管和所述第二金属短管之间的粗糙调谐电容器组。根据多个实施方案，一个或多个电容器调谐组还包括电连接在所述第一金属短管和所述第二金属短管之间的PVT调谐电容器组。
[0012] 在多个实施方案中，每个片段包括TDC锁存器，并且RTWO还包括时钟分配树和参考时钟缓冲器，所述参考时钟缓冲器被配置为经由时钟分配树向所述每个片段的TDC锁存器提供参考时钟信号。
[0013] 在其他方面中，提供PLL。PLL包括：PLL核心，被配置为产生一个或多个频率调谐码；和RTWO，包括环，包括：包括第一传输线导体和第二传输线导体，并被配置为承载行波；和多个片段，位于所述环周围。每个片段包括一对金属短管，包括电连接到所述第一传输线导体的第一金属短管和电连接到所述第二传输线导体的第二金属短管，以及一个或多个电容器调谐组电连接到该对金属短管，并且可操作以基于所述一个或多个频率调谐码来控制RTWO的振荡频率。
[0014] 在一些实施方案中，所述第一金属短管和所述第二金属短管各自的长度至少为所述行波波长的0.05倍。
[0015] 在多个实施方案中，RTWO被配置为在PLL中作为数控振荡器和时间-数字转换器工作。
[0016] 在多个实施方案中，一个或多个电容器调谐组包括精细调谐电容器组和粗糙调谐电容器组，并且一个或多个频率调谐码包括粗糙调谐代码和精细整数调谐代码。
[0017] 在其他方面中，提供RTWO。RTWO包括：至少一个RTWO环，多个片段位于所述至少一个RTWO环周围；和片段解码器系统。每个所述多个片段包括一个或多个可配置电路，并且片段解码器系统电连接到多个片段并且被配置为基于片段地址信号来控制配置数据到一个或多个可配置电路的写入。
[0018] 在一些实施方案中，每个所述多个片段通过所述片段地址信号单独可寻址。
[0019] 在多个实施方案中，片段解码器系统包括多个片段解码器，每个片段解码器连接到多个片段中相应的一个。
[0020] 在多个实施方案中，RTWO还包括串行接口，被配置为向所述片段解码器系统提供片段数据信号和片段地址信号。在多个实施方案中，片段解码器系统被配置为基于所述片段地址信号的值选择所述多个片段的片段，并将所述片段数据信号的多个位写入选择的片段。根据一些实施方案，片段解码器系统被配置为在多个时钟周期内通过比多个位更少数量的一条或多条线，将所述片段数据信号的多个位写入选择的片段。在多个实施方案中，片段解码器系统被配置为基于所述片段地址信号的值选择所述多个片段的片段，并从选择的片段中读取一个或多个位。在多个实施方案中，串行接口包括本地SPI。
[0021] 在一些实施方案中，一个或多个可配置电路包括再生电路、锁存器、调谐电容器或抽头缓冲器中的至少一种。
[0023] 在其他方面中，提供RTWO。RTWO包括：第一RTWO环，多个片段，位于第一RTWO环周围并包括多个调谐电容器，所述调谐电容器可选择以控制RTWO的振荡频率；和解码器电路，可操作以基于一个或多个频率调谐码来控制多个调谐电容器的选择。所述多个调谐电容器的选择在所述多个片段上量化。
[0024] 在一些实施方案中，解码器电路包括：多个本地解码器，每个本地解码器被配置为控制用于所述多个片段中的相应一个的选择电容器的数量；和多个调谐解码器，被配置为基于所述一个或多个频率调谐码来控制所述多个本地解码器。
[0025] 在多个实施方案中，一个或多个频率调谐码包括精细频率调谐码，其中解码器电路被实现为使得响应于所述精细频率调谐码的给定值的一个或多个调谐解码器的选择被动态地选择。在多个实施方案中，解码器电路被实现为使得选择所述多个调谐解码器中的每一个的顺序对于所述精细频率调谐码的第一斜坡相对于所述精细频率调谐码的第二斜坡是不同的。在多个实施方案中，选择顺序通过多个不同的选择顺序旋转。根据多个实施方案，选择顺序是随机选择或伪随机选择的。
[0026] 在多个实施方案中，解码器电路被实现为使得响应于所述一个或多个频率调谐码的给定值的一个或多个调谐电容器的选择被动态地选择。
[0027] 在一些实施方案中，第一RTWO环包括多个侧面，并且解码器电路进一步被配置为对于所述RTWO环的每个侧面平衡许多选择的调谐电容器。根据多个实施方案，解码器电路被实现为使得除了所述一个或多个频率调谐码的每个值，所述RTWO环的每个侧面选择的调谐电容器的数量最多是一个调谐电容器。
[0028] 在多个实施方案中，RTWO还包括锁定到所述第一RTWO环的第二RTWO环，并且解码器电路单独控制所述第一RTWO环和所述第二RTWO环的多个选择的电容器。依照多个实施方案，解码器电路进一步被配置为对于所述第一和第二RTWO环平衡选择的调谐电容器的数量。根据一些实施方案，解码器电路被实现为使得除了所述一个或多个频率调谐码的每个值，每个RTWO环的选择的调谐电容器的数量最多是一个调谐电容器。
[0029] 在多个实施方案中，多个调谐电容器包括多个粗糙调谐电容器、多个精细调谐电容器或多个PVT调谐电容器中的至少一种。
[0030] 在多个实施方案中，一个或多个频率调谐码包括精细频率调谐码，并且解码器电路进一步被配置为接收偏移代码，所述偏移代码可操作以通过调谐所述精细频率调谐码的值来对所述多个片段的特定片段提供电容调谐。在多个实施方案中，偏移代码被配置为当RTWO可操作以线性化RTWO时为所述多个片段提供动态电容调节。
[0031] 在其他方面中，提供具有精细频率调谐分辨率的PLL。PLL包括：PLL核心，被配置为产生一个或多个频率调谐码；和RTWO。RTWO包括：第一RTWO环；多个片段，位于所述第一RTWO环周围并包括多个调谐电容器，所述调谐电容器可选择以控制RTWO的振荡频率；和解码器电路，可操作以基于一个或多个频率调谐码来控制所述多个调谐电容器的选择。多个调谐电容器的选择在所述多个片段上量化。
[0032] 在多个实施方案中，解码器电路包括：多个本地解码器，每个本地解码器被配置为控制用于所述多个片段中的相应一个的选择电容器的数量；和多个调谐解码器，被配置为基于所述一个或多个频率调谐码来控制所述多个本地解码器。
[0033] 在一些实施方案中，一个或多个频率调谐码包括精细频率调谐码，其中解码器电路被实现为使得响应于所述精细频率调谐码的给定值的一个或多个调谐解码器的选择被动态地选择。在多个实施方案中，解码器电路被实现为使得选择所述多个调谐解码器中的每一个的顺序对于所述精细频率调谐码的第一斜坡相对于所述精细频率调谐码的第二斜坡是不同的。
[0034] 在多个实施方案中，PLL还包括锁定到所述第一RTWO环的第二RTWO环，并且解码器电路单独控制所述第一RTWO环和所述第二RTWO环的多个选择的电容器。在多个实施方案中，一个或多个频率调谐码包括精细频率调谐码，并且解码器电路进一步被配置为接收偏移代码，所述偏移代码可操作以通过调谐所述精细频率调谐码的值来对所述多个片段的特定片段提供电容调谐。
[0035] 在一些实施方案中，PLL核心被配置为控制偏移代码的值以动态地改变所述多个片段的电容以使RTWO线性化。
[0036] 在多个实施方案中，RTWO的频率步长对应于源自一个片段的一个调谐电容器的选择的频率变化。
[0037] 在其他方面中，提供RTWO。RTWO包括：第一RTWO环；多个片段，位于所述第一RTWO环周围并包括多个调谐电容器，所述调谐电容器可选择以控制RTWO的振荡频率；和解码器电路，包括多个本地解码器，每个解码器被配置为在所述多个片段中的相应一个中控制选择的调谐电容器的数量。另外，多个本地解码器的多个输入代码是可单独控制的。
[0038] 在一些实施方案中，解码器电路还包括多个调谐解码器，被配置为基于所述一个或多个频率调谐码来控制所述多个输入码。
[0039] 在多个实施方案中，一个或多个频率调谐码包括精细频率调谐码，并且解码器电路被实现为使得响应于所述精细频率调谐码的给定值的一个或多个调谐解码器的选择被动态地选择。
[0040] 在多个实施方案中，RTWO还包括锁定到所述第一RTWO环的第二RTWO环，并且解码器电路单独控制所述第一RTWO环和所述第二RTWO环的多个选择的电容器。
[0041] 根据一些实施方案，一个或多个频率调谐码包括精细频率调谐码，并且解码器电路进一步被配置为接收偏移代码，偏移代码可操作以通过调谐精细频率调谐码的值来对多个片段的特定片段提供电容调谐。附图说明
[0043] 图2是图1的ADPLL的一个实现的相位噪声与偏移频率的曲线图的示例。
[0044] 图3是旋转行波振荡器(RTWO)的一种实施方式的示意图。
[0045] 图4说明了RTWO的分段调谐的一种实现。
[0046] 图5是具有行波的重叠传输波形的RTWO的一种实现的示意图。
[0047] 图6A是具有包括金属短管的片段的RTWO的一个实施例的示意图。
[0048] 图6B是用于RTWO的时钟分配树的一个实施例的示意图。
[0049] 图7是具有金属短管的RTWO片段的一个实施例的示意图。
[0051] 图9A-9J示出了根据一个实施例的用于精细整数调谐的RTWO调谐电容器顺序。
[0052] 图10示出了具有分段解码的RTWO的一个实施例。
[0053] 图11示出了用于多环RTWO的调谐解码器的一个实施例。
[0054] 图12示出了RTWO调谐解码器的一个实施例。
[0055] 图13A-1和13A-2示出了用于RTWO的片段选择的动态元素匹配的一个实施例。
[0056] 图13B-1和13B-2示出了用于RTWO的片段选择的动态元素匹配的另一实施例。
[0057] 图13C-1和13C-2示出了用于RTWO的片段选择的动态元素匹配的另一实施例。
[0058] 图14示出了具有分段数字寻址的RTWO的一个实施例。
[0059] 图15示出了可编程片段电路的各种实施例。
[0060] 图16示出了基于RTWO的PLL系统的一个实施例。
具体实施方式
[0061] 某些实施方案的以下详细描述呈现了本发明具体实施方案的各种描述。然而，本发明可以以权利要求所定义和涵盖的多种不同方式实施。在本说明书中，参考附图，其中相同的附图标记可表示相同或功能相似的元件。应该理解，图中所示的元件不一定按比例绘制。此外，应当理解，某些实施例可以包括比图中所示的元件更多的元件和/或图中所示的元件的子集。此外，一些实施例可以结合来自两个或更多个附图的特征的任何合适组合。
[0062] 如本领域普通技术人员将理解的，旋转行波振荡器(RTWO)可包括以奇数个一个或多个交叉连接在环中的差分传输线，以及沿差分传输线的路径电连接的多个再生电路。另外，每个交叉可以反转沿差分传输线传播的波的极性，并且再生电路可以向波提供能量以补偿差分传输线的损耗。RTWO的其他细节可以如2003年4月29日授权的题为“ELECTRONIC CIRCUITRY”的美国专利No.6,556,089中所述，该专利在此全文引入作为参考。
[0063] 本文提供了用于RTWO的装置和方法。
[0064] 在第一方面，RTWO包括以环形连接的差分传输线和围绕环分布的多个片段。这些片段包括从RTWO差分传输线延伸的金属短管。金属短管有助于提供额外的布局资源，用于调谐RTWO片段的电容器和其他电路，同时允许RTWO环的长度相对较短。因此，金属短管不会阻止RTWO以相对较高的振荡频率(例如10GHz或更高)工作，同时提供与调谐电容器的连接，调谐电容器在宽调谐范围内调节RTWO的振荡频率和/或提供精细频率步长。在某些实施中，RTWO可通过粗糙调谐和精细调谐电容器调谐，以提供宽调谐范围、温度跟踪和宽带宽频率斜坡，例如，在10GHz下斜坡上升至约1GHz。
[0065] 在第二方面，提供分布式量化方案以调谐RTWO的频率。RTWO包括分布在RTWO环周围的多个片段，并且这些片段包括调谐电容器和其他电路。分布式量化频率调谐用于使用可单独控制的代码值控制RTWO片段中的调谐电容器，从而增强RTWO的频率步长或分辨率。此外，在包括彼此锁定以减少相位噪声的多个RTWO环的配置中，分布式量化频率调谐可用于将调谐电容器分别设置在彼此耦合的多个RTWO环上，例如，4-耦合环RTWO配置。利用分布式量化频率调谐实现RTWO实现了相对精细的频率分辨率，例如，50kHz/LSB或更小的最低有效位(LSB)调谐分辨率和相对宽的调谐范围，例如4GHz或更高。分布式量化方案可用于各种类型的调谐，包括但不限于粗糙调谐、精细调谐和工艺、电压和温度(PVT)调谐。
[0066] 在第三方面，为RTWO频率调谐码提供分段解码方案以降低解码复杂度。分段解码方案可以使用全局和局部解码的组合来操作来自锁相环(PLL)核心的频率调谐码，以相对大量地(例如，10倍或更多)减少PLL核心和RTWO之间的导线或导体的数量。
[0067] 在第四方面，提供动态元件匹配方案以线性化RTWO的精细调谐增益特性。例如，动态元素匹配可用于减少或消除在RTWO的分段解码方案中使用的固定的片段选择顺序的周期性。通过减少或消除片段顺序选择中的周期性，可以减轻不期望的寄生频率分量。相反，选择RTWO片段的固定顺序可能由于RTWO的精细调谐特性的非线性而产生寄生频率分量而降低频谱完整性。
[0068] 在第五方面，提供分段数字寻址方案以单独控制RTWO片段的参数。在某些实施中，串行接口经由使用共享或公共线路操作的片段解码器与片段通信以减少路由拥塞。可控参数可包括但不限于RTWO再生电路中使用的放大器的偏置设置(例如，偏置电流水平)、RTWO的采样锁存器的偏置设置(例如，时间-数字转换器功能)、和/或提供特定于片段的电容调节以提供线性校正。因此，可以选择特定RTWO片段的设置以提供线性或其他操作特性的调谐或校正，从而提高性能。
[0069] 本文的教导可用于提供许多优点。在一个示例中，基于RTWO的全数字锁相环(ADPLL)以相对宽的频率调谐范围和/或精细频率调谐分辨率操作。此外，基于RTWO的ADPLL可以以出色的鲁棒性运行，以在存在工艺、温度和/或电压变化时保持锁定。
[0070] 这里的RTWO可以表现出相对低的相位噪声。在一个示例中，四耦合环RTWO在8.8GHz处实现-121dBc/Hz的单边带(SSB)相位噪声。
[0071] 这里的RTWO也可以用相对紧凑的区域实现并且表现出相对低的功耗。在一个示例中，具有四个耦合环的RTWO在约0.9V下操作时消耗小于约190mW，并且占据小于约1.2mm2的面积。
[0072] 这里的RTWO还可以表现出相对宽的调谐范围。在一个示例中，对于具有四个耦合环的一个实现，RTWO在大于3GHZ的频率范围内是可调谐的，例如，在大约8.8GHz和12GHz之间。
[0073] 宽调谐范围可以提供许多优点。例如，RTWO可以用在PLL中，它可以在很宽的温度变化范围内保持锁定状态。例如，RTWO可以在工作温度范围的极端校准，并且当温度变化到温度范围的另一端时，PLL的环路可以保持锁定。在一个示例中，RTWO在温度范围的低端(例如，40℃)进行校准，并且随着温度逐渐增加到温度范围的高端(例如，125℃)，PLL保持锁定。在另一个示例中，RTWO被校准到温度范围的高端，并且当温度逐渐降低到温度范围的低端时PLL保持锁定。例如，在这样的示例中，响应于操作温度的变化，RTWO可以利用RTWO的精细调谐范围的40％或更少。
[0074] 当在PLL中使用时，RTWO可以提供相对少量的输出时钟抖动。在一个示例实现中，在RTWO的调谐范围内，当在超过约-40℃至约125℃的温度范围内在约1kHz至100MHz之间操作时，ADPLL实现约240fs或更小的闭环均方根(RMS)抖动。
[0075] 具有旋转行波振荡器的全数字锁相环的例子
[0076] 在本文的某些配置中，提供包括旋转行波振荡器(RTWO)的全数字锁相环(ADPLL)。ADPLL可用于各种应用，包括但不限于电信、芯片到芯片通信和/或自动测试设备。在一个例子中，ADPLL产生具有各种频率斜坡轮廓和/或速率的输出时钟信号。
[0077] 相反，具有电荷泵的模拟PLL可能受到电源电压变化、窄调谐电压范围和/或环路动态变化的影响。在使用相对小的几何过程(例如，细线CMOS过程)的实现中，这些缺点会加剧。虽然ADPLL架构可以提供许多优点，但是本文的教导也适用于其他电子系统中使用的RTWO，例如使用RTWO的模拟PLL。
[0078] 在某些实施中，ADPLL包括RTWO，其既作为数控振荡器(DCO)又作为时间-数字转换器(TDC)操作。通过将RTWO用于多种目的，实现RTWO以提供多种功能可增强设计的紧凑性。
[0079] 通过在ADPLL中使用RTWO，可以实现低品质因数(FOM)。优异的FOM部分是通过RTWO TDC的精细分辨率实现的。
[0080] 尽管这里描述的RTWO可以用在ADPLL中，但是根据本文的教导实现的RTWO可以用在广泛的电子系统和应用中。
[0081] 图1是根据一个实施例的ADPLL 10的示意图。ADPLL 10包括分数累加器1、数字滤波器2、组合数字控制振荡器(DCO)和时间-数字转换器(TDC)4、计数器5、计数器锁存器6、乘法器7、减法块11和加法块12。组合的DCO和TDC 4包括RTWO 15和TDC锁存器16。
[0082] 如图1所示，ADPLL 10包括分数累加器1，其以参考时钟信号CLKREF的速率累加数字调谐字或代码Nfreq。数字调谐码Nfreq可用于控制ADPLL 10的输出频率。在所示实施例中，对于参考时钟信号CLKREF的每个周期，减法块11基于分数累加器1的输出与部分由RTWO 15产生的多个DCO时钟NUM_DCO之间的差值产生差值信号。DCO时钟NUM_DCO的数量对应于以整数和分数形式表示的数字代码。
[0083] 如图1所示，RTWO 15和TDC锁存器16操作以产生分数个DCO时钟FRAC_DCO，其中加法块12与整数个DCO时钟INT_DCO组合以产生DCO时钟NUM_DCO数。具体地，RTWO 15生成提供给TDC锁存器16的K个时钟相位。TDC锁存器16基于参考时钟信号CLKREF的定时处理来自RTWO 15的K个时钟相位，以确定DCO时钟FRAC_DCO的分数数。K个时钟相位具有彼此相同的振荡频率，但具有不同的相位。在一个实施例中，RTWO向TDC锁存器16输出64或更多相位。然而，其他实现也是可能的。
[0084] 尽管TDC锁存器16被示为与RTWO 15分开的块，但在某些实现中，TDC锁存器16被集成到RTWO 15的布局中，例如并入RTWO片段的布局中。
[0085] 继续参考图1，RTWO 15输出DCO时钟信号CLKDCO，其可以对应于某些实现中的K个时钟相位之一。在所示实施例中，DCO时钟信号CLKDCO用作乘法器7的输入，乘法器7将DCO时钟信号CLKDCO乘以倍增因子M以产生输出时钟信号CLKOUT。包括乘法器7通过扩展可以控制输出时钟信号CLKOUT的频率范围来增强ADPLL 10的灵活性。例如，乘法器7可用于将输出时钟信号CLKOUT控制为大于RTWO 15的最大振荡频率的频率，因此可用作倍频器。
[0086] 在一个示例中，RTWO乘以乘法因子M。在另一示例中，省略乘数。
[0087] 如图1所示，DCO时钟信号CLKDCO被提供给整数计数器5，整数计数器5与计数器锁存器6组合工作以产生整数个DCO周期INT_DCO。在所示实施例中，整数计数器5对DCO时钟信号CLKDCO的周期数进行计数。例如，整数计数器5可以加载初始值1，然后对DCO时钟信号CLKDCO的每个周期递增1。
[0088] 由减法块11产生的差信号由数字滤波器2滤波。另外，在该实施例中，滤波的差信号用于用整数数字调谐代码INT和分数数字调谐代码F来调谐RTWO 15。
[0089] 图1的RTWO 15由整数数字调谐代码INT和分数数字调谐代码F调谐，以改变RTWO的基本振荡频率。在某些实施中，RTWO 15可以采用附加调谐，包括例如粗糙调谐和/或工艺、电压和温度(PVT)调谐。
[0090] 因此，在某些实施中，分数数字调谐代码F提供RTWO 15的精细分数调谐，并且整数数字调谐代码INT提供精细整数调谐。
[0091] RTWO 15可以实现为包括本文公开的一个或多个特征。在一个实施例中，RTWO 15利用分布式量化调谐、分段解码、动态元件匹配、分段数字寻址或包括金属短管的片段中的至少一个来实现。
[0092] ADPLL 10示出了电子系统的一个示例，该电子系统可以包括根据本文的教导实现的RTWO。然而，这里描述的RTWO可以用在各种各样的电子系统中，包括但不限于各种各样的数据转换器和/或频率合成器。
[0093] 图2是图1的ADPLL 10的一个实施方式的相位噪声与偏移频率的曲线图20的示例。
[0094] 曲线图20包括用于组合的DCO和TDC 4的固有DCO相位噪声的第一曲线21、用于组合的DCO和TDC 4的TDC相位噪声的第二曲线22、以及总ADPLL相位噪声的第三曲线23。
[0095] 如图2所示，RTWO TDC和DCO功能分别在低频和高频偏移下基本上支配ADPLL相位噪声。
[0096] 尽管图2中示出了偏移频率的相位噪声的一个示例图，但是其他相位噪声与偏移频率特性是可能的。
[0097] 图3是RTWO 30的一种实现方式的示意图。RTEWO30包括差分传输线，该差分传输线包括第一导体31和第二导体32。如图3所示，差分传输线31、32连成闭环或环，并且差分传输线包括交叉33，以向围绕环传播的行波提供反转。图3的RTWO 30还包括多个片段35，每个片段35包括再生电路。
[0098] 图示的RTWO 30包括一个交叉和三十二个再生电路，在该示例中，每个再生电路使用背对背逆变器实现。然而，其他配置也是可能的，包括例如使用不同数量的交叉、更多或更少的片段、更多或更少的再生电路和/或以其他方式实现的再生电路的配置。此外，RTWO 30可以包括其他电路，包括但不限于调谐电容器、锁存器、缓冲器和/或片段35中的其他电路。
[0099] 如图3所示，RTWO的差分传输线以闭环方式连接，并在四个角中的每一个处折叠。然而，RTWO的差分传输线可以以其他方式实现，包括例如导体31、32的折叠和/或路由的不同实现。例如，本文的教导不仅适用于使用矩形或方形环实现的RTWO，也包括RTWO，其包括以其他方式成形的传输线。因此，尽管所示的RTWO包括四个侧面，但是本文的教导适用于包括更多或更少侧面的RTWO以及具有弯曲环的RTWO。
[0100] 在所示实施例中，RTWO 30包括片段35，每个段包括围绕差分传输线以基本规则的间隔分布的再生电路。均匀地分配再生电路有助于保持差分传输线的均匀特征阻抗和基本恒定的波速。尽管每个片段35包括一对背对背逆变器，但是本文的教导适用于包括其他数量的再生电路和/或再生电路的不同实施方式的片段。
[0101] 在所示实施例中，RTWO 30被分段为每侧8个片段。由于导体31、32中的每一个提供时钟信号相位，所示的32个片段35以64个总时钟信号相位操作。但是，其他实现也是可能的。
[0102] RTWO 30的振荡频率fOSC基于沿传输线传播的行波的速度除以波在一个周期中传播的总长度或距离。在某些实施方式中，RTWO 30的振荡频率fOSC由下面的等式1给出，其中vp是波相速度，l是传输线环或环的长度，LTL是传输线电感，并且CTL是传输线电容。
[0103] 等式1
[0104]
[0105] 在本文的某些配置中，RTWO的片段(例如，RTWO 30的片段35)包括一个或多个调谐电容器，其具有可数字控制的电容以设置RTWO的振荡频率。
[0106] 在调谐范围和频率调谐步长方面，可能难以满足RTWO规范。在RTWO被指定以相对高的振荡频率操作的配置中，这种挑战可能会恶化。例如，具有相对高振荡频率的RTWO可以具有相对短的传输线环路，因此可以受到可用布局资源的约束，例如可用的晶体管有源区域和/或金属布线通道。
[0107] 例如，RTWO 30可以包括在图1的ADPLL 10中。然而，在某些应用中，可能希望ADPLL 10以相对高的振荡频率fOSC(例如，10GHz或更高)工作，具有相对宽的调谐范围(例如625MHz或更高)，并具有相对精细的调谐分辨率(例如200kHz或更低)。
[0108] 图4说明了RTWO的分段调谐的一种实现。分段调谐包括PVT调谐(在本例中为3位)，粗糙调谐(本例中为7位)，精细整数调谐(本例中为31位)和精细分数调谐(本例中为7位)。
[0109] 如图4所示，PVT调谐由PVT调谐代码控制，其值范围为0到Npvt，粗糙调谐通过粗糙调谐代码控制，其值范围从0到N粗糙，精细整数调谐由精细整数调谐代码控制，其值范围为0到N精细i，精细分数调谐由精细分数调谐代码控制，其值范围为0到N精细f。
[0110] 尽管示出了分段调谐的一个特定实现，但是本文中的RTWO可以用各种分段调谐方案来实现，包括但不限于使用更多或更少比特和/或更多或更少调谐代码的片段。
[0111] 如图4的方框41所示，RTWO可以用下面的公式2给出的振荡频率工作，其中frtwo是RTWO的振荡频率，取消选择所有调谐电容，npvt是PVT调谐的选定值，Δfpvt,lsb是PVTLSB频率分辨率(例如，16MHz)，n粗糙是粗糙调谐的选择值，Δf粗糙,lsb是粗略LSB频率分辨率(例如，9MHz)，n精细i是精细整数调谐的选定值，Δf精细i,lsb是精细整数LSB频率分辨率(例如，
200KHz)，n精细f是精细分数调谐的选定值，并且Δf精细f,lsb是精细分数LSB频率分辨率(例如，
200KHz)。
200KHz)，n精细f是精细分数调谐的选定值，并且Δf精细f,lsb是精细分数LSB频率分辨率(例如，
200KHz)。
[0112] 等式2
[0113] fosc＝frtwo+npvt*△fpvt,lsb+ncoarse*△fcoasre,lsb+nfinei*△ffinei,lsb+nfinef*△ffinef,lsb[0114] 使用分段调谐实现RTWO可以减少RTWO布局中每个片段的调谐电容器数量。例如，对于625MHz调谐范围和200kHz调谐分辨率的规格，除了用于PVT变化的调谐电容器之外，用相同大小的调谐电容器并且没有可以在每个片段具有大约12位和212＝4096个调谐电容器的片段来实现RTWO。鉴于布局资源限制，每个片段的这些调谐电容器的路由和控制将是不可行的。相比之下，使用图4的分段调谐的RTWO可满足这些规格，每个片段约38个调谐电容用于粗糙和精细整数调谐，每个片段有3个调谐电容用于PVT变化，另外连接到RTWO环的7个调谐电容用于精细分数调谐。
[0115] 可以以各种方式提供用于分段调谐的值的选择。在一个示例中，首先选择PVT代码以补偿PVT变化。此后，可以选择粗糙调谐代码。此外，可以在循环中控制精细整数和精细分数调谐代码(例如，通过图1的ADPLL 10)。因此，精细分数调谐电容器组的分辨率可以控制RTWO的整体频率分辨率。因此，提供分段可以提供精细频率调谐分辨率和每个片段的调谐电容器数量减少的两个好处。
[0116] 在某些实施中，通过首先选择PVT调谐代码的值，然后选择粗糙调谐代码的值，最后通过PLL环路选择精细整数调谐代码和精细分数调谐代码的值，将RTWO调谐到目标频率。(例如，图1的ADPLL 10)。例如，可以使用算法来选择PVT调谐代码的值，该值提供等于npvt*Δfpvt,lsb的频率步长。所选择的PVT代码可以大于或小于初始PVT代码Npvt,start。接下来，对于该选择的PVT代码，从开始粗糙调谐代码N粗糙,start开始重新运行算法，并选择提供等于n粗糙*Δf粗糙,lsb的频率步长的粗糙调谐代码。所选择的粗糙调谐代码可以大于或小于初始PVT代码Npvt,start。此后，关闭ADPLL环路，并通过ADPLL的环路反馈达到正确的精细整数代码和精细分数代码，以将RTWO调谐到正确的频率。
[0117] 在某些实施中，RTWO包括围绕RTWO环分布的多个片段。此外，每个RTWO片段包括PVT调谐电容器组、粗糙调谐电容器组和精细整数调谐电容器组。在某些实施中，RTWO包括精细分数调谐电容器组的一个实例和精细整数调谐电容器组的多个实例、粗糙调谐电容器组和PVT调谐电容器组。但是，其他实现也是可能的。
[0118] 图5是具有重叠的行波传输波形的RTWO 60的一种实现的示意图。RTWO 60包括差分传输线，该差分传输线包括第一导体31，第二导体32和交叉33。RTWO 60还包括多个片段65，每个片段65包括TDC锁存器。
[0119] 尽管示出了一个特定的RTWO实现，但是本文的教导适用于以各种方式实现的RTWO。虽然所示的片段65每个都被示为包括TDC锁存器，但是为了清楚起见，片段65包括已从图5中省略的附加电路。
[0120] 图示的RTWO 60用作时间-数字转换器(TDC)。通过在RTWO环周围传播的行波的延迟来提供时间-数字转换功能。例如，图示的RTWO 60被划分为32个片段65。另外，沿着RTWO的传输线传播的行波横穿每个片段65两次是RTWO周期。
[0121] 例如，在操作期间，行波绕传输线行进一圈并通过所有片段65完成RTWO周期的一半(180°相位)。在反转之后，波再次经过每个片段65以完成传输线周围的第二圈并完成RTWO循环(360°相位)。
[0122] 如图5所示，行波在RTWO的每个片段65处经历固定的时间延迟。片段处的波的时间延迟对应于时间-数字转换分辨率，对应于RTWO周期的大约一半除以片段65的数量。
[0123] 因此，可以选择多个片段65来控制提供时间-数字转换功能的RTWO的分辨率。
[0124] 在一个示例中，RTWO以大约1/10GHz的周期操作并且包括32个片段，并且具有大约1.56ps的相应的时间-数字转换分辨率Δttdc。
[0125] 在所示的配置中，每个片段65包括TDC锁存器，用于以参考时钟信号CLKREF的频率对RTWO相进行采样。另外，在该示例中，参考时钟信号参考时钟信号CLKREF经由作为环连接的时钟导体66提供给片段65的TDC锁存器。
[0126] 参考图3-5和等式1，RTWO的振荡频率基于RTWO的环或环的长度。为了提供具有高振荡频率的RTWO，需要相对短的传输线环路。然而，为了提供宽频率调谐范围和精细频率调谐分辨率，需要相对大量的调谐电容器。而且，为了提供精细分辨率的时间-数字转换功能，需要大量的片段。
[0127] 因此，在RTWO频率特性(例如，振荡频率、调谐范围和/或频率步长)与RTWO片段的实现之间存在复杂的折衷(例如，片段的数量、片段的布局和/或片段的电路)。
[0128] 具有金属短管的旋转行波振荡器的例子
[0129] RTWO的片段可以包括各种各样的电路，包括例如再生电路(例如，维持放大器)、调谐电容器、锁存器、缓冲器和/或其他电路。在第一示例中，为了实现足够的调谐范围，每个RTWO片段可以包括多个调谐电容器组，例如，如前面参考图4所讨论的三个或更多个调谐电容器组。在第二示例中，RTWO的片段包括TDC锁存器，以提供时间到数字的转换。在第三示例中，RTWO的片段各自包括至少一个抽头缓冲器(例如，非反相或反相缓冲器)，用于从RTWO环获得或提取特定相位的时钟信号。
[0130] 尽管期望RTWO的片段包括大量相对大尺寸的电路和/或电路，但是RTWO可以受到可用布局资源的约束，例如可用的有效区域和/或路由轨道。此外，通过增加RTWO片段的长度来提供额外的布局资源会不合需要地增加RTWO环的长度，从而降低RTWO的振荡频率。
[0131] 在本文的某些配置中，RTWO包括具有从RTWO的差分传输线延伸的金属短管的片段。金属短管提供与其他布局资源的连接。例如，片段布局可以相对较宽(例如，在基本垂直于RTWO传输线的局部部分的第一维度中)，并且可以包括调谐电容器和连接到金属短管的其他电路。然而，片段布局具有相对短的长度(例如，在基本上平行于RTWO传输线的局部部分的第二维中)，使得RTWO的传输线环路相对较短以提供高振荡频率，例如10GHz或更高。
[0132] 因此，金属短管从RTWO的差分传输线延伸，以提供与调谐电容器和/或其他电路的连接，这些电路有助于实现宽调谐范围、精细频率步长、高振荡频率、和/或为RTWO提供额外的功能，例如时间-数字转换功能和/或片段可编程性。
[0133] 图6A是RTWO 70的一个实施例的示意图，其中片段包括金属短管。RTWO 70包括差分传输线，该差分传输线包括第一导体31、第二导体32和交叉33。RTWO 70还包括多个片段75。
[0134] 在所示实施例中，RTWO 70包括一个交叉和三十二个片段。然而，其他配置也是可能的，包括例如使用不同数量的交叉和/或更多或更少的片段的配置。另外，在所示实施例中，RTWO的差分传输线以闭环连接并且在四个角中的每一个处折叠。然而，RTWO的差分传输线可以以其他方式实现，包括例如导体31、32的折叠和/或路由的不同实现。例如，本文的教导不仅适用于使用矩形或方形回路实现的RTWO，也包括RTWO，其包括以其他方式成形的传输线。因此，尽管所示的RTWO 70包括四个侧面，但是本文的教导适用于包括更多或更少侧面的RTWO。
[0135] 在所示实施例中，RTWO 70包括片段75，每个片段包括分别从第一导体31和第二导体32延伸的第一金属短管81和第二金属短管82。第一和第二金属短管81、82用于提供从RTWO的差分传输线到片段75的电路的本地时钟相位信号。
[0136] 在所示实施例中，每个片段75包括TDC锁存器91、调谐电容器92和再生电路93，其使用来自第一导体31的时钟信号相位和来自第二导体32的时钟信号相位来操作。然而，其他实现是可能的。尽管示出为连接在RTWO环的第一和第二导体31、32之间，但是在另一个示例中，再生电路93连接在第一和第二金属短管81、82之间。在所示实施例中，每个片段75包括敲击第一导体31以获得第一时钟信号相位的第一抽头缓冲器94和敲击第二导体32以获得第二时钟信号相位的第二抽头缓冲器95。
[0137] 尽管在图6A中示出了分段电路的一个特定实现，但是分段电路的其他实现也是可能的，包括包括更多或更少电路和/或不同电路的配置。例如，在另一个实施例中，第一组调谐电容器和第二组调谐电容器分别连接到第一和第二导体31、32。在又一个实施例中，片段包括提供片段可编程性的电路。
[0138] 通过包括从RTWO的差分传输线31、32延伸的第一和第二金属短管81、82，RTWO的片段75可以用宽布局实现，该布局提供适合于分段电路的有源区域和布线资源。另外，RTWO包括在相对短的环路中的差分传输线31、32，因此RTWO 70具有相对高的振荡频率。
[0139] 在一个实施例中，RTWO具有小于7,500μm的总环长度，并且第一和第二金属短管81、82中的每一个的短截线长度为至少25μm。例如，关于图6A中所示的矩形环，在一个实施例中，图6A的RTWO具有小于约1,875μm的第一长度LRING-X和小于约1,875μm的第二长度LRING-Y。
[0140] 短管长度可以用RTWO行波的波长的一部分表示。在一个实施例中，第一和第二金属短管81、82各自的长度至少约为0.05λ，其中λ是RTWO的波长。如技术人员将理解的，RTWO的波长可以表示为RTWO的波相速度与RTWO的振荡频率或vp/fosc的比率。
[0141] 在一个实施例中，片段75的长度小于约25μm，宽度为至少约25μm。
[0142] 在一个实施例中，RTWO包括每25μm环路至少1个片段。
[0143] 图6B是用于RTWO 80的时钟分配树87的一个实施例的示意图。RTWO 80包括连接在环路中并包括第一导体31、第二导体32和交叉33的差分传输线。RTWO 80还包括片段85和参考时钟缓冲器86。为了清楚起见，图6B中未示出片段85的电路。
[0144] 如图6B所示，参考时钟缓冲器86向每个片段85提供参考时钟信号。参考时钟缓冲器86将参考时钟信号提供给时钟分配树87，时钟分配树87将参考时钟信号分配给每个片段85。可以使用时钟分配树87将参考时钟信号提供给TDC锁存器和/或使用参考时钟信号操作的片段85的其他电路。
[0145] 图示的时钟分配树87使用分支实现，使得从参考时钟缓冲器86的输出到每个片段85的时钟导体的长度基本相同。以这种方式实现时钟分配树87有助于基本匹配参考时钟信号到达TDC锁存器的时间和/或片段85的其他电路。
[0146] 图6B的RTWO 80的其他细节可以类似于之前描述的那些。
[0147] 图7是具有金属短管的RTWO片段100的一个实施例的示意图。RTWO片段100连接到RTWO的环的第一传输线导体101和第二传输线导体102。
[0148] 为了清楚起见，图7中仅示出了第一传输线导体101和第二传输线导体102的一部分。然而，第一传输线导体101和第二传输线导体102作为以环形连接的RTWO的差分传输线的一部分操作。
[0149] 图7的RTWO片段100包括PVT调谐电容器组111、粗糙调谐电容器组112、精细调谐电容器组113、再生电路115、TDC锁存器117、第一抽头缓冲器118a、第二抽头缓冲器118b、第一金属短管131和第二金属短管132。
[0150] PVT调谐电容器组111包括用于补偿工艺、温度和/或电压变化的可选电容器。另外，粗糙调谐电容器组112包括可选择的电容器，用于提供RTWO的振荡频率的粗糙调谐。此外，精细调谐电容器组113包括可选择的电容器，用于提供RTWO的振荡频率的精细调谐。调谐电容器组可以使用任何合适的可调电容器结构来实现，包括但不限于通过开关可数字地选择的并联电容器元件组。
[0151] 尽管图7中示出了包括三个调谐电容器组的RTWO片段的示例，但是本文的教导适用于使用更多或更少电容器组调谐的RTWO。
[0152] 在所示实施例中，PVT调谐电容器组111使用三位的PVT调谐代码操作，粗糙调谐电容器组112使用七位的粗糙调谐代码操作，并且精细调谐电容器组113使用三十一位的精细整数调谐代码操作。尽管示出了位宽的一个特定示例，但是本文的教导适用于具有各种位宽的调谐。因此，其他实现也是可能的。在某些实施中，精细调谐电容器组113通过PLL反馈回路来控制。例如，精细整数调谐码可以由PLL的数字滤波器控制。
[0153] 图示的RTWO片段100还包括TDC锁存器117，其用于检测沿第一和第二传输线导体101、102行进的行波的通过。例如，可以处理RTWO环周围的TDC锁存器的输出，以生成行波通过环路周围不同位置的时间实例的数字表示。例如，TDC锁存器的输出可用于确定已经过的分数个时钟周期。
[0154] 如图7所示，TDC锁存器117接收参考时钟信号CLKREF。在某些实施中，参考时钟信号CLKREF经由时钟分配树(例如图6B的时钟分配树87)提供给RTWO片段100。
[0155] 在所示实施例中，使用反相器实现第一抽头缓冲器118a和第二抽头缓冲器118b。第一抽头缓冲器118a和第二抽头缓冲器118b用于产生彼此分开大约180°的时钟信号相位。
通过沿着RTWO环的不同位置提供抽头缓冲器，可以获得所需相位的一组时钟信号。尽管图7示出了其中反相器用于提供抽头的配置，但是RTWO可以包括以各种方式实现的抽头缓冲器电路。
通过沿着RTWO环的不同位置提供抽头缓冲器，可以获得所需相位的一组时钟信号。尽管图7示出了其中反相器用于提供抽头的配置，但是RTWO可以包括以各种方式实现的抽头缓冲器电路。
[0156] 在所示实施例中，再生电路115包括第一反相器116a和第二反相器116b。另外，第一反相器116a的输入电连接到第二反相器116b的输出，第一反相器116a的输出电连接到第二反相器116b的输入。然而，RTWO片段可以包括以其他方式实现的再生电路。
[0157] 第一和第二金属短管131、132提供从RTWO环路到RTWO片段100的电路的本地时钟相位。通过使用第一和第二金属短管131、132，RTWO段100的长度可以相对较短，这反过来导致相对短的RTWO环和相应的高RTWO振荡频率。
[0158] 在本文的某些配置中，RTWO片段包括用于提供通过RTWO片段的路由轨道的路由的路由信道133。
[0159] 如图7所示，第一和第二金属短管131、132分别提供从第一传输线导体101和第二传输线导体102到RTWO片段100的电路的连接。例如，第一和第二金属短管131、132将RTWO环连接到调谐电容器和RTWO片段100的其他电路。
[0160] 第一和第二金属短管131、132提供电容性负载，其作为传输线的特征阻抗Zo的一部分操作。在某些实施方式中，金属短管可以以大约相等的长度实现，并且可以围绕RTWO环以基本均匀的间隔分布。虽然短管被示出为对于每个片段基本相同，但是在其他配置中，短管可以针对一个或多个片段不同地实施。在一个示例中，过程的设计规则将晶体管的布局限制在一个方向上，并且沿着RTWO的顶侧和底侧的短截线与RTWO的左侧和右侧上的短管不同地实现。
[0161] 如图7所示，第一金属短管131连接到第一传输线导体101(例如，通过通孔)，并从第一传输线导体131延伸，以提供与RTWO片段100的电路的连接。在所示实施例中，第一金属短管131连接到PVT调谐电容器组111的第一端子、粗糙调谐谐电容器组112的第一端子、精细调谐电容器组113的第一端子、第一抽头缓冲器118a的输入端、TDC锁存器117的第一输入端。在所示实施例中，第一金属短管131的端部在连接到TDC锁存器117的第一输入之前弯曲。然而，其他实现方式是可能的。
[0162] 继续参考图7，第二金属短管132连接到第二传输线导体102(例如，通过通孔)。在初始转弯或弯曲之后，第二金属短管132从第二传输线导体132延伸，以提供与RTWO片段100的电路的连接。在所示实施例中，第二金属短管132连接到PVT调谐电容器组111的第二端、粗糙调谐电容器组112的第二端、精细调谐电容器组113的第二端、第二抽头缓冲器118b的输入端、以及TDC锁存器117的第二输入端。然而，其他实现是可能的。
[0163] 在一个实施例中，第一金属短管101和第二金属短管102各自具有至少约25μm的长度(包括弯曲)。在一个示例中，短管101、102的长度为约95μm，对应于在10GHz下操作的RTWO的波长(或0.06λ)的约6％。
[0164] 如图7所示，RTWO环的传输线导体101、102具有宽度W，并且以间距S彼此间隔开。宽度W和间隔S可以是任何合适的值，例如W＝12微米，S＝8微米。
[0165] 在某些实施方式中，传输线导体101、102相对于金属短管131、132定位在不同的金属层上。在一个示例中，RTWO的差分传输线的传输线导体101、102在两个或更多个相邻的上部金属层(例如，金属-8和金属-9的堆叠)实现，并且短管在下部金属层(例如，金属-7)上实现。如本领域普通技术人员将理解的，下金属层相对于上金属层更靠近半导体衬底。
[0166] 如图7所示，已经示出了RTWO片段100的平面布局120。平面图布局120包括PVT调谐电容器组布局121、粗糙调谐电容器组布局122、精细调谐电容器组布局123、再生放大器布局125、TDC锁存器布局127、抽头缓冲器布局128、去耦电容布局129。
[0167] PVT调谐电容器组布局121对应于PVT调谐电容器组111的有效区域的边界(例如，晶体管布局和/或电容器大小)，粗糙调谐电容器组布局122对应于粗糙调谐电容器组112的有效区域的边界，精细调谐电容器组布局123对应于精细调谐电容器组113的有效区域的边界。此外，抽头缓冲器布局128对应于抽头缓冲器118a、118b的有效区域的边界，TDC锁存器布局127对应于TDC锁存器117的有效区域的边界。另外，再生放大器布局125对应于反相器116a、116b的有效区域的边界，并且去耦电容器布局129对应于再生电路115的电源和地之间的去耦电容器的有效区域的边界。
[0168] 在一个实施例中，RTWO片段100具有小于约25μm的长度SL和至少约25μm的宽度SW。在某些实施方式中，RTWO片段100具有大于长度的宽度，使得可以在RTWO环周围分布多个片段，同时保持相对短的RTWO导体环长度和相应的高振荡频率。
[0169] 在一个实施例中，RTWO包括每25μm环路至少1个片段。
[0170] 尽管上面已经描述了RTWO片段电路和平面图布局的具体实现，但是本文的教导适用于RTWO片段的各种实现。
[0171] 分布式量化频率调谐的示例
[0172] RTWO的片段包括一个或多个调谐电容器组，以提供对RTWO的振荡频率的控制。例如，RTWO片段可包括例如PVT调谐电容器组、粗糙调谐电容器组和/或精细调谐电容器组。
[0173] 可以使用通用调谐代码值来控制RTWO片段上的调谐电容器组。例如，可以使用公共PVT调谐代码来控制每个片段的PVT调谐电容器组。同样地，可以使用共同的粗糙调谐代码来控制每个RTWO片段的粗糙调谐电容器组，并且可以使用共同的精细调谐代码来控制每个RTWO片段的精细调谐电容器组。
[0174] 当以这种方式控制调谐电容器组时，RTWO片段每个提供基本相同量的调谐电容，并且可以通过递增或递减调谐电容代码来控制调谐电容的值，以实现期望的RTWO振荡频率。在这样的配置中，片段的调谐电容值以锁步方式改变。
[0175] 尽管以这种方式实现RTWO片段可以为RTWO提供良好控制和均匀的传输线特性阻抗，但是以这种方式实现RTWO片段导致用于频率调谐的相对差的步长。例如，在用N片段实现的RTWO中，RTWO的LSB电容步长对应于片段的LSB调谐电容乘以N片段。在一个示例中，32个片段中的每一个中的LSB调谐电容是18.5fF，并且RTWO的LSB电容步长对应于32*18.5fF，因为所有32个片段一起切换。此外，如果由于每个LSB调谐电容引起的频率步长为16MHz，那么RTWO的LSB频率步长为32*16MHz，这相当于512MHz的相对较大的值。
[0176] 然而，相对较大的频率步长可能不适用于高性能RTWO，例如在高速应用中提供数字控制振荡和时间-数字转换功能的RTWO。
[0177] 尽管每个片段中的LSB电容器的尺寸可以减小N倍以提供更精细的LSB电容步长，但是以这种方式减小电容可能是不可行的。例如，处理技术和/或设计规则的限制可以限制器件和/或结构的最小几何形状，因此可能无法获得具有相对小的电容值的调谐电容器。
[0178] 在本文的某些配置中，提供分布式量化方案用于调谐RTWO的频率。RTWO包括分布在RTWO环周围的片段，并且片段包括调谐电容器、再生电路和其他电路。分布式量化频率调谐用于使用可单独控制的代码值控制RTWO片段中的调谐电容器，从而增强RTWO的频率步长或分辨率。此外，在包括彼此锁定以减少相位噪声的多个RTWO环的配置中，分布式量化频率调谐可用于将调谐电容器分别设置在彼此耦合的多个RTWO环上。因此，分布式量化调谐不仅可以在RTWO环的片段之间使用，而且可以在两个或更多个RTWO环的片段之间使用。
[0179] 因此，不是用共同的调谐码控制每个片段的调谐电容器组，而是对片段中的至少一些调谐电容器进行量化。因此，RTWO片段的调谐电容器可单独激活，并且不同片段之间的相应调谐电容器不需要同时接通。因此，RTWO以更精细的频率步长操作以进行频率调谐。
[0180] 图8A-8R示出了根据一个实施例的用于PVT调谐的RTWO调谐电容器顺序。
[0181] RTWO调谐顺序描绘了注释的RTWO，以显示特定片段中的有效PVT调谐电容器的数量，因为调谐代码的值递增，从PVT代码的最低值开始。为了描述的清楚，PVT代码的最低值被选择为零，并且对应于PVT调谐电容的最小值。然而，调谐代码可以以各种方式实现。
[0182] RTWO调谐顺序在具有32个片段的RTWO的上下文中示出，每个片段包括用于补偿温度、过程和/或电源电压变化的PVT调谐电容器组。此外，PVT调谐电容器组在此示例中为3位，从而产生96个用于PVT补偿的调谐电容器。尽管提供了具有32个片段和96个调谐电容器的一个特定示例，但是本文的教导适用于各种各样的RTWO，包括但不限于具有更多或更少片段和/或更多或更少调谐电容器的RTWO。
[0183] 尽管在PVT调谐的上下文中进行了描述，但是图8A-8R的分布式量化调谐方案可以用于其他类型的RTWO调谐电容器组，包括例如粗糙调谐和/或精细调谐。
[0184] 图8A示出了具有PVT代码0的第一PVT调谐配置201，其中所有PVT调谐电容器都被关闭。
[0185] 图8B示出了第二PVT调谐配置202，其中PVT代码相对于图8A的第一PVT调谐配置201递增。如图8B所示，将调谐电容器代码增加到值1会导致一个片段的调谐电容器被激活。
[0186] 一次激活一个片段的调谐电容器导致频率步长的相对小的变化。例如，沿RTWO环的电容变化ΔC对应于片段的调谐电容器组的LSB调谐电容CLSB。因此，RTWO的频率变化Δf对应于LSB调谐电容CLSB的LSB频率步长fLSB。在一个示例中，当LSB调谐电容器具有18.5fF的值并且相应的频率步长为16MHz时，RTWO的LSB调谐电容大约为18.5fF，并且RTWO的频率步长大约为16MHz。
[0187] 如图8C所示，示出了第三PVT调谐配置203，用于将PVT代码增加到2。在所示示例中，激活与第一片段分开的八个片段的调谐电容器。这反过来导致LSB电容变化的两倍(2*CLSB)和频率阶跃变化的两倍(例如，2*fLSB)。
[0188] 在图8D中，示出了第四PVT调谐配置204，用于将PVT代码增加到3。如图8D所示，位于与第二片段分开的八个片段的第三片段增加1，从而导致LSB电容变化(3*CLSB)的约三倍和频率阶跃变化的约三倍(例如，3*fLSB)。
[0189] 如图8E-8Q所示，可以重复该算法。图8E示出了第五PVT调谐配置205，其中PVT代码是4。图8F示出了第五PVT调谐配置206，其中PVT代码是5。图8G示出了第七PVT调谐配置207，其中PVT代码是6。图8H示出了第八PVT调谐配置208，其中PVT代码是7。图8I示出了第九PVT调谐配置209，其中PVT代码是8。图8J示出了第十PVT调谐配置210，其中PVT代码是9。图8K示出了第十一PVT调谐配置211，其中PVT代码是10。图8L示出了第十二PVT调谐配置212，其中PVT代码是11。图8M示出了第十三PVT调谐配置213，其中PVT代码是12。图8N示出了第十四PVT调谐配置214，其中PVT代码是13。图8O示出了第十五PVT调谐配置215，其中PVT代码是14。图8P示出了第十六PVT调谐配置216，其中PVT代码是15。图8Q示出了第十七PVT调谐配置
217，其中PVT代码是16。
217，其中PVT代码是16。
[0190] 如图8Q所示，一半的片段包括激活的电容器。随着PVT代码进一步递增，附加电容器可以以类似于先前描述的方式激活。
[0191] 在图8R中，示出了第十八PVT调谐配置218，其中PVT代码是32并且每个片段包括激活电容器。
[0192] 可以选择RTWO片段的调谐电容器在RTWO环路周围被激活的顺序，以减少或最小化由于环路周围的片段选择的分布导致的RTWO的不平衡。在一个实施例中，RTWO具有矩形布局，并且为PVT选择环的底部(例如，南部)、左部(例如，西部)、顶部(例如，北部)和右侧(例如，东部)的每一侧上的一个片段，所述PVT具有四个连续PVT代码的顺序，例如，PVT代码1到4。
[0193] 在某些实施中，选择顺序使得代码顺序中的下一个所选电容器在RTWO的不同侧上而不是最后选择的电容器。
[0194] 在所示的示例中，当从PVT代码1递增到4时，所选择的电容器彼此分开等距(例如，32/4＝8)个片段。另外，对于PVT代码5至8，选择在南、西、北和东侧中的每一个的中心点处的片段。在这种情况下，所选择的片段与为PVT代码1至4选择的片段等距3个片段，并且彼此等距8个片段。
[0195] 用于选择RTWO环周围的片段的调谐顺序对于代码9至16继续，其中PVT代码9至16的片段与为PVT代码5至8选择的片段等距1个片段并且彼此等距8个片段。
[0196] 该选择算法对于PVT代码17至32继续，其中最终为代码32选择来自每个片段的电容器。
[0197] 在某些实施中，当PVT代码32到达时，片段选择顺序重复和为PVT代码1选择的片段，是为PVT代码33选择的。然而，对于PVT代码33，PVT调谐电容器组递增使得2个电容器被激活。因此，选择算法对于超过32的PVT代码持续到PVT代码的最大值。
[0198] 尽管在PVT调谐的背景下进行了描述，但调谐方案适用于其他调谐电容器组。例如，在另一实施例中，量化技术应用于粗糙调谐电容器组。
[0199] 两个或更多个RTWO环可以彼此耦合以减少相位噪声。例如，当耦合两个RTWO环时，所得振荡器的相位噪声可以比每个RTWO单独的相位噪声小约3dB。通过耦合三个或更多个RTWO环可以实现相位噪声的进一步降低。例如，耦合四个RTWO环可以将噪声降低约6dB。
[0200] 图9A-9J示出了根据一个实施例的用于精细整数调谐的RTWO调谐电容器顺序。RTWO调谐顺序描绘了四个耦合的RTWO环，注释为显示特定RTWO环的特定片段中的有效精细整数调谐电容器的数量，因为精细整数调谐代码的值递增，从精细整数调谐代码的最低值开始。为了描述的清楚，精细整数调谐码的最低值被选择为零，并且对应于精细整数调谐电容的最小值。然而，调谐代码可以以各种方式实现。
[0201] 在所示实施例中，RTWO环使用相位锁定导体耦合，所述锁相导体将RTWO环彼此电连接。尽管示出了锁相的一个示例，但是RTWO环可以以各种方式耦合。
[0202] RTWO调谐顺序在四个耦合的RTWO环的上下文中示出，每个环具有32个片段。另外，在该示例中，每个RTWO片段的精细整数调谐电容器组是31位，产生3,968个调谐电容器。尽管提供了具有4个环、32个片段、31个比特和3,968个调谐电容器的一个具体示例，但是本文的教导适用于各种各样的RTWO，包括但不限于更多或更少的耦合RTWO环，更多或更少的片段，更多或更少的位，和/或更多或更少的调谐电容器。
[0203] 尽管在精细调谐的上下文中进行了描述，但是图9A-9J的分布式量化调谐方案可以用于其他类型的RTWO调谐电容器组，包括例如粗糙调谐和/或PVT调谐。
[0204] 图9A示出了具有精细调谐代码0的第一精细调谐配置301，其中所有精细调谐电容器都被关断。
[0205] 图9B示出了具有精细调谐代码1的第二精细调谐配置302。如图9B所示，递增精细调谐代码导致激活一个RTWO环的一个片段的调谐电容器(在该示例中为左下环))。
[0206] 一次激活一个RTWO环的一个片段的调谐电容器实现了相对精细的步长。
[0207] 例如，如果每个RTWO片段的每个调谐电容器具有1.5fF的值，则以这种方式激活调谐电容器为RTWO提供1.5fF/4＝0.375fF的LSB调谐电容CLSB。在某些工艺中，例如细线CMOS工艺，相对于可使用该工艺制造的最小独立可调谐LSB电容器，0.375fF电容提供更精细的电容分辨率。另外，在1.5fF对应于800kHz频率步长的实现中，当以这种方式调谐时，RTWO以200kHz的LSB频率步长fLSB操作。相反，如果每个RTWO的每个片段的调谐电容器共同接通，则当同时调谐所有环的所有片段时，LSB步长将约为25.6MHz。
[0208] 因此，在所示实施例中，精细整数调谐在多个RTWO环上量化。
[0209] 图9C示出了具有精细调谐代码2的第三精细调谐配置303。如图9C所示，递增精细调谐代码导致激活一个RTWO环的一个片段的调谐电容器(在该示例中为右下环))。在所示的示例中，第二选择的调谐电容器位于相对于第一选择的调谐电容器线对称(或镜像)的位置。激活第二选择的调谐电容器会导致LSB电容变化大约两倍，频率步长大约两倍。
[0210] 图9D示出了具有精细调谐代码3的第四精细调谐配置304。增加精细调谐代码导致一个RTWO环(在该示例中为右上环)的一个片段的一个调谐电容器的激活。
[0211] 图9E示出了具有精细调谐代码4的第五精细调谐配置305。增加精细调谐代码导致一个RTWO环(在该示例中为左上环)的一个片段的一个调谐电容器的激活。
[0212] 如图9A-9E所示，将精细调谐代码递增到0到4的值范围导致电容器在每个RTWO的一个片段中被激活。因此，对于连续的精细频率调谐代码，RTWO环中的特定一个相对于其他RTWO环具有至多一个额外的激活电容器。
[0213] 以这种方式激活可调谐电容器使每个RTWO环的自由振荡频率保持彼此基本相同。因此，精细整数代码可以递增或递减，同时保持RTWO环之间的锁定。
[0214] 如图9F-9I所示，算法继续。图9F示出了第六精细调谐配置306，其中精细调谐代码是5。图9G示出了第七精细调谐配置307，其中精细调谐代码是6。图9H示出了第八精细调谐配置308，其中精细调谐代码是7。图9I示出了第九精细调谐配置309，其中精细调谐代码是8。
[0215] 在图9J中，示出了第十精细调谐配置310，其中精细码是128并且每个RTWO的每个片段包括激活电容器。选择算法继续用于超过128的精细代码直到精细代码的最大值。因此，调谐电容器的选择分布在四个RTWO环上，直到精细整数调谐电容器的总数，在该具体示例中，每个片段31个电容器×32个片段×4个环＝3968个调谐电容器。尽管所示示例使用3968调谐电容器操作，但是其他实现也是可能的。
[0216] 尽管已经描述了分布式量化调谐的各种示例，但是分布式量化调谐可以应用于以各种方式实现的RTWO。例如，RTWO可以包括一个或多个各种形状和大小的环，并且RTWO可以包括以多种方式实现的片段。因此，本文的教导适用于以各种方式实现的RTWO。
[0217] 用于旋转行波振荡器的成片的解码的例子
[0218] 在本文的某些配置中，为RTWO频率调谐码提供分段解码方案以降低解码复杂度。分段解码方案可以使用全局解码和本地解码的组合来操作以处理频率调谐码。通过使用分段解码，可以减少与频率调谐码相关联的多个信号路径。
[0219] RTWO可以使用大量调谐电容器工作，包括用于PVT调谐、粗糙调谐和精细调谐的调谐电容器(包括例如精细整数和精细分数调谐)。在使用彼此耦合的多个环以减少相位噪声的实施方式中，可以进一步增加调谐电容器的数量。大量调谐电容器可能导致大量信号路径或电线。
[0220] 在一个示例中，4环RTWO每个环包括32个片段，每个片段包括具有2位的PVT调谐电容器组、具有3位的粗糙调谐谐电容器组，以及具有5位的精细整数调谐电容器组。另外，每个环包括具有5位的精细分数调谐电容器组的一个实例。在这个例子中，没有分段解码，PVT调谐电容器组以256线(2位*32片段*4环)工作，粗糙调谐电容器组以384线(3位*32片段*4环)工作，精细整数调谐电容器组采用640线(5位*32片段*4环)工作，精细分数调谐电容器组采用20线(5位*4环)工作。因此，该示例中的总线数可以是256+384+640+20＝1300线。
[0221] 但是，路由大量电线会导致路由拥塞。此外，这些路线可能导致电气环境受到数字杂散成分与RTWO的潜在耦合。例如，大量导线可以充当半导体芯片上的大天线。此外，RTWO设计的灵活性和/或可扩展性可能受到限制。例如，这种路由拥塞可以限制可以彼此耦合以改善相位噪声的最大数量的RTWO环。
[0222] 在本文的某些配置中，对RTWO片段上的调谐电容器进行量化，使得每个RTWO片段的调谐电容器可以与其他片段的调谐电容器分开控制。另外，全局解码器处理频率调谐代码(例如，PVT调谐代码、粗糙调谐代码和/或精细整数调谐代码)以生成用于RTWO的本地解码器的输入代码。在某些实施中，通过本地解码器对每个片段本地执行温度计解码。在多环实现中，频率调谐代码可以路由到与每个RTWO环相关联的全局解码器。
[0223] 通过使用分段解码方案，可以减少许多金属路线或导线。
[0224] 例如，在上述具体示例中，1300个线用于4环RTWO，其在没有分段解码的情况下操作。相比之下，此特定示例中的分段解码可用于提供7位的PVT调谐(例如，每段3个温度计位*32段＝96LSB<27)、8位粗糙调谐(例如，每段7个温度计位*32段＝224LSB<28)、以及12位精细整数调谐(例如，每段31个温度计位*32段*4个环＝3968LSB<212)。因此，PVT调谐使用28线(7位*4环)进行操作，粗糙调谐使用32线(8位*4环)进行操作，精细整数调谐使用48线(12位*4环)进行操作。因此，该示例中的总线数可以是28+32+48+20＝128线，这比没有分段解码的实现小约一个数量级。
[0225] 图10示出了具有分段解码的RTWO 400的一个实施例。在本文的某些配置中，提供分段解码以减少路由到RTWO的多条线路，例如从ADPLL核心到RTWO的多条数字信号路由。
[0226] RTWO 400包括以闭环或环形连接的差分传输线。差分传输线包括第一导体31、第二导体32和交叉33。REDWO400还包括片段100，其可以如先前关于图7所描述的那样。在所示实施例中，片段100的三十二个实例位于环周围，环的每侧具有八个片段。如图10所示，32个片段标记有0到31之间的索引。
[0227] RTWO 400还包括全局解码器系统401、本地解码器系统402、数字路由总线405、串行接口406和精细分数调谐电容器组410。
[0228] 尽管示出了一个特定的RTWO实现，但是本文的教导适用于以各种方式实现的RTWO，包括但不限于具有不同环实现、不同片段实现和/或不同解码器实现的RTWO。
[0229] 全局解码器系统401包括片段解码器系统403和调谐解码器系统404。全局解码器系统401可以使用数字逻辑电路来实现，例如通过数字合成产生的数字逻辑。例如，可以使用诸如Verilog的硬件描述语言来描述片段解码器系统403和/或调谐解码器系统404，其可以被合成以生成数字逻辑电路。但是，其他实现也是可能的。尽管示出为每个片段分布，但是一个或多个解码器可以被配置为向多个片段提供解码。例如，每个RTWO侧可以使用一个解码器，如图11所示。
[0230] 调谐解码器系统404用于解码频率调谐码(例如，PVT、粗糙调谐和/或精细整数调谐码)以产生到本地解码器系统402的输入码。输入码由本地解码器系统402处理以激活RTWO片段的适当调谐电容。
[0231] 在所示实施例中，调谐解码器系统404包括用于每个片段100的调谐解码器(TD)。另外，本地解码器系统402包括用于每个片段100的本地解码器(LD)。在某些实施中，LD用于将二进制输入代码从相应的TD转换为温度计编码的输出代码，用于选择特定RTWO片段的多个有源调谐电容器100。
[0232] 如图10所示，数字路由总线405环绕RTWO 400的周边。数字路由总线405可用于将各种输入信号路由到全局解码器系统401。
[0233] 例如，RTWO 400的全局解码器系统4101已经被注释以示出用于频率调谐的输入信号411-412，包括PVT调谐代码(pvt_代码<6：0>)、粗糙调谐代码(粗糙_代码<7：0>)，精细整数调谐代码(精细int_代码<7：0>)和精细分数调谐代码(精细frac_代码<2：0>)。尽管为清楚起见未在图10中示出，但RTWO 400可以接收用于指示调谐码的定时的一个或多个时钟信号。
[0234] 在所示实施例中，数字路由总线405为调谐解码器系统404提供PVT调谐代码、粗糙调谐代码和精细整数调谐代码，调谐解码器系统404处理码以产生输入码以控制本地解码器系统402。本地解码器系统402处理输入代码以控制RTWO片段100的PVT调谐库、粗糙调谐调谐库和精细整数调谐库。
[0235] 如图10所示，精细分数调谐库410的一个实例包括在所示的RTWO400中，并且精细分数调谐代码(精细frac_代码<2：0>)被提供给精细分数调谐库410以控制精细分数调谐。因此，在该示例中，精细分数调谐代码绕过调谐解码器系统404。在某些实施中，包括LD以解码精细分数调谐代码以生成温度计位以控制精细分数调谐库410。
[0236] 尽管示出了频率调谐代码和解码的一个特定实现，但是本文的教导适用于各种各样的实现。
[0237] 片段解码器系统403包括用于每个片段100的片段解码器(SD)。片段解码器系统403用于将经由串行接口406接收的数据解码到RTWO的片段100。
[0238] 如图10所示，串行接口406接收输入信号413、输入信号413包括片段数据信号(rtwo_seg_data<7：0>)、片段地址信号(rtwo_seg_addr<4：0>)、写使能信号(rtwo_wr_en)、串行接口时钟信号(rtwo_sclk)和读取数据信号(rtwo_rd_data<7：0>)。在某些实施中，串行接口406被实现为本地串行外围接口(SPI)。
[0239] 在所示实施例中，数字路由总线405将输入信号413路由到片段解码系统403的每个SD以进行解码。
[0240] 可能希望RTWO的片段(例如RTWO片段100)是可配置的。为了提供可配置性，可以经由串行接口406写入或读取RTWO片段100。
[0241] 图示的RTWO 400包括片段解码器系统401，其减少与与RTWO片段100通信相关联的多条路由。在某些实施中，片段解码器系统403使用本地寄存器映射进行操作。本地寄存器映射用于为每个片段提供位地址，并且用于确定串行接口406何时与RTWO片段100中的特定一个进行通信。
[0242] 通过包括片段解码器系统401，可以减少与从串行接口406到RTWO片段100的路由相关联的多个数据和地址总线位。
[0243] 例如，在一个特定实现中，每环具有32个片段的4环RTWO包括使用4个环共用的8个比特操作的数据总线，以及使用4个环共用的5个比特操作的地址总线。在这样的示例中，4环RTWO以13位和导线操作。
[0244] 相反，用片段解码器系统实现的类似的4环RTWO可以包括2048位和线(每段16位*32段*4环)。因此，通过在该具体示例中包括片段解码器系统，可以实现减少一百多倍。
[0245] 片段解码器系统403的其他细节可以如下面参考图14-15所讨论的。
[0246] 图11示出了用于多环RTWO 600的调谐解码器的一个实施例。多环RTWO 600包括西南RTWO环601(R0)、东南RTWO环602(R1)、东北RTWO环603(R2)和西北RTWO环604(R3)。尽管示出了使用四个矩形RTWO环的配置，但是本文的教导适用于使用更多或更少环和/或用其他形状实现的环的实施方式。
[0247] 尽管与基本方向(北、南、东、西、东北、西北、东南、西南)相关的术语用于描述多环RTWO，但是本领域普通技术人员将理解这些术语在本文中用于理解相对方向，而不是指真实方向。例如，多环RTWO 600通常至少部分地在集成电路(IC)或半导体管芯上实现，并且多环RTWO 600的取向随着IC改变位置或角度而改变。类似地，与顶部、底部、左侧和右侧相关的术语用于描述相对方向。
[0248] 如图11所示，在每个RTWO环601-604的侧面周围提供PVT调谐解码器、粗糙调谐解码器和精细整数调谐解码器。
[0249] 关于西北RTWO环604、北PVT解码器614a、北粗解码器624a和北精细整数解码器634a位于第一侧或顶侧。另外，南PVT解码器614b、南粗糙调谐解码器624b和南精细整数解码器634b位于第二侧或底侧。此外，西PVT解码器614c、西粗解码器624c和西精细整数解码器634c位于第三侧或左侧。另外，东PVT解码器614d、东粗解码器624d和东精细整数解码器
634d位于第四侧或右侧。
634d位于第四侧或右侧。
[0250] 另外，东北RTWO环603的相应调谐解码器的取向相对于西北RTWO环604是线对称的。例如，相对于东北RTWO环603，北PVT解码器613a、北粗解码器623a和北精细整数解码器633a位于顶侧。另外，南PVT解码器613b、南粗解码器623b和南精细整数解码器633b位于底侧。此外，西PVT解码器613c、西粗解码器623c和西精细整数解码器633c位于右侧。另外，东PVT解码器613d、东粗解码器623d和东精细整数解码器633d位于左侧。
[0251] 此外，西南RTWO环601的相应调谐解码器的取向相对于西北RTWO环604是线对称的。例如，相对于西南RTWO环601，北PVT解码器611a、北粗解码器621a和北精细整数解码器631a位于底侧。另外，南PVT解码器611b、南粗解码器621b和南精细整数解码器631b位于顶侧。此外，西PVT解码器611c、西粗解码器621c和西精细整数解码器631c位于左侧。另外，东PVT解码器611d、东粗解码器621d和东精细整数解码器631d位于右侧。
[0252] 另外，东南RTWO环602的相应调谐解码器的方向相对于西南RTWO环601和东北RTWO环603线对称。例如，相对于东南RTWO环602，北PVT解码器612a、北粗糙调谐解码器622a和北精细整数解码器632a位于底侧。另外，南PVT解码器612b、南粗糙调谐解码器622b和南精细整数解码器632b位于顶侧。此外，西PVT解码器612c、西粗解码器622c和西精细整数解码器632c位于右侧。另外，东PVT解码器612d、东粗解码器622d和东精细整数解码器632d位于左侧。
[0253] 相对于另一个RTWO环的调谐解码器，实现具有线对称性的一个RTWO环的调谐解码器提供了减少环之间的不匹配的对称性。
[0254] 在所示实施例中，调谐解码器放置在RTWO环的每一侧。另外，调谐解码器控制相邻RTWO片段的调谐电容器，这减少了调谐解码器的输出和RTWO片段之间的连接。例如，在每个RTWO环具有32个片段的实现中，北调谐解码器向RTWO环的8个对应片段提供解码。因此，减少了路线长度。因此，所示的调谐解码器可以示出如图10中所示的TD块的集合。然而，其他实现也是可能的。例如，可以为每个RTWO片段提供单独的TD块。
[0255] 如图11所示，RTWO环601-604的PVT调谐解码器用文本标签pvt_解码器_北、pvt_解码器_西、pvt_解码器_南和pvt_解码器_东表示。另外，粗糙调谐解码器用文本标签粗糙_解码器_北、粗糙_解码器_西、粗糙_解码器_南和粗糙_解码器_东表示。在某些实施中，PVT调谐解码器对于RTWO环和片段中的每一个基本相同，并且PVT调谐解码器利用常见的PVT调谐码操作。另外，在某些实施中，粗糙调谐解码器对于RTWO环和片段中的每一个基本相同，并且粗糙调谐解码器利用共同的粗糙调谐代码操作。
[0256] 在一个实施例中，PVT和/或粗糙调谐解码器利用分布式量化调谐操作，如先前关于图8A-8R所讨论的。
[0257] 如图11所示，RTWO环601-604的精细整数调谐解码器标注文本标签精细int_解码器_r0_北，精细int_解码器_r0_西，精细int_解码器_r0_南，精细int_解码器_r0_东，精细int_解码器_r1_北，精细int_解码器_r1_西，精细int_解码器_r1_南，精细int_解码器_r1_东，精细int_解码器_r2_北，精细int_解码器_r2_西，精细int_解码器_r2_南，精细int_解码器_r2_东，精细int_解码器_r3_北，精细int_解码器_r3_西，精细int_解码器_r3_南和精细int_解码器_r3_东。
[0258] 在某些实施中，精细整数调谐解码器使用基本相同的硬件(例如，基本相同的Verilog)来实现，但是以不同的rtwo_位置<3：0>值操作，因此具有不同的输出值。以这种方式实现解码器增强了可扩展性和灵活性。
[0259] 在一个实施例中，精细整数调谐解码器利用跨越片段和环的调谐码的分布式量化调谐来操作，如先前关于图9A-9J所讨论的。提供单独的精细整数调谐解码器，可以在每个RTWO片段以及每个RTWO环上进行精细调谐。这反过来便于单独控制每个RTWO环的每个片段的每个调谐元件。因此，在某些实现中，跨越每个RTWO片段并跨越每个RTWO环执行精细整数调谐。
[0260] 尽管图11示出了用于多环RTWO的调谐解码器的一个实施例，但是调谐解码器可以以多种方式实现。
[0261] 图12示出了RTWO调谐解码器700的一个实施例。RTWO调谐解码器700的多个实例可以沿RTWO侧面定位。例如，RTWO调谐解码器700示出了位于RTWO环的一侧的图11的调谐解码器的一种实现方式。
[0262] 在描述的实施方案中，RTWO调谐解码器700包括PVT调谐解码器701、粗糙调谐解码器702和精细整数调谐解码器703。
[0263] 如图12所示，PVT调谐解码器701接收PVT调谐码(pvt_代码<6：0>)和位置码(rtwo_位置<3：0>)，并产生片段PVT调谐码(pvt_调谐0<1：0>，...，pvt_调谐7<1：0>)。片段PVT调谐码由相应片段的本地解码器(LD)使用，以控制PVT调谐电容器的选择。
[0264] 图12的粗糙调谐解码器702接收粗糙调谐谐码(粗糙_代码<7：0>)和位置码(rtwo_位置<3：0>)，并产生片段粗糙调谐代码(粗糙_调谐0<2：0>，...，粗糙_调谐7<2：0>)。片段粗糙调谐代码由相应片段的LD使用，以控制粗糙调谐电容器的选择。
[0265] 如图12所示，精细整数调谐解码器703接收精细整数调谐代码(精细int_代码<11：0>)、位置代码(rtwo_位置<3：0>)、LSB偏移代码(偏移_lsb<1：0>)、偏移位置代码(偏移_位置<2：0>)和测试模式代码(测试_模式<1：0>)，并生成片段精细整数调谐代码(精细int_调谐0<4：0>，...，精细int_调谐7<4：0>)。片段精细整数调谐码由相应片段的LD使用，以控制精细整数调谐电容器的选择。
[0266] RTWO调谐解码器700的多个实例可以沿着图11的RTWO环601-604的侧面定位，并且位置代码(rtwo_位置<3：0>)可以用于控制调谐解码器对特定调谐码值的响应。在一个实施例中，用于位置代码的不同值(rtwo_位置<3：0>)的所选调谐解码器位置由下面的表1给出。
[0267] 表1
[0268]
[0269] 在某些实施中，当调谐解码器在RTWO环周围的特定位置被实例化时，特定调谐解码器的地址被硬连线。
[0270] 位于RTWO环周围的调谐解码器解码PVT调谐代码(pvt_代码<6：0>)，粗糙调谐代码(粗糙_代码<7：0>)和精细整数调谐代码(精细int_代码<11：0>)。调谐代码表示要激活或选择的RTWO中的调谐电容器的总数。
[0271] 在所示实施例中，每个调谐解码器生成用于多个RTWO片段的片段调谐码。例如，PVT调谐解码器701输出8个RTWO片段的片段PVT调谐码(pvt_调谐0<1：0>，...，pvt_调谐7<1：0>)。另外，粗糙调谐解码器702输出8个RTWO片段的片段粗糙调谐代码(粗糙_调谐0<2：0>，...，粗糙_调谐7<2：0>)。此外，精细整数调谐解码器703输出8个RTWO片段的片段精细整数调谐码(精细int_调谐0<4：0>，...，精细int_调谐7<4：0>)。尽管所示的调谐解码器输出用于八个片段的片段调谐码，但是其他实现也是可能的。
[0272] 在所示实施例中，调谐解码器的输出表示为每个调谐电容器组选择的调谐电容器的二进制表示。相应的本地解码器(LD)用于处理调谐解码器的输出，以控制相应片段的调谐电容器的选择。在某些实施中，LD基于调谐解码器的二进制输出为每个调谐电容器组生成温度计码。
[0273] 在一个示例中，每个片段的PVT调谐电容器组包括由2个二进制位表示的3个PVT电容器，并且LD处理2个二进制位以生成用于控制3个PVT电容器的选择的温度计代码。在另一示例中，每个片段的粗糙调谐谐库包括由3个二进制位表示的7个粗糙调谐电容器，并且LD处理3个二进制位以生成用于控制7个粗糙调谐电容器的选择的温度计代码。在又一示例中，精细整数调谐存储体具有由5个二进制位表示的31个电容器，并且LD处理5个二进制位以生成用于控制31个电容器的选择的温度计代码。
[0274] 在所示实施例中，精细整数调谐解码器703还接收LSB偏移代码(偏移_lsb<1：0>)、偏移位置代码(偏移_位置<2：0>)和测试模式代码(测试_模式<1：0>)。
[0275] 在一个实施例中，测试模式代码控制是否跨越片段和跨多个环(例如，如图9A9J中所示)量化精细分数调谐，或者跨片段而不是跨多个环量化。跨片段和跨多个环的量化提供增强的调谐分辨率。
[0276] LSB偏移代码(偏移_lsb<1：0>)和偏移位置代码(偏移_位置<2：0>)可用于将多个偏移LSB添加到精细整数调谐代码(精细int_代码<11：0>)。有利地，可以通过调谐精细整数调谐码的值来添加偏移LSB，而不是通过选择特殊调谐组的调谐电容器来添加偏移LSB。提供偏移允许补偿RTWO环上的非线性，其中电容不匹配尤其可能发生在拐角和/或交叉附近的片段处。因此，可以通过向从RTWO的任何环的任何片段中取得的任何特定片段添加偏移数字代码来补偿电容失配(例如，对于4环RTWO的128个片段中的任何一个，每个环具有32个片段)。偏移数字代码被添加到由偏移位置代码(偏移_位置<2：0>)标识的片段。
[0277] 用于LSB偏移码的不同值(偏移_lsb<1：0>)的LSB的附加数量的一个实施例由下面的表2给出。但是，其他实现也是可能的。
[0278] 表2
[0279]偏移_lsb<1> 偏移_lsb<0> LSB的添加量
0 0 2
0 1 4
1 0 6
1 1 10
0 0 2
0 1 4
1 0 6
1 1 10
[0280] LSB偏移代码(偏移_lsb<1：0>)也可用于评估多环RTWO对任何片段中的不匹配的敏感性。因此，LSB偏移代码(偏移_lsb<1：0>)可作为评估RTWO物理布局质量的强大调查工具。例如，通过编程数字代码，可以将2、4、6或10个LSB添加到RTWO中的128个片段中的任何一个，而无需在每个RTWO片段中使用额外的固定调谐电容器。
[0281] 用于偏移位置代码的不同值(偏移_位置<2：0>)的所选片段的一个实施例由下面的表3给出。但是，其他实现也是可能的。
[0282] 表3
[0283]
[0284] LSB偏移代码(偏移_lsb<1：0>)和偏移位置代码(偏移_位置<2：0>)可用于将所需数量的LSB写入RTWO的任何片段。在某些实施例中，经由片段解码器系统(例如，图14的分段数字寻址系统)而不是经由解码器提供偏移。例如，关于图10的实施例，SPI接口406可用于将期望数量的LSB写入特定片段。
[0285] 在一个实施例中，在RTWO可操作时定期写入随机或伪随机数的偏移LSB。写入随机数量的偏移LSB的过程可以以任意速度完成，而RTWO以其基频振荡。通过以这种方式实现RTWO，通过随机化精细整数调谐电容器中的失配来改善RTWO的线性度。例如，LSB偏移代码(偏移_lsb<1：0>)和偏移位置代码(偏移_位置<2：0>)可用于提供对片段的电容值的动态调谐，从而提供线性化精细调谐增益特性。
[0286] 尽管图12示出了RTWO调谐解码器的一个实施例，但是RTWO调谐解码器可以以多种方式实现。
[0287] 下面提供用于调谐解码器系统的算法的示例。当使用图12中所示的实施例实现调谐解码器时，调谐解码算法可用于实现图11的多环RTWO700的调谐解码器。在某些配置中，描述算法的硬件描述语言可以合成为生成数字逻辑电路。但是，其他实现也是可能的。
[0288] 尽管描述了特定的调谐解码器算法，但是本文的教导适用于各种调谐解码算法。
[0289] 可以实现调谐解码器以将二进制调谐代码(例如，pvt_代码<6：0>，粗糙_代码<7：0>和精细int_代码<11：0>)映射到RTWO的片段。
[0290] 在一个示例中，PVT调谐和粗糙调谐算法被实现为具有不同的最大代码值(例如，用于PVT的96个代码与用于粗糙调谐的224个代码)，但是否则基本相同。
[0291] 因此，尽管以下示例集中于量化的PVT调谐，但是可以以类似的方式实现粗糙调谐算法。
[0292] 随着PVT代码递增，由下面的硬件描述语言(下文中称为“硬件描述1”)描述的计算确定选择RTWO环的四个侧面(西、南、东和北)中的哪一个。一旦选择一侧后，算法会在该侧设置分段。当PVT代码递增1时，偏移数字1、2、3和4选择RTWO的西侧、南侧、东侧或北侧之一。
[0293] pvt_seg_计数器_西＝mod(pvt_代码,32)-1
[0294] pvt_seg_计数器_南＝mod(pvt_代码,32)-2
[0295] pvt_seg_计数器_东＝mod(pvt_代码,32)-3
[0296] pvt_seg_计数器_北＝mod(pvt_代码,32)-4
[0297] 模数32表示在这些计算重置回零之前，一个RTWO环中的32个片段的循环过去。例如，这对应于当RTWO环内的所有32个片段都发射1个LSB时(参见例如图8R)。因此，当pvt_代码＝32时，每个片段中的所有PVT调谐电容器将具有1LSB的电容，当pvt_代码＝2×32时，每个片段中的所有PVT调谐电容器将具有2LSB的电容，并且pvt_代码＝3×32，每个片段中的所有PVT调谐电容器将具有3LSB的电容。
[0298] 上述计算用作下面的硬件描述语言描述的块计数器计算的输入(下文中称为“硬件描述2”)。如硬件描述2中所述，块计数器对于pvt_seg_计数器的每4个代码递增1。这表明RTWO环的每一侧都激活了相同数量的LSB电容，或者RTWO的西侧、南侧、东侧和北侧的完整周期完成(在此示例中，按顺序)。在第5次计数时，块计数器指示是时候回到RTWO的西侧并在该侧的不同片段处添加LSB。
[0299] pvt_seg_块_计数器_西_解码器＝floor(pvt_seg_计数器_西/4)+1
[0300] pvt_seg_块_计数器_南_解码器＝floor(pvt_seg_计数器_南/4)+1
[0301] pvt_seg_块_计数器_东_解码器＝floor(pvt_seg_计数器_东/4)+1
[0302] pvt_seg_块_计数器_北_解码器＝floor(pvt_seg_计数器_北/4)+1
[0303] 分配给32个片段中的每个段的PVT代码由下面的硬件描述语言(下文称为“硬件描述3”)计算。另外，对于前32个PVT代码，分配给32个片段中的任何一个的PVT代码为1，表示在任何片段中将1LSB添加到调谐电容器组。对于接下来的32个PVT代码(依此类推)，分配给32个片段中的任何一个的PVT代码为2，表示在任何片段中将2LSB添加到调谐电容器组。在此示例中，pvt_代码_assign的值介于1和3之间。
[0304] pvt_代码_assign＝floor(pvt_代码/32)+1
[0305] 根据硬件描述2中规定的块计数器的值，RTWO环的西侧、南侧、东侧和北侧的各个调谐电容器组根据下面的硬件描述语言设置(下文中称为“硬件描述”)。尽管硬件描述4仅示出了西调谐解码器的计算，但是南、东和北解码器可以使用类似的计算。例如，如果pvt_seg_块_计数器_西_解码器＝0且pvt_代码_assign＝1，则RTWO环西侧的调谐电容器组的PVT代码全为零，并且调谐电容器被切换。另外，如果pvt_seg_块_计数器_西_解码器＝1，则除了RTWO西侧的片段0的PVT之外的所有PVT都被设置为1或1LSB的调谐电容。此外，如果pvt_seg_块_计数器_西_解码器＝2，则RTWO环西侧的调谐电容器组的片段0和片段4的PVT代码设置为1。当pvt_seg_块_计数器_西_解码器等于2时，输入pvt_代码为5，表示在每个RTWO 4侧添加LSB后，块计数器回到RTWO的西侧。
[0306] ifpvt_seg_块_计数器_西_解码器＝＝0
[0307] pvt_调谐0＝pvt_代码_assign-1
[0308] pvt_调谐1＝pvt_代码_assign-1
[0309] pvt_调谐2＝pvt_代码_assign-1
[0310] pvt_调谐3＝pvt_代码_assign-1
[0311] pvt_调谐4＝pvt_代码_assign-1
[0312] pvt_调谐5＝pvt_代码_assign-1
[0313] pvt_调谐6＝pvt_代码_assign-1
[0314] pvt_调谐7＝pvt_代码_assign-1
[0315] elseifpvt_seg_块_计数器_西_解码器＝＝1
[0316] pvt_调谐0＝pvt_代码_assign
[0317] pvt_调谐1＝pvt_代码_assign-1
[0318] pvt_调谐2＝pvt_代码_assign-1
[0319] pvt_调谐3＝pvt_代码_assign-1
[0320] pvt_调谐4＝pvt_代码_assign-1
[0321] pvt_调谐5＝pvt_代码_assign-1
[0322] pvt_调谐6＝pvt_代码_assign-1
[0323] pvt_调谐7＝pvt_代码_assign-1
[0324] elseifpvt_seg_块_计数器_西_解码器＝＝2
[0325] pvt_调谐0＝pvt_代码_assign
[0326] pvt_调谐1＝pvt_代码_assign-1
[0327] pvt_调谐2＝pvt_代码_assign-1
[0328] pvt_调谐3＝pvt_代码_assign-1
[0329] pvt_调谐4＝pvt_代码_assign
[0330] pvt_调谐5＝pvt_代码_assign-1
[0331] pvt_调谐6＝pvt_代码_assign-1
[0332] pvt_调谐7＝pvt_代码_assign-1
[0333] elseifpvt_seg_块_计数器_西_解码器＝＝3
[0334] pvt_调谐0＝pvt_代码_assign
[0335] pvt_调谐1＝pvt_代码_assign-1
[0336] pvt_调谐2＝pvt_代码_assign
[0337] pvt_调谐3＝pvt_代码_assign-1
[0338] pvt_调谐4＝pvt_代码_assign
[0339] pvt_调谐5＝pvt_代码_assign-1
[0340] pvt_调谐6＝pvt_代码_assign-1
[0341] pvt_调谐7＝pvt_代码_assign-1
[0342] elseifpvt_seg_块_计数器_西_解码器＝＝4
[0343] pvt_调谐0＝pvt_代码_assign
[0344] pvt_调谐1＝pvt_代码_assign-1
[0345] pvt_调谐2＝pvt_代码_assign
[0346] pvt_调谐3＝pvt_代码_assign-1
[0347] pvt_调谐4＝pvt_代码_assign
[0348] pvt_调谐5＝pvt_代码_assign-1
[0349] pvt_调谐6＝pvt_代码_assign
[0350] pvt_调谐7＝pvt_代码_assign-1
[0351] elseifpvt_seg_块_计数器_西_解码器＝＝5
[0352] pvt_调谐0＝pvt_代码_assign
[0353] pvt_调谐1＝pvt_代码_assign-1
[0354] pvt_调谐2＝pvt_代码_assign
[0355] pvt_调谐3＝pvt_代码_assign
[0356] pvt_调谐4＝pvt_代码_assign
[0357] pvt_调谐5＝pvt_代码_assign-1
[0358] pvt_调谐6＝pvt_代码_assign
[0359] pvt_调谐7＝pvt_代码_assign-1
[0360] elseifpvt_seg_块_计数器_西_解码器＝＝6
[0361] pvt_调谐0＝pvt_代码_assign
[0362] pvt_调谐1＝pvt_代码_assign
[0363] pvt_调谐2＝pvt_代码_assign
[0364] pvt_调谐3＝pvt_代码_assign
[0365] pvt_调谐4＝pvt_代码_assign
[0366] pvt_调谐5＝pvt_代码_assign-1
[0367] pvt_调谐6＝pvt_代码_assign
[0368] pvt_调谐7＝pvt_代码_assign-1
[0369] elseifpvt_seg_块_计数器_西_解码器＝＝7
[0370] pvt_调谐0＝pvt_代码_assign
[0371] pvt_调谐1＝pvt_代码_assign
[0372] pvt_调谐2＝pvt_代码_assign
[0373] pvt_调谐3＝pvt_代码_assign
[0374] pvt_调谐4＝pvt_代码_assign
[0375] pvt_调谐5＝pvt_代码_assign
[0376] pvt_调谐6＝pvt_代码_assign
[0377] pvt_调谐7＝pvt_代码_assign-1
[0378] elseifpvt_seg_块_计数器_西_解码器＝＝8
[0379] pvt_调谐0＝pvt_代码_assign
[0380] pvt_调谐1＝pvt_代码_assign
[0381] pvt_调谐2＝pvt_代码_assign
[0382] pvt_调谐3＝pvt_代码_assign
[0383] pvt_调谐4＝pvt_代码_assign
[0384] pvt_调谐5＝pvt_代码_assign
[0385] pvt_调谐6＝pvt_代码_assign
[0386] pvt_调谐7＝pvt_代码_assign
[0387] endif
[0388] 使用上述PVT调谐算法，块计数器在解码器的输入处每增加4个PVT代码。在这4个PVT代码的末尾，1个LSB被设置在片段0、8、16和24处。在PVT代码32处，块计数器复位并且32个片段中的每个片段具有1个LSB的调谐电容(所有片段从0开始到31分配了代码1)。在代码33处，块计数器开始递增，而片段0具有2LSB。当所有32个片段具有2个LSB并且算法重复直到PVT代码达到96时，该算法继续直到达到PVT代码64。
[0389] 在以下示例中提供了精细整数量化调谐算法。精细整数量化调谐算法遵循与上述量化PVT调谐算法类似的方法。然而，精细整数量化调谐算法还提供跨多个RTWO环(在该示例中为4)以及跨越片段(在该示例中为每个环32个)的调谐码的量化。相反，上述PVT调谐算法跨RTWO片段量化，但不跨RTWO环量化。
[0390] 由下面的硬件描述语言描述的计算(下文中称为“硬件描述5”)确定当精细int_代码增加时要在四个RTWO环的西侧、南侧、东侧或北侧之一处选择的片段的位置。
[0391] 精细int_seg_计数器_西_r0＝mod(精细int_代码,32*4)-1
[0392] 精细int_seg_计数器_西_r1＝mod(精细int_代码,32*4)-2
[0393] 精细int_seg_计数器_西_r2＝mod(精细int_代码,32*4)-3
[0394] 精细int_seg_计数器_西_r3＝mod(精细int_代码,32*4)-4
[0395] 精细int_seg_计数器_南_r0＝mod(精细int_代码,32*4)-5
[0396] 精细int_seg_计数器_南_r1＝mod(精细int_代码,32*4)-6
[0397] 精细int_seg_计数器_南_r2＝mod(精细int_代码,32*4)-7
[0398] 精细int_seg_计数器_南_r3＝mod(精细int_代码,32*4)-8
[0399] 精细int_seg_计数器_东_r0＝mod(精细int_代码,32*4)-9
[0400] 精细int_seg_计数器_东_r1＝mod(精细int_代码,32*4)-10
[0401] 精细int_seg_计数器_东_r2＝mod(精细int_代码,32*4)-11
[0402] 精细int_seg_计数器_东_r3＝mod(精细int_代码,32*4)-12
[0403] 精细int_seg_计数器_北_r0＝mod(精细int_代码,32*4)-13
[0404] 精细int_seg_计数器_北_r1＝mod(精细int_代码,32*4)-14
[0405] 精细int_seg_计数器_北_r2＝mod(精细int_代码,32*4)-15
[0406] 精细int_seg_计数器_北_r3＝mod(精细int_代码,32*4)-16
[0407] 上面的硬件描述5中的偏移号1到16选择4环RTWO的16个片段中的一个，因为代码递增1。模数32*4＝128表示在计算重置回零之前循环128个片段。这对应于当4环RTWO中的所有128个片段都发射1个LSB时。因此，当精细int_代码＝128时，128个片段中的每个段中的所有精细整数调谐电容器具有1LSB的电容。当精细int_代码＝2×128时，128个段中的每个片段中的所有精细整数调谐电容器具有2LSB的电容，依此类推。R0、R1、R2和R3表示4环耦合RTWO中的环号，如图11所示。
[0408] 随着精细代码(精细int_代码)的增加，所选择的解码器顺序如下表4所示。该顺序重复精细int_代码的每16个代码。
[0409] 表4
[0410]精细int_代码 解码器
0 西,R0
1 西,R1
2 西,R2
3 西,R3
4 南,R0
5 南,R1
6 南,R2
7 南,R3
8 东,R0
9 东,R1
10 东,R2
11 东,R3
12 北,R0
13 北,R1
14 北,R2
15 北,R3
0 西,R0
1 西,R1
2 西,R2
3 西,R3
4 南,R0
5 南,R1
6 南,R2
7 南,R3
8 东,R0
9 东,R1
10 东,R2
11 东,R3
12 北,R0
13 北,R1
14 北,R2
15 北,R3
[0411] 上面硬件描述5中的计算用作下面硬件描述语言(下文中称为“硬件描述6”)中阐述的块计数器计算的输入。如下所述，对于精细int_seg_计数器的每4×4＝16个代码，块计数器递增1。这表明4环RTWO的所有16个侧面具有相同数量的LSB电容，并且在4个RTWO环的每一个的西侧、南侧、东侧和北侧围绕完整周期。在第17次计数时，块计数器指示是时候回到RTWO的0号环的西侧，并在该侧的不同片段处添加LSB。
[0412] 精细int_seg_块_计数器_西_解码器_r0＝floor(精细int_seg_计数器_西_r0/(4*4))+1
[0413] 精细int_seg_块_计数器_西_解码器_r1＝floor(精细int_seg_计数器_西_r1/(4*4))+1
[0414] 精细int_seg_块_计数器_西_解码器_r2＝floor(精细int_seg_计数器_西_r2/(4*4))+1
[0415] 精细int_seg_块_计数器_西_解码器_r3＝floor(精细int_seg_计数器_西_r3/(4*4))+1
[0416] 精细int_seg_块_计数器_南_解码器_r0＝floor(精细int_seg_计数器_南_r0/(4*4))+1
[0417] 精细int_seg_块_计数器_南_解码器_r1＝floor(精细int_seg_计数器_南_r1/(4*4))+1
[0418] 精细int_seg_块_计数器_南_解码器_r2＝floor(精细int_seg_计数器_南_r2/(4*4))+1
[0419] 精细int_seg_块_计数器_南_解码器_r3＝floor(精细int_seg_计数器_南_r3/(4*4))+1
[0420] 精细int_seg_块_计数器_东_解码器_r0＝floor(精细int_seg_计数器_东_r0/(4*4))+1
[0421] 精细int_seg_块_计数器_东_解码器_r1＝floor(精细int_seg_计数器_东_r1/(4*4))+1
[0422] 精细int_seg_块_计数器_东_解码器_r2＝floor(精细int_seg_计数器_东_r2/(4*4))+1
[0423] 精细int_seg_块_计数器_东_解码器_r3＝floor(精细int_seg_计数器_东_r3/(4*4))+1
[0424] 精细int_seg_块_计数器_北_解码器_r0＝floor(精细int_seg_计数器_北_r0/(4*4))+1
[0425] 精细int_seg_块_计数器_北_解码器_r1＝floor(精细int_seg_计数器_北_r1/(4*4))+1
[0426] 精细int_seg_块_计数器_北_解码器_r2＝floor(精细int_seg_计数器_北_r2/(4*4))+1
[0427] 精细int_seg_块_计数器_北_解码器_r3＝floor(精细int_seg_计数器_北_r3/(4*4))+1
[0428] 由下面的硬件描述语言描述的计算(下文中称为“硬件描述7”)确定分配给128个片段中的每一个的精细整数代码。另外，对于前128个精细整数代码，分配给128个片段中的任何一个的代码是1，表示在任何片段中将1LSB添加到调谐电容器组。对于接下来的128个精细整数代码，分配给128个片段中的任何一个的精细整数代码为2，表示2LSB被添加到任何片段中的调谐电容器组，依此类推。精细int_代码_assign的值介于1和8之间。
[0429] 精细int_代码_assign＝floor(精细int_代码/(32*4))+1
[0430] 基于硬件描述6中所述的块计数器的值，RTWO环的西侧、南侧、东侧和北侧中的各个调谐电容器组根据下面的硬件描述语言中规定的计算来设置(以下称“硬件描述8”)。尽管硬件描述8仅示出了针对环编号0的西调谐解码器以及针对某些值精细int_seg_块_计数器_西_解码器_r0的计算，但是其余的解码器和精细int_seg_块_计数器_西_解码器_r0的其他值可以使用类似的计算。例如，如果精细int_seg_块_计数器_西_解码器_r0＝0并且精细int_代码_assign＝1，则RTWO环编号0的西侧的调谐电容器组的精细整数代码全为零，并且调谐电容器被切换。另外，如果精细int_seg_块_计数器_西_解码器_r0＝1，则除了RTWO环0的西侧的片段0的精细整数代码之外的所有代码都被设置为1(调谐电容的1LSB)。此外，如果精细int_seg_块_计数器_西_解码器_r0＝2，则RTWO环0的西侧的调谐电容器组的片段0和片段4的精细整数代码被设置为1。当精细int_seg_块_计数器_西_解码器_r0等于2时，输入的精细int_代码是17，其意味着在每个RTWO 16侧添加LSB之后，块计数器回转到RTWO环0的西侧。
[0431] if精细int_seg_块_计数器_西_解码器_r0＝＝0
[0432] 精细int_调谐0r0＝精细int_代码_assign-1
[0433] 精细int_调谐1r0＝精细int_代码_assign-1
[0434] 精细int_调谐2r0＝精细int_代码_assign-1
[0435] 精细int_调谐3r0＝精细int_代码_assign-1
[0436] 精细int_调谐4r0＝精细int_代码_assign-1
[0437] 精细int_调谐5r0＝精细int_代码_assign-1
[0438] 精细int_调谐6r0＝精细int_代码_assign-1
[0439] 精细int_调谐7r0＝精细int_代码_assign-1
[0440] elseif精细int_seg_块_计数器_西_解码器_r0＝＝1
[0441] 精细int_调谐0r0＝精细int_代码_assign
[0442] 精细int_调谐1r0＝精细int_代码_assign-1
[0443] 精细int_调谐2r0＝精细int_代码_assign-1
[0444] 精细int_调谐3r0＝精细int_代码_assign-1
[0445] 精细int_调谐4r0＝精细int_代码_assign-1
[0446] 精细int_调谐5r0＝精细int_代码_assign-1
[0447] 精细int_调谐6r0＝精细int_代码_assign-1
[0448] 精细int_调谐7r0＝精细int_代码_assign-1
[0449] elseif精细int_seg_块_计数器_西_解码器_r0＝＝2
[0450] 精细int_调谐0r0＝精细int_代码_assign
[0451] 精细int_调谐1r0＝精细int_代码_assign-1
[0452] 精细int_调谐2r0＝精细int_代码_assign-1
[0453] 精细int_调谐3r0＝精细int_代码_assign-1
[0454] 精细int_调谐4r0＝精细int_代码_assign
[0455] 精细int_调谐5r0＝精细int_代码_assign-1
[0456] 精细int_调谐6r0＝精细int_代码_assign-1
[0457] 精细int_调谐7r0＝精细int_代码_assign-1
[0458] 使用上述调谐算法，块计数器在解码器的输入处递增每16个精细整数代码。在这16个精细整数代码的末尾，对于环R0(SW)、R1(SE)、R2(NE)和R3(NW)中的每一个，在片段0、
8、16和24处设置1LSB。在精细整数码128处，块计数器复位并且128个片段中的每一个具有
1LSB的调谐电容(从0到31的所有片段都具有分配给它们的代码1)。在代码129处，块计数器重新开始递增，而片段0具有2LSB。当所有128个片段具有2个LSB并且算法重复直到精细整数代码达到3968时，该算法继续直到达到精细整数代码256。
8、16和24处设置1LSB。在精细整数码128处，块计数器复位并且128个片段中的每一个具有
1LSB的调谐电容(从0到31的所有片段都具有分配给它们的代码1)。在代码129处，块计数器重新开始递增，而片段0具有2LSB。当所有128个片段具有2个LSB并且算法重复直到精细整数代码达到3968时，该算法继续直到达到精细整数代码256。
[0459] 尽管上面提供了用于调谐解码器系统的算法的特定示例，但是可以以各种方式实现调谐解码算法。
[0460] 用于线性化RTWO精细调谐增益的动态元件匹配示例
[0461] 在本文的某些配置中，提供动态元件匹配方案以线性化RTWO的精细调谐增益特性。例如，动态元素匹配可用于破坏在RTWO的分段解码方案中使用的固定的片段选择顺序的周期性。通过减少或消除片段顺序选择中的周期性，可以减轻不期望的寄生频率分量。相反，选择RTWO片段的固定顺序可以通过生成寄生频率分量来降低频谱完整性。
[0462] 例如，宽频率斜坡可以跨越全范围的精细调谐代码。当使用固定的片段选择顺序时，杂散分量出现在偏离基频的频率处。杂散分量的频率基于固定的片段选择顺序的周期。
[0463] 下面的表5示出了用于图11的多环RTWO 600的一个实现的固定顺序选择的一个示例。在表5中，W0、W1、W2和W3分别指示RTWO环R0、R1、R2和R3的西调谐解码器。类似地，S0、S1、S2和S3分别表示RTWO环R0、R1、R2和R3的南调谐解码器。同样，E0、E1、E2和E3分别表示RTWO环R0、R1、R2和R3的东调谐解码器。另外，N0、N1、N2和N3分别表示RTWO环R0、R1、R2和R3的北调谐解码器。
[0464] 表5
[0465]
[0466]
[0467] 如表5中列出的示例所示，随着精细int_代码增加，解码器以特定顺序激活或触发。片段选择的周期性可导致RTWO的输出时钟相位的频谱纯度降低。
[0468] 在本文的某些实现中，RTWO解码系统用动态元素匹配方案实现以线性化固定顺序。另外，动态元素匹配方案可以增加固定顺序的周期和/或完全去除周期性。
[0469] 图13A-1和13A-2示出了用于RTWO的片段选择的动态元素匹配的一个实施例。图13A-1和13A-2的动态元件匹配方案示出了用于图11的多环RTWO 600的动态元件匹配的一个实施例。因此，动态元件匹配的所示实施例用于16个调谐解码器的环境中，分别标记为解码器0到解码器15。
[0470] 然而，动态元素匹配方案可用于各种各样的RTWO，包括但不限于包括更多或更少环的RTWO、环的不同实现、更多或更少的片段、片段的不同实现、更多或更少的调谐解码器，和/或调谐解码器的不同实现。
[0471] 如图13A-1和13A-2所示，示出了16个解码器周期的顺序(在该示例中)，其中所选择的解码器的顺序分别被标记为第一至第十六解码器选择1001-1016。解码器周期指示响应于由RTWO接收的精细整数代码中的斜坡上升而选择的解码器。如上所述，在某些应用中，宽频率斜坡可以跨越整个范围的精细调谐代码。
[0472] 指针1000用于指示已被选择的最后一个调谐解码器。另外，下一个周期指针1020指示将在下一个解码器周期开始时使用的调谐解码器(在该示例中为16个解码器周期)。如第一解码器选择1001所示，下一周期指针1020位于与指针1000位于第一解码器选择1001中不同的解码器位置。以这种方式实现动态元素匹配通过防止两个连续的16个解码器周期在相同的解码器位置开始而减少了解码器选择的周期性。
[0473] 在所示实施例中，指针1000在第一解码器选择1001处在解码器0处开始。在某些实施中，如果指针1000从未被设置，例如，在芯片加电或复位时，指针1000可以设置为特定的起始值(例如，解码器0)或设置为随机或伪随机解码器位置。
[0474] 如图13A-1和13A-2所示，当从一个解码器选择转换到下一个解码器选择时，所选择的解码器改变。例如，在所示实施例中，下一解码器选择中的所选解码器在当前解码器选择的解码器结束之后开始。因此，在该实施例中，当转换到下一个解码器选择时，所有先前选择的解码器都被关闭。
[0475] 例如，当从第一解码器选择1001转换到第二解码器选择1002时，解码器0被关闭并且解码器1-2被打开。另外，当从第二解码器选择1002转换到第三解码器选择1003时，解码器1-2被关闭并且解码器3-5被打开。此外，当从第三解码器选择1003转换到第四解码器选择1004时，解码器3-5被关闭并且解码器6-9被打开。另外，当从第四解码器选择1004转换到第五解码器选择1005时，解码器6-9被关闭并且解码器10-14被打开。
[0476] 在所示的实施例中，所选择的解码器以数字顺序标记，以起始索引0开始并以结束索引15结束。另外，当在解码器选择期间超过结束索引时，所选择的解码器包装以包括从起始索引开始的解码器。例如，当从第五解码器选择1005转换到第六解码器选择1006时，解码器10-14被关闭并且解码器15和0-4被接通。
[0477] 如第六至第十六解码器选择1006-1016所示，算法重复直到第十六解码器选择1016，其中选择所有十六个解码器。
[0478] 可以基于精细整数代码来选择所选解码器的数量。例如，在该实施例中，可以在跨四个环的分布式量化的情况下计算mod(精细int_代码，16)+1。此外，在此示例中，精细int_代码0不选择任何解码器。因此，结果将是1到16之间的值。
[0479] 根据指针1000的当前位置，结果将从当前指针位置选择一定数量的解码器。在一个例子中，指针1000位于解码器5并且精细int_代码＝200，并且mod(200,16)+1＝9，所选择的9个解码器对应于解码器6至14。此后，指针1000的位置位于解码器14。
[0480] 动态元素匹配可以与量化调谐一起操作。在一个示例中，图13A-1和13A-2的动态元件匹配的实施例与先前关于图9A-9J讨论的量化调谐的实施例结合使用。以这种方式实现RTWO导致给定的RTWO环与其他RTWO环之间最多1LSB，从而提高性能。因此，可以实现动态元件匹配和量化调谐的益处。但是，其他实现也是可能的。
[0481] 图13B-1和13B-2示出了用于RTWO的片段选择的动态元素匹配的另一实施例。图13B-1和13B-2的动态元件匹配方案图示了用于图11的多环RTWO 600的动态元件匹配的一个实施例。因此，动态元件匹配的所示实施例用于16个调谐解码器的环境中，分别标记为解码器0到解码器15。
[0482] 然而，动态元素匹配方案可用于各种各样的RTWO，包括但不限于包括更多或更少环的RTWO、环的不同实现、更多或更少的片段、片段的不同实现、更多或更少的调谐解码器，和/或调谐解码器的不同实现。
[0483] 如图13B-1和13B-2所示，示出了16个解码器周期的顺序(在该示例中)，其中所选择的解码器的顺序分别被标记为第一至第十六解码器选择1101-1116。解码器周期指示响应于由RTWO接收的精细整数代码中的斜坡上升而选择的解码器。
[0484] 图13B-1和13B-2的动态元件匹配的实施例类似于图13A-1和13A-2的动态元件匹配的实施例，除了图13B-1和13B-2的动态元件匹配被实现为当从一个解码器选择转换到下一个解码器选择时仅关闭一个解码器之外。
[0485] 例如，当从第一解码器选择1101转换到第二解码器选择1102时，解码器0被关闭并且解码器1-2被打开。另外，当从第二解码器选择1102转换到第三解码器选择1103时，解码器1关闭，解码器2保持打开，并且解码器3-4打开。此外，当从第三解码器选择1103转换到第四解码器选择1104时，解码器2关闭，解码器3-4保持打开，并且解码器5-6打开。另外，当从第四解码器选择1104转换到第五解码器选择1105时，解调器3被关闭，解码器4-6保持打开，并且解码器7-8被打开。
[0486] 如第六至第十六解码器选择1106-1116所示，算法重复直到第十六解码器选择1116，其中选择所有十六个解码器。
[0487] 图13B-1和13B-2的动态元件匹配的附加细节可以类似于之前描述的那些。
[0488] 图13A-1和13A-2的动态元件匹配方案和图13B-1和13B-2的动态元件匹配方案是旋转动态元件匹配方案。在具有16个解码器选择的示例中，旋转周期有256个启动可能性(16*16)。尽管旋转动态元件匹配方案通过增加固定顺序的周期的长度来减小周期性，但是仍然可以保持周期性程度。
[0489] 在某些实施例中，片段解码器系统被实现为利用随机或伪随机动态元素匹配来操作。
[0490] 例如，在某些实施例中，伪随机二进制顺序(PRBS)用于改变解码器的选择顺序。PRBS可以以任何合适的方式生成，例如使用数字逻辑电路。
[0491] 在一个示例中，PRBS每隔一定数量的代码改变选择指针，例如，每16个精细整数代码、每128个精细整数代码等。因此，可以实现甚至更长的旋转顺序以打破解码器选择的周期性。
[0492] 在另一示例中，动态元素匹配用于随机化由特定调谐解码器选择片段的顺序。因此，不是在给定顺序中激活与特定调谐解码器相关联的调谐电容器，而是动态地选择由特定调谐解码器控制的调谐电容器的顺序。因此，动态元件匹配既可用于破坏调谐解码器的选择中的周期性(调谐解码器顺序)和/或用于破坏由调谐解码器选择的调谐电容器中的周期性(片段选择顺序)。
[0493] 图13C-1和13C-2示出了用于RTWO的片段选择的动态元素匹配的另一实施例。图13C-1和13C-2的动态元素匹配示出了16-解码器周期的顺序(在该示例中)，其中所选择的解码器的顺序分别被标记为第一至第十六解码器选择1201-1216。解码器周期指示响应于由RTWO接收的精细整数代码中的斜坡上升而选择的解码器。
[0494] 图13C-1和13C-2的动态元件匹配的实施例类似于图13B-1和13B-2的实施例，除了PRBS用于选择下一个周期指针1020的选择(位置5已经被伪随机选择，在这个例子中)。因此，已经通过伪随机过程选择下一个周期指针1020，以在解码器5处开始下一个解码器周期。
[0495] 因此，可以实现RTWO以便以各种方式与动态元素匹配一起操作。在一个示例中，调谐解码器系统(例如图10的调谐解码器系统404)包括实现为提供动态元件匹配的数字逻辑电路。
[0496] 尽管上面提供了用于动态元素匹配的算法的特定示例，但是动态元素匹配算法可以以各种方式实现。在第一示例中，为给定的精细调谐代码选择随机的一组解码器。例如，当响应于特定的精细调谐代码激活三个调谐解码器时，可以随机或伪随机地选择所选择的调谐解码器。在另一示例中，PRBS用于在两个或更多个固定选择顺序之间进行选择。因此，动态元素匹配可以以各种方式实现。
[0497] 用于RTWO片段的成片的数字寻址方案的例子
[0498] 在本文的某些配置中，提供分段数字寻址方案以单独控制RTWO片段的参数。在某些实施中，串行接口经由使用共享或公共线路操作的片段解码器与片段通信以减少路由拥塞。可控参数可包括但不限于RTWO再生电路中使用的放大器的偏置设置(例如，偏置电流水平)、RTWO的采样锁存器的偏置设置(例如，用于时间-数字转换器功能)，和/或提供特定于片段的电容调节以提供线性校正。因此，可以选择特定RTWO片段的设置以提供线性或其他操作特性的调谐或校正，从而提高性能。
[0499] 返回参考图10，RTWO 400包括片段解码器系统403，其包括用于每个片段100的片段解码器(SD)。片段解码器系统403用于将经由串行接口406接收的数据解码到RTWO的片段100。
[0500] 例如，图10的串行接口406接收包括片段数据信号(rtwo_seg_data<7：0>)、片段地址信号(rtwo_seg_addr<4：0>)、写使能信号(rtwo_wr_en)、串行接口时钟信号(rtwo_sclk)和读取数据信号(rtwo_rd_data<7：0>)的输入信号413。在某些实施中，串行接口406被实现为本地串行外围接口(SPI)。
[0501] 在所示实施例中，数字路由总线405将输入信号413路由到片段解码系统403的每个SD以进行解码。
[0502] 可能希望RTWO的片段(例如RTWO片段100)是可配置的。为了提供可配置性，可以经由串行接口406写入或读取RTWO片段100。
[0503] 图示的RTWO 400包括片段解码器系统401，其减少与与RTWO片段100通信相关联的多条路由。在某些实施中，片段解码器系统403使用本地寄存器映射进行操作。本地寄存器映射用于为每个片段提供位地址，并且用于确定串行接口406何时与RTWO片段100中的特定一个进行通信。
[0504] 通过包括片段解码器系统401，可以减少与从串行接口406到RTWO片段100的路由相关联的多个数据和地址总线位。
[0505] 例如，在一个特定实现中，每个环具有32个片段的4环RTWO包括使用4个环共用的8位操作的数据总线，以及使用4个环共用的8位操作的地址总线。在这样的示例中，4环RTWO以16位和导线操作。
[0506] 相反，用片段解码器系统实现的类似的4环RTWO可以包括2048位和线(每段16位*32段*4环)。将2048条线路从串行接口路由到RTWO的每个片段是一项艰巨的任务，并且可能会限制RTWO设计的灵活性和/或可扩展性。此外，大量的导线可以充当半导体芯片上的大天线。
[0507] 图14示出了具有分段数字寻址的RTWO 1500的一个实施例。RTWO 1500包括环，该环包括第一导体31、导体32和交叉33。RTWO 1500还包括围绕环分布的多个片段。RTWO 1500还包括片段解码器系统，其包括片段解码器1501、1502、1503和1508。为了清楚起见，图14中仅示出了环、片段和片段解码器系统的一部分。例如。图14示出了RTWO环左侧的电路。
[0508] 尽管示出了一个特定的RTWO实现，但是本文的教导适用于以各种方式实现的RTWO，包括但不限于具有不同环实现(包括例如更多环和/或不同形状的环)、不同的片段实现和/或不同的解码器实现的RTWO。
[0509] 如图14所示，RTWO环的左侧片段被标记为片段0、片段1、片段2、......和片段7。因此，在这个例子中，环的左侧存在8个片段。另外，片段解码器系统包括用于每个片段的相应片段解码器。例如，片段解码器1501耦合到片段0，片段解码器1502耦合到片段1，片段解码器1503耦合到片段2，并且片段解码器1508耦合到片段7。因此，在该示例中，在环的左侧存在8个片段解码器。
[0510] 在所示实施例中，片段解码器系统接收数据和地址信号1510。如图14所示，数据和地址信号1510包括8位片段数据信号rtwo_seg_data<7：0>和5位片段地址信号rtwo_seg_addr<4：0>。尽管示出了具有8个数据位和5个地址位的示例，但是其他实现也是可能的。
[0511] 在某些实现中，片段解码器系统401被实现为提供与多个环相关联的分段的寻址。在一个示例中，片段地址信号被实现为8比特信号rtwo_seg_addr<7：0>，其中第一部分比特用于识别片段位置，第二部分比特用于识别特定环。
[0512] 可能希望RTWO的片段是可配置的。为了提供可配置性，可以通过数据和地址信号1510写入RTWO片段。在某些实现中，片段解码器系统还被实现为从片段读取，例如通过使用在图10中所示的读取数据信号rtwo_rd_data<7：0>。
[0513] 如图14所示，每个片段解码器与相应的片段通信。例如，如方框1511所示，片段解码器1501向片段0提供片段写信号seg_data_wr<15：0>。另外，如方框1512所示，片段解码器1502向片段1提供片段写信号seg_data_wr<15:0>。此外，如方框1513所示，片段解码器1503向片段2提供片段写信号seg_data_wr<15：0>。另外，如方框1518所示，片段解码器1508向片段7提供片段写信号seg_data_wr<15:0>。
[0514] 因此，每个片段包括一个或多个可配置电路，其使用经由片段写入信号提供的配置位来编程或配置。在一个实施例中，一个或多个可配置电路包括再生电路、锁存器、调谐电容器或抽头缓冲器中的至少一个。
[0515] 在所示实施例中，片段写信号seg_data_wr<15：0>具有比片段数据信号rtwo_seg_data<7：0>更大的位宽。因此，在该示例中，可以以两个周期写入片段。通过在多个周期上实现片段写入，可以减少许多全局片段数据位和相应的线。
[0516] 所示的片段解码器1501、1502、1503和1508每个都接收片段地址设置信号seg_addr_set<4：0>，其对于不同的片段解码器(例如，00000、00001、00010、00011等)具有不同的值。片段地址设置信号seg_addr_set<4：0>用于利用指示片段解码器的位置的代码对片段解码器进行编程。在某些实施中，片段地址设置信号seg_addr_set<4：0>是硬连线的，并且具有基于其在环周围的位置选择的值。
[0517] 片段解码器将片段地址设置信号seg_addr_set<4：0>与片段地址信号rtwo_seg_addr<4：0>进行比较，以确定何时访问该片段。
[0518] 在一个实施例中，当片段地址信号rtwo_seg_addr<4：0>与片段地址设置信号seg_addr_set<4：0>匹配时，片段解码器将数据写入相应的片段。当存在地址匹配时，片段解码器使用片段写入信号seg_data_wr<15：0>来写入片段，其中写入的数据对应于片段数据信号rtwo_seg_data<7：0>的位。
[0519] 写入的数据可以包括但不限于片段的放大器的设置、片段的锁存器的设置、和/或片段的电容设置(例如，添加电容以对特定片段提供线性校正)。因此，可以选择特定RTWO片段的设置以提供线性或其他操作特性的调谐或校正，从而提高性能。写入的数据可以以任何合适的方式存储在片段中。在一个示例中，片段包括状态元件，诸如存储器元件和/或存储器(包括但不限于寄存器)，其存储用于配置片段的数据。
[0520] 尽管示出了数据和地址信号1510的一个示例，但是其他实现也是可能的。在另一个例子中，图10中所示的一个或多个输入信号413被提供给每个片段解码器。
[0521] 尽管图14中示出了分段数字寻址的一个实施例，但是本文的教导适用于以各种方式实现的分段数字寻址。
[0522] 图15示出了可编程分段电路的各种实施例。
[0523] 如图15所示，示出了具有可编程偏置电流的再生电路1600的一个实施例。再生电路1600包括作为第一反相器操作的第一n型场效应晶体管(NFET)1601和第一p型场效应晶体管(PFET)1603，以及作为第二反相器操作的第二NFET1602和第二PFET1604。第一和第二反相器背对背连接，第一反相器的输入连接到第二反相器的输出，反之亦然。再生电路1600的实例化可以包括在片段中，其中第一端子A连接到RTWO环的第一导体，第二端子B连接到RTWO环的第二导体。
[0524] 在该示例中，再生电路1600包括使用一组并联NFET晶体管M[3：0]实现的可配置偏置电流源。另外，在该实施例中，来自片段的配置寄存器1609的四个程序位D[3：0]用于控制多个有源晶体管的选择和逆变器的相应量的偏置电流。
[0525] 继续参考图15，示出了具有可编程退化电阻器161、162的再生电路1620的一个实施例。每个可编程负反馈电阻器161、162可以包括通过控制位选择的多个并联电阻器元件，从而控制抗退化电阻的量。再生电路1620的其他细节可以类似于再生电路1600的细节。
[0526] 如图15所示，示出了具有可编程噪声滤波电容器1621、1622和1623的再生电路1630的一个实施例。每个噪声滤波电容器1621-1623可以包括通过控制位选择的多个并联电容器元件，从而控制电容量。再生电路1640的其他细节可以类似于再生电路1620的细节。
[0527] 尽管图15示出了可编程分段电路的三个示例，但是各种分段电路可以是可编程的。片段可编程性的示例包括但不限于放大器的设置(例如，偏置电流)，TDC锁存器的设置(例如，采样点)和/或调谐电容调谐设置(例如，精细代码偏移LSB)。
[0528] 基于RTWO的PLL系统示例
[0529] 图16示出了基于RTWO的PLL系统1700的一个实施例。PLL系统1700包括RTWO 1710。如图16所示，RTWO 1710包括金属短管1711、分布式量化调谐系统1712、分段解码系统1713、动态元素匹配(DEM)系统174和分段数字寻址系统1715。
[0530] 金属短管1711包括在RTWO的片段中，并且有助于提供对用于调谐电容器和其他电路的附加布局资源的访问，同时允许RTWO环的长度相对较短。因此，金属短管1711不会阻止RTWO 1710以相对高的振荡频率(例如，10GHz或更高)工作，同时提供与调谐电容器的连接，该调谐电容器在宽调谐范围内调节RTWO的振荡频率和/或提供精细的频率步长。
[0531] 分布式量化调谐系统1712用于使用可单独控制的代码值来控制RTWO片段中的调谐电容器，从而增强RTWO的频率步长或分辨率。在某些实施中，RTWO 1710包括多个环，并且分布式量化调谐系统1712分别在多个RTWO环上设置调谐电容器。利用分布式量化频率调谐实现RTWO可实现相对精细的频率分辨率，例如，LSB调谐分辨率为50kHz/LSB或更小。
[0532] 为RTWO频率调谐码提供分段解码系统1713以降低解码复杂度。分段解码系统1713可以包括全局和本地解码器，用于处理频率调谐码以减少路由拥塞。
[0533] 动态元素匹配系统1714线性化RTWO 1710的精细调谐增益特性。例如，动态元素匹配系统1714可用于减少或消除在分段解码系统1713中使用的固定顺序的片段选择的周期性。通过减少或消除片段顺序选择中的周期性，可以减轻不期望的寄生频率分量，从而改善PLL系统1700的性能。
[0534] 分段数字寻址系统1715可以用于单独控制RTWO片段的参数，并且包括利用共享或公共线路操作的片段解码器以减少路由拥塞。可控参数可包括但不限于RTWO再生电路中使用的放大器的偏置设置(例如，偏置电流水平)、RTWO的采样锁存器的偏置设置(例如，用于时间-数字转换器功能)，和/或提供特定于片段的电容调节，以向RTWO 1710提供线性校正。
[0535] PLL系统1700示出了可以包括根据本文的教导实现的RTWO的电子系统的一个示例。然而，这里描述的RTWO可以用在各种各样的电子系统中，包括但不限于各种各样的数据转换器和/或频率合成器。
[0536] 应用
[0537] 采用包括一个或多个上述特征的RTWO的设备可以实现为各种电子设备。电子设备的示例可以包括但不限于消费电子产品、消费电子产品的部件、电子测试设备、雷达系统等。电子设备的示例还可以包括光网络或其他通信网络的电路。消费电子产品可包括但不限于汽车、便携式摄像机、照相机、数码相机、便携式存储芯片、洗衣机、干衣机、洗衣机/干衣机、复印机、传真机、扫描仪、多功能外围设备等。此外，电子设备可以包括未完成的产品，包括用于工业、医疗和汽车应用的产品。
[0538] 前面的描述和权利要求可以将元件或特征称为“连接”或“耦合”在一起。如本文所用，除非另有明确说明，否则“连接”意味着一个元件/特征直接或间接地连接到另一个元件/特征，并且不一定是机械连接。同样地，除非另有明确说明，否则“耦合”意味着一个元件/特征直接或间接地耦合到另一个元件/特征，并且不一定是机械地耦合。因此，尽管图中所示的各种示意图描绘了元件和组件的示例性布置，但是在实际实施例中可以存在附加的中间元件、装置、特征或组件(假设所描绘的电路的功能不会受到不利影响)。
[0539] 尽管已经根据某些实施例描述了本发明，但是对于本领域普通技术人员显而易见的其他实施例，包括不提供本文所述的所有特征和优点的实施例，也在本发明的范围内。此外，可以组合上述各种实施例以提供进一步的实施例。另外，在一个实施例的上下文中示出的某些特征也可以结合到其他实施例中。因此，仅通过参考所附权利要求来限定本发明的范围。
| 标题 | 发布/更新时间 | 阅读量 |
|---|---|---|
| 一种智能声控电子仪表台的控制系统及其控制方法 | 2020-05-08 | 602 |
| OLED显示面板 | 2020-05-08 | 720 |
| 用于编码器引导的自适应质量渲染的系统和方法 | 2020-05-08 | 958 |
| 使用外积单元的原生张量处理器 | 2020-05-12 | 214 |
| 每个通路的占空比校正 | 2020-05-13 | 72 |
| 一种多分支并行仿真方法 | 2020-05-08 | 955 |
| 一种极化码联合SCF球形列表翻转译码方法 | 2020-05-08 | 948 |
| 一种基于高频同步采集和边缘计算的台区拓扑发现方法 | 2020-05-11 | 79 |
| 一种基于建筑信息模型的大型商业综合体后勤智能运维方法 | 2020-05-12 | 185 |
| 基于边缘计算的供电台区停电故障告警装置 | 2020-05-11 | 323 |
高效检索全球专利专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台，是提供专利分析，专利查询，专利检索等数据服务功能的知识产权数据服务商。
我们的产品包含105个国家的1.26亿组数据，免费查、免费专利分析。
分析报告
专利汇分析报告产品可以对行业情报数据进行梳理分析，涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度，系统通过AI智能系统对图表进行解读，只需1分钟，一键生成行业专利分析报告。
QQ群二维码
意见反馈
意见反馈