技术领域
[0001] 本实用新型涉及一种三相正弦信号发生器。
背景技术
[0002] 在自动控制系统和测量领域中，三相正弦信号发生器是一种应用非常广泛的信号源。例如程控式
电能表校验装置，其基本测量原理是：由功率源产生每个校验点信号，标准表与被校表同时对每个校验点信号进行电能测量，由标准表计算来得到被校表的误差值。从上面的测量原理中可以看出，功率源产生的信号精度与稳定度，
波形失真度和对工频的抑制能
力等对校验结果有很大的影响，三相正弦信号源可以满足这一要求。
[0003] 传统的设计方法采用直接模拟合成方法以及采用
锁相环（PLL）技术等方法设计的信号发生器在功能、精度、带负载能力、三相对称度等方面均存在
缺陷和不足。实用新型内容
[0004] 本实用新型为了解决现有的三相正弦信号发生器所输出的基准正弦信号的幅值和
频率稳定性差、精度低、带负载能力差，三相对称度不好的问题，进而提供了一种高精度三相正弦信号发生器。
[0005] 本实用新型为解决上述技术问题采取的技术方案是：
[0006] 一种高精度三相正弦信号发生器，所述三相正弦信号发生器包括通过
键盘、
液晶显示屏、
单片机、FPGA、三路D/A转换
电路、三路滤波电路、三路调幅电路和三路功率放大电路；通过
键盘输入所需频率和幅度给单片机，液晶显示屏被用于显示通过键盘输入的三相正弦信号的频率和幅度，单片机的显示信号输出端与液晶显示屏输入端连接；单片机用于产生频率、
相位和幅度的控制字并将其传递给FPGA，FPGA用于产生数字形式的三相
正弦波形，并将数字形式的三相正弦波形分别传递给相应的一路D/A转换电路；三路D/A转换电路将数字形式的三相正弦波形转分别换成
模拟信号，三路模拟信号依次通过滤波电路、调幅电路和功率放大电路后，输出
频率范围在2Hz～100KHz、精度为千分之一至千分之五的三相正弦波信号。
[0007] 所述调幅电路包括AD835芯片和分档电路构成；分档电路包括
电阻R1、电阻R2、电阻R3、电阻R4、电阻R5、电阻R6、电源和旋转
开关；电阻R1的一端同时连接AD835的Z端口（AD835的4脚）和旋转开关的动触点，电阻R1的另一端连接电源负极，接旋转开关的第一静触点连接电源正极，电阻R2的一端连接旋转开关的第二静触点，电阻R2的另一端连接电源正极，电阻R3的一端连接旋转开关的第三静触点，电阻R3的另一端连接电源正极，电阻R4的一端连接旋转开关的第四静触点，电阻R4的另一端连接电源正极，电阻R5的一端连接旋转开关的第五静触点，电阻R5的另一端连接电源正极，电阻R6的一端连接旋转开关的第六静触点，电阻R6的另一端连接电源正极。
[0008] 所述功率放大电路包括电阻R7、电阻R8、电阻R9、电阻R10、电阻R11、电阻R12、
运算放大器AD811、
缓冲器BUF634、电容C1和电容C2；电阻R7的一端与地相连，另一端连接
运算放大器AD811的-IN端口（AD811的2脚）；电阻R8的一端与地相连，另一端连接运算放大器AD811的+IN端口（AD811的3脚）；电阻R9为滑动变阻器，电阻R9一端连连接运算放大器AD811的-IN端口（AD811的2脚），电阻R9另一端同时连连接运算放大器AD811的OUTPUT端口（AD811的6脚）、电阻R10的一端，电阻R10的另一端连接缓冲器BUF634的Vin端口（BUF634的3脚）；电容C1并联在电阻R10的两端；电容C2的一端连接缓冲器BUF634的Vin端口（BUF634的3脚），电容C2的另一端接地；缓冲器BUF634P的Vo端口(BUF634P的6脚)连接电阻R11的一端，电阻R11的另一端与电阻R12的一端连接，电阻R12的另一端接地；运算放大器AD811（U1）通过±5V
电压供电，缓冲器BUF634（U2）通过±5V电压供电。
[0009] 用于给运算放大器AD811（U1）和缓冲器BUF634（U2）供电的-5V电压产生电路包括ICL7660芯片、电容C3、电容C4、电容C5和稳压管D1；ICL7660的V+端口（ICL7660的8脚）第8引脚接+5V电源；电容C3的
阳极连接ICL7660的V+端口（ICL7660的8脚），C3的
阴极接地；电容C4的阳极连接ICL7660的CAP+端口（ICL7660的2脚），电容C4的阴极连接ICL7660的CAP-端口（ICL7660的4脚）；电容C5的阳极连接稳压管D1的阳极，电容C5的阴极接地；稳压管D1的阴极连ICL7660的Vout端口（ICL7660的5脚），稳压管D1的阳极产生-5V电压。
[0010] 所述FPGA采用的是Altera公司生产的cycloneIV E系列EP4CE6E22C8芯片。
[0011] 本实用新型的有益效果是：
[0012] 本实用新型作为三相正弦信号源所输出的基准正弦信号的幅值和频率高度稳定，且失真小，带负载能力强，三相对称度好。其还可广泛用于交流异步
电机的变频驱动，如变频
空调、变频
冰箱和变频
洗衣机的控制驱动，各类工业
水泵、
风机的变频驱动，各类不间断电源（UPS）以及其它一些需要三相正弦波形驱动的功率控制电路中。本实用新型产生的波形信号能很好的满足这些要求。
[0013] 本实用新型是一种基于数字频率合成技术的高精度三相正弦信号发生器。通过键盘按键输入所需频率和幅度给单片机，并将其值由显示模
块显示出来，单片机将所需参数值转
化成相应的控制字传输给FPGA，FPGA接收到数据后经DDS模块和数据查找表输出数字形式的三相正弦波形数据，经三路D/A转换电路、滤波放大电路、调幅电路和功放电路后，由三通道
输出信号，频率范围在2Hz～100KHz、精度达千分之一的三相正弦波信号。
附图说明
[0014] 图1是本实用新型的总体结构
框图；图2为FPGA的时钟电路图；图3为本实用新型的三相正弦信号发生器的DA转换电路图（图3a为第一路D/A转换电路图，图3b为第二路D/A转换电路图，图3c为第三路D/A转换电路图），三路D/A转换电路的构造是相同的；图4为本实用新型的滤波电路图（压控电压源二阶低通滤波电路）；图5为调幅电路原理图；图6为本实用新型的调幅电路图；图7为本实用新型的功率放大电路；图8为3.3V、1.2V、2.5V电压产生电路（图8a为3.3V电压产生电路，图8b为1.2V电压产生电路，图8c为2.5V电压产生电路）；图9为-5V产生模块图；图10利用本实用新型产生的三相正弦信号通过示波器显示的图片。
具体实施方式
[0015] 如图1所示，本实施方式所述的高精度三相正弦信号发生器包括通过键盘、液晶显示屏、单片机、FPGA、三路D/A转换电路、三路滤波电路、三路调幅电路和三路功率放大电路；通过键盘输入所需频率和幅度给单片机，液晶显示屏用于显示通过键盘输入的三相正弦信号的频率和幅度，单片机的显示信号输出端与液晶显示屏输入端连接；单片机用于产生频率、相位和幅度的控制字并将其传递给FPGA，FPGA用于产生数字形式的三相正弦波形，并将数字形式的三相正弦波形分别传递给相应的一路D/A转换电路；三路D/A转换电路将数字形式的三相正弦波形分别转换成模拟信号，三路模拟信号依次通过滤波电路、调幅电路和功率放大电路后，输出频率范围在2Hz～100KHz、精度为千分之一至千分之五的三相正弦波信号。
[0016] 该三相正弦信号发生器电路由系统时钟、相位累加器、
相位调制器、波形查找表、D/A转换器和信号调理电路构成。在每一个时钟周期，频率累加器以输入频率字为步进进行自增累加；累加结果的高位被送给相位累加器与相位字进行累加，可以理解为在这里加上相位偏置；第一路没有相位偏置，而第二路和第三路是频率累加器的输出（地址）在相位累加器中加上120°和240°对应的相位字后作为相位累加器的输出，相位累加器的输出作为波形查找表的地址从查找表中读出相应的数据后送给D/A转化器，最后经过低通滤波、后级放大等信号调理电路形成模拟量的波形输出。
[0017] 系统
硬件整体组成结构图如图1所示，该系统由MCU、可编程
门阵列、按键电路、显示电路、D/A转换电路、低通滤波电路、调幅电路、功率放大电路以及电源电路等部分组成，且描述了系统的工作流程：通过键盘输入相应指令给单片机，经单片机产生相应的控制字给FPGA实现DDS，输出数字形式的波形，由DA转换为模拟量，经后级调理电路得到高精度的三相正弦信号波形。
[0018] FPGA对DDS电路的实现：
[0019] FPGA对DDS的设计主要涵盖了如下的模块：相位累加器、相位寄存器、控制字输入寄存器、波形查找表、波形数据寄存器。这些是在FPGA内部实现的，采用的是Altera公司生产的cycloneIV E系列EP4CE6E22C8芯片。时钟电路如图2所示，产生50MHz的系统时钟，再由FPGA内部
分频器进行10分频得到相位累加器、寄存器和DA所需要的时钟。FPGA产生的三相正弦波的
数字信号通过I/O引脚输出给DAC904的1-14引脚。
[0020] 此三相正弦信号发生器的输出频率精度与相位累加器的位数有关，相位累加器的位数越大，则代表累加器的累加值单位变化量小。由公式
[0021]
[0022] 其中N为相位累加器的位数，N值越大，从理论上来说DDS信号发生器的输出精度越高。但实际电路设计中受到硬件电路的限制，N值不可能为无穷大，只要N的大小满足设计要求即可。本设计中参考时钟fclk=5MHz、N=32,所以 所以此三相正弦信号发生器的精度高并完全满足当初的设计要求。
[0023] DA转换电路设计：
[0024] 如图3所示为三相正弦信号发射器的DA转换电路设计，FPGA产生的数字信号直接接至DAC904的1-14引脚，同时电、地、时钟供好，电源做好滤波、数字地模拟地通过0Ω电阻隔离。相应功能引脚按要求连接。输出的
电流信号与滤波电路的输入端相连。
[0025] 滤波单元电路设计：
[0026] 滤波电路设计如图4所示，是一个压控电压源二阶低通滤波（低通有源滤波）电路，此电路既引入了正反馈，又引入了
负反馈，所以电路不会因为反馈过强而产生自激。电压放大倍数是可以改变电阻值达到自激的设计要求。滤波电路输入与DA电路输出相连，其输出端接AD835的X1端口（AD835的8脚）引脚作为载波信号。电路中各参数取值如下：
[0027] 滤波电路增益：
[0028] 固有震荡频率:
[0029] 电容比：
[0030] 当 时，
滤波器的截止频率等于电路的固有震荡频率。这时，就可以很容易取各个参数。
[0031] 调幅电路：
[0032] AM调制电路原理
[0033] AM调幅又称常规调幅，其原理图如图5所示，设调制信号为f(t)，f(t)
叠加电流后对载波的幅度进行调制，就形成了常规调幅信号。
[0034] 其时间波形的表达式为
[0035] SAM(t)=[A0+f(t)]cos(ωct+θc)
[0036] 其中，ωc为载波
角频率；θc为载波信号的起始相位。由时间波形可知，只有满足条件A0≥|f(t)|时，包络检波的结果才不会失真。当f(t)=Am cos(ωm t+θ)时βAM=Am/A0，该比值成为调幅指数，用百分比表示时，称为调幅度。通常取在30%—60%之间。ωm表示调制信号的角频率，θ表示调制信号的相位。
[0037] 根据设计要求，把设计的正弦信号发生器产生的正弦波作为载波，外接信号为调制信号，对信号进行AM调制。
[0038] AM调制电路的设计
[0039] 根据调幅原理，AM调制电路设计如图6所示，主要由加法单元和乘法单元构成，根据信号幅度电压，外接入电阻，可进行调制信号的幅度的调制，并且根据调幅不失真条件，调节信号幅度，可以是已调信号不失真。
[0040] 当调制信号的幅值为Am时，要求直流电压至少为：U=10Am。这才满足调制度最小为10%。由于步进量为10%。则通过控制加法器的直流输入电压，原理图通过调节电阻值，来达到分压的效果，加法器直流电压输入为：Ui=U*Ri/R1。R1设置为2000Ω，Ri的值根据步进量为不同阻值。步进量为每调节一次电压增量ΔUi=10%*U。则有公式可得：调制度10%-100%的程控下Ri的值分别为:1.8M、8k、4667、3k、2k、1333、857、500、222、0等值。根据设计图的开关改变阻值就可以对调制度进行改变。
[0041] 采用ADI公司的乘法器AD835实现。该器件内部自带加法器，可直接构成调幅电路，调幅电路的输入与滤波电路输出相连，其输出作为功率放大电路的输入。
[0042] 功率放大电路功率放大电路如图7所示，由ADI公司的高速运算放大器AD811和TI公司的缓冲器BUF634构成，其中AD811采用同相放大器接法，将
输入信号放大到电压峰峰值为6V；后级缓冲电路用于提供足够的输出电流，使负载的
输出电压峰值稳定在6V。由于AD811的输出电流较大，所以在AD811与缓冲器之间串接了一只1 KΩ的电阻用于限流。电路调试时发现．输出高频信号有衰减。经过分析获知，主要原因在于后级缓冲器有8pF的等效输入电容(见图7中虚线)，该电容影响电路的高频响应。于是在AD811输出与BUF634输入之间接入了一只330nF的补偿电容，补偿后的电路高频响应效果良好。调幅电路输出与功率放大电路的AD811的+IN端口(AD811的3脚)相连，BUF634P的Vo端口(BUF634P的6脚)输出三相正弦波的其中一相驱动负载。
[0043] 电源电路的设计
[0044] 电源电路连接图如图8、9所示，在该系统中，所有的运算放大器的
电源电压为±5V，模拟开关，转换芯片和稳压管的电源电压为5V，这就要求电源能够提供±5V的电压。FPGA需要3.3V、1.2V和2.5V电压，单片机和DAC均需要3.3V电压。因此用电压转换芯片AMS1117分别将5V转为3.3V、2.5V、1.2V电压。用TL7660将+5V转为-5V给放大器供电。
在设计中，电源电路能够达到提供各压值直流电压的目的，得到满意的测量结果，符合设计要求。
[0045] 上述实施方式不应视为对本实用新型的限制，但任何基于本实用新型的构思所作的改进，都应在本实用新型的保护范围之内。
