스마트 카드{Smart Card}

본 발명은 반도체 장치에 관한 것으로 보다 상세하게는 스마트 카드에 관한 것이다.

일반적으로 스마트 카드(Smart Card)는 칩 카드, IC 카드 등으로 불리며 사용 방법에 따라 접촉식 모드 카드(contact mode card), 비접촉식 모드 카드(contactless mode card) 및 혼합식 카드(mixed mode card)로 구분될 수 있다.

비접촉식 모드 카드(contactless mode card)의 경우에는 수전 전압의 레벨에 한계가 있으므로 소모 전류에 증가하는 경우 성능이 열화될 수 있다.

이에 따라, 본 발명의 목적은 소모 전류에 따라 적응적으로 클럭 신호의 주파수를 조절할 수 있는 스마트 카드를 제공하는데 있다.

상기 일 목적을 달성하기 위하여 본 발명의 일 실시예에 따른 스마트 카드는 내부 전압 생성기, 클럭 생성기 및 내부 회로를 포함한다. 상기 내부 전압 생성기는 안테나를 통하여 수신된 입력 전압에 기초하여 제1 내부 전압 및 상기 제1 내부 전압보다 낮은 레벨을 갖는 제2 내부 전압을 생성한다. 상기 클럭 생성기는 상기 제1 내부 전압 및 상기 제2 내부 전압을 수신하고 상기 제1 내부 전압의 레벨에 따라 주파수가 변하는 클럭 신호를 생성한다. 상기 내부 회로는 상기 클럭 신호와 상기 제2 내부 전압을 수신하여 동작한다.

실시예에 있어서, 기 제1 내부 전압의 레벨이 낮아지는 경우, 상기 클럭 신호의 주파수는 상기 제1 내부 전압이 레벨이 상기 제2 내부 전압의 레벨과 같아질 때까지 낮아지고, 상기 제1 내부 전압이 레벨이 상기 제2 내부 전압의 레벨과 같아지는 경우에는 상기 클럭 신호의 주파수는 일정할 수 있다.

실시예에 있어서, 상기 내부 전압 생성기는 상기 입력 전압 및 기준 전압에 기초하여 상기 제1 내부 전압을 생성하는 제1 내부 전압 생성부 및 상기 제1 내부 전압 및 상기 기준 전압에 기초하여 상기 제2 내부 전압을 생성하는 제2 내부 전압 생성부를 포함할 수 있다.

상기 제1 내부 전압 생성부는 상기 제1 내부 전압이 제1 노드와 접지 사이에 직렬로 연결되는 제1 저항과 제2 저항에 의하여 전압 분배된 제2 노드의 제1 전압과 상기 기준 전압을 비교하는 제1 비교기 및 상기 입력 전압과 상기 제1 노드 사이에 연결되고, 상기 제1 비교기의 출력을 게이트에 인가받는 제1 피모스 트랜지스터를 포함하고, 상기 제1 노드에서 상기 제1 내부 전압이 제공될 수 있다. 상기 제2 내부 전압 생성부는 상기 제1 내부 전압이 상기 제1 노드와 상기 접지 사이에 직렬로 연결되는 제3 저항과 제4 저항에 의하여 전압 분배되는 제3 노드의 제2 전압과 상기 기준 전압을 비교하는 제2 비교기, 상기 제1 노드와 상기 접지 사이에 연결되고 상기 제2 비교기의 출력을 게이트로 인가받는 엔모스 트랜지스터, 상기 제1 노드와 제4 노드 사이에 연결되는 제2 피모스 트랜지스터 및 상기 제2 내부 전압이 상기 제4 노드와 상기 접지 사이에 직렬로 연결되는 제5 저항 및 제6 저항에 의하여 전압 분배되는 제5 노드의 제3 전압과 상기 기준 전압을 비교하고 출력이 상기 제2 피모스 트랜지스터에 연결되는 제3 비교기를 포함하고, 상기 제4 노드에서 상기 제2 내부 전압이 제공될 수 있다.

실시예에 있어서, 상기 클럭 생성기는 상기 제1 내부 전압을 제공받아 상기 제2 제어 전압 보다 낮은 레벨을 가지는 제어 전압을 제공하는 제어 전압 생성부, 상기 제2 내부 전압과 상기 제어 전압을 제공받고, 상기 클럭 신호에 응답하여 상기 클럭 신호의 제1 반주기 동안에는 상기 제2 내부 전압 레벨을 가지는 제1 내부 신호를 제공하는 제1 내부 신호 생성부, 상기 제2 내부 전압과 상기 제어 전압을 제공받고, 상기 클럭 신호와 반대의 위상을 가지는 반전 클럭 신호에 응답하여 상기 클럭 신호의 제2 반주기 동안에는 상기 제2 내부 전압 레벨을 가지는 제2 내부 신호를 제공하는 제2 내부 신호 생성부 및 상기 제1 내부 신호와 상기 제2 내부 신호에 응답하여 상기 클럭 신호와 상기 반전 클럭 신호를 생성하는 클럭 생성부를 포함할 수 있다.

상기 제1 내부 신호는 상기 클럭 신호의 제2 반주기 동안에는 상기 제2 내부 전압 레벨에서 상기 제어 전압 레벨로 감소하고, 상기 제2 내부 신호는 상기 클럭 신호의 제1 반주기 동안에는 상기 제2 내부 전압 레벨에서 상기 제어 전압 레벨로 감소할 수 있다.

상기 제어 전압 생성부는 상기 제1 내부 전압과 제1 노드 사이에 연결되고, 게이트는 접지 전압에 연결되는 피모스 트랜지스터, 상기 제1 노드와 제2 노드 사이에 직렬로 연결되는 제1 및 제2 저항들 및 상기 제2 노드와 접지 전압 사이에 연결되는 엔모스 트랜지스터를 포함하고, 상기 엔모스 트랜지스터의 게이트는 상기 제2 노드에 연결되고, 상기 제2 노드에서 상기 제어 전압이 제공될 수 있다.

상기 제1 내부 신호 생성부는 접지 전압에 연결되고 게이트로는 상기 제어 전압을 수신하는 제1 엔모스 트랜지스터, 상기 제1 엔모스 트랜지스터와 상기 제2 제어 전압 사이에 직렬로 연결되는 제2 엔모스 트랜지스터와 제1 피모스 트랜지스터 및 상기 제2 엔모스 트랜지스터와 제1 피모스 트랜지스터가 서로 연결되는 제1 노드와 접지 사이에 연결되는 제1 커패시터를 포함하고, 상기 제2 엔모스 트랜지스터와 상기 제1 피모스 트랜지스터의 게이트에는 상기 클럭 신호가 인가되고, 상기 제1 노드에서 상기 제1 내부 신호가 제공될 수 있다.

상기 제2 내부 신호 생성부는 상기 접지 전압에 연결되고 게이트로는 상기 제어 전압을 수신하는 제3 엔모스 트랜지스터, 상기 제3 엔모스 트랜지스터와 상기 제2 제어 전압 사이에 직렬로 연결되는 제4 엔모스 트랜지스터와 제2 피모스 트랜지스터 및 상기 제4 엔모스 트랜지스터와 제2피모스 트랜지스터가 서로 연결되는 제2 노드와 상기 접지 사이에 연결되는 제1 커패시터를 포함하고, 상기 제4 엔모스 트랜지스터와 상기 제2 피모스 트랜지스터의 게이트에는 상기 반전 클럭 신호가 인가되고, 상기 제2 노드에서 상기 제2 내부 신호가 제공될 수 있다.

상기 클럭 생성부는 상기 제어 전압과 상기 제1 내부 신호를 비교하여 제1 비교 신호를 출력하는 제1 비교기, 상기 제어 전압과 상기 제2 내부 신호를 비교하여 제2 비교 신호를 출력하는 제2 비교기, 상기 제1 비교 신호와 상기 클럭 신호에 대하여 낸드 연산을 수행하여 상기 반전 클럭 신호를 출력하는 제1 낸드 게이트 및 상기 제2 비교 신호와 상기 반전 클럭 신호에 대하여 낸드 연산을 수행하여 상기 클럭 신호를 출력하는 제2 낸드 게이트를 포함할 수 있다.

상기 일 목적을 달성하기 위하여 본 발명의 일 실시예에 따른 스마트 카드는 내부 전압 생성기, 클럭 생성기 및 내부 회로를 포함한다. 상기 스마트 카드는 접촉 전압 및 비접촉 전압의 레벨에 따른 비접촉 모드에서는 상기 비접촉 전압에 기초한 제1 내부 전압과 상기 제1 내부 전압보다 낮은 레벨을 갖는 제2 내부 전압을 생성하고, 접촉 모드에서는 상기 제2 내부 전압의 레벨은 상기 접촉 전압에 기초한다. 상기 클럭 생성기는 상기 비접촉 모드에서는 상기 제1 내부 전압의 레벨에 따라서 주파수가 변하고 상기 접촉 모드에서는 상기 제2 내부 전압의 레벨에 따라서 주파수가 변하는 클럭 신호를 생성한다. 상기 내부 회로는 상기 클럭 신호와 상기 제2 내부 전압을 수신하여 동작한다.

상기 내부 전압 생성기는 상기 접촉 전압과 상기 비접촉 전압을 비교하여 비접촉 인에이블 시호를 출력하는 모드 판별부, 상기 비접촉 인에이블 신호에 응답하여 상기 비접촉 모드에서 활성화되어 상기 제1 내부 전압을 제공하는 제1 내부 전압 생성부, 상기 비접촉 인에이블 신호에 응답하여 상기 접촉 모드에서 활성화되어 상기 접촉 전압을 제공하는 접촉 전압 제공부 및 상기 비접촉 모드에서는 상기 제1 내부 전압을 기초로 상기 제2 내부 전압을 생성하고 접촉 모드에서는 상기 접촉 전압을 기초로 상기 제2 내부 전압을 생성하는 제2 내부 전압 생성부를 포함할 수 있다.

본 발명의 실시예들에 따르면, 내부 회로에서 소모되는 전류에 따라 클럭 신호의 주파수가 적응적으로 조절되어 스마트 카드의 성능을 향상시킬 수 있다.

도 1은 본 발명의 일 실시예에 따른 스마트 카드를 나타내는 블록도이다.
도 2는 도 1의 내부 전압 생성기의 구성을 나타내는 블록도이다.
도 3은 도 2의 내부 전압 생성기의 구성을 구체적으로 나타내는 회로도이다.
도 4는 도 1의 클럭 생성기의 구성을 나타내는 블록도이다.
도 5는 본 발명의 일 실시예에 따른 도 4의 제어 전압 생성부의 구성을 나타낸다.
도 6은 본 발명의 다른 실시예에 따른 도 4의 제어 전압 생성부의 구성을 나타낸다.
도 7은 본 발명의 일 실시예에 따른 도 4의 제1 내부 신호 생성부를 나타낸다.
도 8은 본 발명의 일 실시예에 따른 도 4의 제2 내부 신호 생성부를 나타낸다.
도 9는 본 발명의 일 실시예에 따른 도 4의 클럭 생성부를 나타낸다.
도 10은 본 발명의 다른 실시예에 따른 도 4의 클럭 생성부를 나타낸다.
도 11은 내부 신호들 및 클럭 신호들의 파형을 나타낸다.
도 12는 본 발명의 다른 실시예에 따른 도 1의 내부 전압 생성기의 구성을 나타낸다.
도 13은 본 발명의 일 실시예에 따른 스마트 카드 시스템을 나타내는 블록도이다.

본문에 개시되어 있는 본 발명의 실시예들에 대해서, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 실시예들은 다양한 형태로 실시될 수 있으며 본문에 설명된 실시예들에 한정되는 것으로 해석되어서는 아니 된다.

본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 구성요소에 대해 사용하였다.

제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위로부터 이탈되지 않은 채 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.

어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.

본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.

다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.

이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.

도 1은 본 발명의 일 실시예에 따른 스마트 카드를 나타내는 블록도이다.

도 1에는 스마트 카드(10)와 함께 외부 장치로서 설치되는 리드/라이트 장치의 안테나(12, 11)도 함께 도시되어 있다.

도 1을 참조하면, 스마트 카드(10)는, 특별히 제한되는 것은 아니지만, 예컨대 동박 등을 이용해서 카드면 위로 코일 모양으로 형성되는 수전(受電) 코일(카드측 안테나, 11)에 연결된다. 스마트 카드(10)는 정류 회로부(50), 데이터 수신 회로(60), 데이터 송신 회로(70), 내부 전압 생성기(100), 클럭 생성기(200) 및 내부 회로(300)를 포함한다.

정류 회로부(50)는 4개의 다이오드가 브리지 결합되어서 구성되는 정류 회로(51)와 정류 회로(51)의 정류 전압을 평활화하여 입력 전압(VDDR)으로 제공하는 평활 콘덴서(52)를 포함한다. 정류회로(51)는 리드 라이트 장치의 송전 코일(12)과의 전자결합에 의해 스마트 카드(10)의 수전 코일(11)에 전달되는 교류 신호를 정류한다.

데이터 수신 회로(60)는 리드/라이트 장치로부터 수신된 데이터를 복조하여 입력 데이터(DIN)로서 내부 회로(300)에 제공한다. 또한 데이터 송신 회로(70)는 내부 회로(300)로부터 제공받은 출력 데이터(DOUT)를 변조하여 수전 코일(11)을 통하여 리드/라이트 장치로 제공한다.

내부 전압 생성기(100)는 입력 전압(VDDR)에 기초하여 제1 내부 전압(VDDA) 및 제1 내부 전압(VDDA)보다 낮은 레벨의 제2 내부 전압(IVC)을 생성한다. 제2 내부 전압(IVC)은 데이터 송신 회로(60), 데이터 수신 회로(70) 및 내부 회로(300)에 제공되어 동작 전압으로 사용된다.

클럭 생성기(200)는 제1 내부 전압(VDDA) 및 제2 내부 전압(IVC)을 수신하고 제1 내부 전압(VDDA)의 레벨에 따라 주파수가 변하는 클럭 신호(CK) 및 반전 클럭 신호(CKB)를 생성한다. 반전 클럭 신호(CKB)은 클럭 신호(CK)와 반대의 위상을 갖는다. 클럭 신호(CK)는 이터 송신 회로(60), 데이터 수신 회로(70) 및 내부 회로(300)에 제공되어 동작 시퀀스 제어나 신호/데이터의 송신 및 수신에 이용된다.

내부 회로(300)는 논리 회로(310) 및 비휘발성 메모리(320)를 포함하고, 논리 회로(310)는 난수 발생기(311)를 포함하고, 입력 데이터(DIN)를 수신하거나 출력 데이터(DOUT)를 송신하는데 있어서 난수 발생기(311)를 이용하여 암호화를 수행할 수 있다.

도 2는 도 1의 내부 전압 생성기의 구성을 나타내는 블록도이다.

도 2를 참조하면, 내부 전압 생성기(100)는 제1 내부 전압 생성부(110) 및 제2 내부 전압 생성부(120)를 포함한다. 제1 내부 전압 생성부(110)는 입력 전압(VDDR) 및 기준 전압(VREF)에 기초하여 제1 내부 전압(VDDA)을 생성한다. 제2 내부 전압 생성부(120)는 제1 내부 전압(VDDA) 및 기준 전압(VREF)에 기초하여 제1 내부 전압(VDDA)보다 낮은 레벨의 제2 내부 전압(IVC)을 생성한다.

도 3은 도 2의 내부 전압 생성기의 구성을 구체적으로 나타내는 회로도이다.

도 3을 참조하면, 제1 내부 전압 생성부(110)는 제1 비교기(111), 피모스 트랜지스터(112) 및 저항들(R1, R2)을 포함하여 구성될 수 있다.

피모스 트랜지스터(112)는 입력 전압(VDDR)에 연결되는 소스, 제1 노드(N1)에 연결되는 드레인 및 제1 비교기(111)의 출력에 연결되는 드레인을 포함한다. 제1 노드(N1)와 접지 사이에는 저항들(R1, R2)이 직렬로 연결된다. 저항들(R1, R2)이 연결되는 제2 노드(N2)는 제1 비교기(111)의 음(-)의 입력단자에 연결된다. 제1 노드(N1)에서는 제1 내부 전압(VDDA)이 출력된다. 또한 제1 비교기(111)의 양(+)의 입력 단자에는 기준 전압(VREF)이 연결된다. 제2 노드(N2)의 전압을 제1 전압(V1)이라고 하면 제1 전압(V1)과 제1 내부 전압(VDDA) 사이에는 [수학식 1]의 관계가 성립한다.

[수학식 1]

V1 = VDDA*R2/(R1 + R2)

따라서 기준 전압(VREF)의 레벨과 제1 전압(V1)의 레벨의 차이에 따라서 제1 노드(N1)의 전압인 제1 내부 전압(VDDA)의 레벨이 변동될 수 있다.

제2 내부 전압 생성부(120)는 저항들(R3, R4), 제2 비교기(121), 엔모스 트랜지스터(122), 커패시터(123), 제3 비교기(124), 피모스 트랜지스터(125) 및 저항들(R5, R6)을 포함하여 구성될 수 있다.

제1 노드(N1)와 접지 전압 사이에는 저항들(R3, R4)이 직렬로 연결되고, 저항들(R3, R4)은 제3 노드(N3)에서 서로 연결된다. 제3 노드(N3)의 전압을 제2 전압(V2)라고 하면, 제2 전압(V2)과 제1 내부 전압(VDDA) 사이에는 [수학식 2]의 관계가 성립한다.

[수학식 2]

V2 = VDDA*R4/(R3 + R4)

제2 비교기(121)의 양(+)의 입력 단자에는 제2 전압(V2)이 연결되고, 제2 비교기(121)의 음(-)의 입력 단자에는 기준 전압(VREF)이 연결된다. 엔모스 트랜지스터(122)의 드레인은 제1 노드(N1)에 연결되어 제1 내부 전압(VDDA)이 인가되고, 게이트는 제2 비교기(121)의 출력 단자에 연결되고 소스는 접지 전압에 연결된다. 커패시터(123)는 제1 노드(N1)와 접지 전압 사이에 연결되어 제1 내부 전압(VDDA)이 충전된다. 피모스 트랜지스터(125)는 제1 노드(N1)에 연결되는 소스와 제4 노드(N4)에 연결되는 드레인 및 제3 비교기(124)의 출력 단자에 연결되는 게이트를 구비한다. 제4 노드(N4)에서는 제2 내부 전압(IVC)이 제공된다. 제4 노드(N4)와 접지 전압 사이에는 저항들(R5, R6)이 직렬로 연결된다. 저항들(R5, R6)은 제5 노드(N5)에서 서로 연결된다. 제3 비교기(124)의 양(+)의 입력 단자에는 기준 전압(VREF)이 연결되고 음(-)의 입력 단자에는 제5 노드(N5)가 연결된다. 제5 노드(N5)의 전압을 제3 전압(V3)이라고 하면, 제2 내부 전압(IVC)과 제3 전압(V3) 사이에는 [수학식 3]의 관계가 성립한다.

[수학식 3]

V3 = IVC*R6/(R5 + R6)

따라서 기준 전압(VREF)의 레벨과 제3 전압(V3)의 레벨의 차이에 따라 제2 내부 전압(IVC)의 레벨이 결정될 수 있다. 예시적인 실시예에서 제2 내부 전압(IVC)의 레벨은 제1 내부 전압(VDDA)의 레벨의 절반일 수 있다. 또한 예시적인 실시예에서 저항들(R1~R6)의 저항값은 서로 다를 수 있다.

여기서 엔모스 트랜지스터(122)는 제1 내부 전압(VDDA)의 레벨이 지나치게 상승하는 경우에는 제2 비교기(121)의 출력에 응답하여 턴 온되어 제1 내부 전압(VDDA)의 일정량을 접지로 싱크시키고, 제1 내부 전압(VDDA)의 레벨이 지나치게 하강하는 경우에는 제2 비교기(121)의 출력에 응답하여 턴 오프되어 접지로의 경로를 폐쇄하는 역할을 한다. 즉 도 1의 내부 회로(310)가 일반적인 동작을 수행하여 내부 회로(310)에서 소모되는 전류의 양이 적은 경우에는 엔모스 트랜지스터(122)가 턴 온되어 접지로의 경로가 열리고, 내부 회로(310)가 암화화 동작을 수행하여 내부 회로(310)에서 소모되는 전류의 양이 많은 경우에는 엔모스 트랜지스터(122)가 턴 온되어 접지로의 경로가 닫힐 수 있다.

도 4는 도 1의 클럭 생성기의 구성을 나타내는 블록도이다.

도 4를 참조하면, 클럭 생성기(200)는 제어 전압 생성부(210), 제1 내부 신호 생성부(220), 제2 내부 신호 생성부(230) 및 클럭 생성부(240)를 포함할 수 있다.

제어 전압 생성부(210)는 제1 내부 전압(VDDA)을 제공받아, 제어 전압(VG)을 생성한다. 제어 전압(VG)의 레벨은 제1 내부 전압(VDDA)의 레벨보다 낮을 수 있다. 제1 내부 신호 생성부(220)는 제2 내부 전압(IVC)과 제어 전압(VG)를 제공받고, 클럭 신호(CK)에 응답하여 제1 내부 신호(IS1)를 제공한다. 제1 내부 신호(IS1)는 클럭 신호(CK)의 제1 반주기 동안에는 제2 내부 전압(IVC)의 레벨을 갖을 수 있다. 제2 내부 신호 생성부(230)는 제2 내부 전압(IVC)과 제어 전압(VG)를 제공받고, 반전 클럭 신호(CKB)에 응답하여 제2 내부 신호(IS2)를 제공한다. 제2 내부 신호(IS2)는 클럭 신호(CK)의 제2 반주기 동안에는 제2 내부 전압(IVC)의 레벨을 갖을 수 있다. 클럭 생성부(240)는 제1 내부 신호(IS1)와 제2 내부 신호(IS2)에 응답하여 클럭 신호(CK)와 반전 클럭 신호(CKB)를 생성한다.

도 5는 본 발명의 일 실시예에 따른 도 4의 제어 전압 생성부의 구성을 나타낸다.

도 5를 참조하면, 제어 전압 생성부(210a)는 피모스 트랜지스터(211), 가변 저항(R7), 저항(R8) 및 엔모스 트랜지스터(213)를 포함하여 구성될 수 있다. 피모스 트랜지스터(211)는 제1 내부 전압(VDDA)에 연결되는 소스 및 노드(N6)에 연결되는 드레인 및 접지 전압에 연결되는 게이트를 구비한다. 가변 저항(R7)과 저항(R8)은 노드들(N6, N7) 사이에 직렬로 연결된다. 엔모스 트랜지스터(213)는 노드(N7)에 연결되는 드레인과 게이트 및 접지에 연결되는 소스를 구비한다. 엔모스 트랜지스터(213)는 게이트와 드레인이 서로 연결되어 있으므로 다이오드-연결되어 있다. 따라서 엔모스 트랜지스터(213)를 통하여 접지로는 전류가 흐르지 않게 된다. 가변 저항(R7) 및 저항(R8)을 통하여 흐르는 전류(IG)를 생각하면, 전류(IG)와 저항들(R7, R8), 제1 내부 전압(VDDA) 및 제어 전압(VG) 사이에는 [수학식 4]의 관계가 성립한다.

[수학식 4]

IG = (VDDA - VG)/(R7 + R8)

도 6은 본 발명의 다른 실시예에 따른 도 4의 제어 전압 생성부의 구성을 나타낸다.

도 6을 참조하면, 도 5의 가변 저항(R7)이 피모스 트랜지스터(212)로 바뀌었음을 알 수 있다. 피모스 트랜지스터(212)의 게이트에는 바이어스 전압(VR)이 인가되는데 바이어스 전압(VR)에 의하여 피모스 트랜지스터(212)는 일종의 가변 저항으로 동작한다. 피모스 트랜지스터(212)의 저항 값이 저항(R7)과 실질적으로 동일하다면, [수학식 4]는 도 6에도 적용가능하다.

도 7은 본 발명의 일 실시예에 따른 도 4의 제1 내부 신호 생성부를 나타낸다.

도 7을 참조하면, 제1 내부 신호 생성부(220)는 피모스 트랜지스터(221), 엔모스 트랜지스터들(222, 223) 및 커패시터(224)를 포함한다. 피모스 트랜지스터(221)의 소스는 제2 내부 전압(IVC)에 연결되고, 드레인은 노드(N8)에서 엔모스 트랜지스터(222)의 드레인과 연결된다. 피모스 트랜지스터(221) 및 엔모스 트랜지스터(222)의 게이트에는 클럭 신호(CK)가 인가된다. 엔모스 트랜지스터(223)의 드레인은 엔모스 트랜지스터(222)의 소스에 연결되고 소스는 접지에 연결된다. 엔모스 트랜지스터(223)의 게이트에는 제어 전압(VG)이 인가된다. 커패시터(224)는 노드(N8)와 접지 사이에 연결되어 노드(N8)의 전압을 저장한다. 노드(N8)에서는 제1 내부 신호(IS1)가 제공된다.

도 8은 본 발명의 일 실시예에 따른 도 4의 제2 내부 신호 생성부를 나타낸다.

도 8을 참조하면, 제2 내부 신호 생성부(230)는 피모스 트랜지스터(231), 엔모스 트랜지스터들(232, 233) 및 커패시터(234)를 포함한다. 피모스 트랜지스터(231)의 소스는 제2 내부 전압(IVC)에 연결되고, 드레인은 노드(N9)에서 엔모스 트랜지스터(232)의 드레인과 연결된다. 피모스 트랜지스터(231) 및 엔모스 트랜지스터(232)의 게이트에는 반전 클럭 신호(CKB)가 인가된다. 엔모스 트랜지스터(233)의 드레인은 엔모스 트랜지스터(232)의 소스에 연결되고 소스는 접지에 연결된다. 엔모스 트랜지스터(233)의 게이트에는 제어 전압(VG)이 인가된다. 커패시터(234)는 노드(N9)와 접지 사이에 연결되어 노드(N9)의 전압을 저장한다. 노드(N9)에서는 제2 내부 신호(IS2)가 제공된다. 여기서 커패시터들(224, 225)은 실질적으로 동일한 커패시턴스를 갖을 수 있다.

도 9는 본 발명의 일 실시예에 따른 도 4의 클럭 생성부를 나타낸다.

도 9를 참조하면, 클럭 생성부(240a)는 비교기들(241, 242) 및 낸드 게이트들(243, 244)을 포함하여 구성될 수 있다. 비교기(241)의 양(+)의 입력 단자에는 제1 내부 신호(IS1)가 입력되고, 음(-)의 입력 단자에는 제어 전압(VG)이 입력되고 출력 단자에서는 제1 비교 신호(CS1)를 출력한다. 제1 내부 신호(IS1)의 전압 레벨이 제어 전압(VG)의 레벨보다 높으므로 제1 비교 신호(CS1)는 로직 하이 레벨이다. 비교기(242)의 양(+)의 입력 단자에는 제2 내부 신호(IS2)가 입력되고, 음(-)의 입력 단자에는 제어 전압(VG)이 입력되고 출력 단자에서는 제2 비교 신호(CS2)를 출력한다. 제2 내부 신호(IS2)의 전압 레벨이 제어 전압(VG)의 레벨보다 높으므로 제2 비교 신호(CS2)는 로직 하이 레벨이다. 낸드 게이트(243)는 제1 비교 신호(CS1)와 클럭 신호(CK)에 대하여 낸드 오퍼레이션을 수행하여 반전 클럭 신호(CKB)를 출력한다. 낸드 게이트(242)는 제2 비교 신호(CS2)와 반전 클럭 신호(CKB)에 대하여 낸드 오퍼레이션을 수행하여 클럭 신호(CK)를 출력한다. 따라서 클럭 신호(CK)와 반전 클럭 신호(CKB)는 서로 반대의 위상을 갖게 된다.

도 10은 본 발명의 다른 실시예에 따른 도 4의 클럭 생성부를 나타낸다.

도 10을 참조하면, 클럭 생성부(240b)는 비교기들(246, 247) 및 노어 게이트들(248, 249)을 포함하여 구성될 수 있다. 비교기(246)의 음(-)의 입력 단자에는 제1 내부 신호(IS1)가 입력되고, 양(+)의 입력 단자에는 제어 전압(VG)이 입력되고 출력 단자에서는 제1 비교 신호(CS1)를 출력한다. 제1 내부 신호(IS1)의 전압 레벨이 제어 전압(VG)의 레벨보다 높으므로 제1 비교 신호(CS1)는 로직 로우 레벨이다. 비교기(247)의 음(-)의 입력 단자에는 제2 내부 신호(IS2)가 입력되고, 양(+)의 입력 단자에는 제어 전압(VG)이 입력되고 출력 단자에서는 제2 비교 신호(CS2)를 출력한다. 제2 내부 신호(IS2)의 전압 레벨이 제어 전압(VG)의 레벨보다 높으므로 제2 비교 신호(CS2)는 로직 로우 레벨이다. 노어 게이트(248)는 제1 비교 신호(CS1)와 클럭 신호(CK)에 대하여 노어 오퍼레이션을 수행하여 반전 클럭 신호(CKB)를 출력한다. 노어 게이트(249)는 제2 비교 신호(CS2)와 반전 클럭 신호(CKB)에 대하여 낸드 오퍼레이션을 수행하여 클럭 신호(CK)를 출력한다. 따라서 클럭 신호(CK)와 반전 클럭 신호(CKB)는 서로 반대의 위상을 갖게 된다.

도 11은 내부 신호들 및 클럭 신호들의 파형을 나타낸다.

도 11을 참조하면, 제1 내부 신호(IS1) 및 제2 내부 신호(IS2)가 충전/방전되는 주기는 클럭 신호(CK) 또는 반전 클럭 신호(CK)의 주기와 일치함을 알 수 있다. 또한 제1 내부 신호(IS1) 및 제2 내부 신호(IS2)는 제2 내부 전압(IVC)과 제어 전압(VG)레벨 사이에서 커패시터들(224, 234) 각각에 충전과 방전을 반복함을 알 수 있다. 따라서 클럭 신호(CK)의 주기(T)와 전류(IG) 및 커패시턴스(C) 사이에는 [수학식 5]의 관계가 성립한다.

[수학식 5]

T = (IVC - VG)*C/IG

[수학식 4]를 [수학식 5]에 대입하면 [수학식 6]을 얻을 수 있다.

[수학식 6]

T = (IVC - VG)*(R7 + R8)*C/(VDDA - VG)

따라서 제1 내부 전압(VDDA)의 레벨이 낮아짐에 따라 클럭 신호(CK)의 주기가 증가함을 알 수 있다. 또한 클럭 신호(CK)의 주기(T)를 가변저항(R7)을 통하여 조절할 수 있음을 알 수 있다. 따라서 본 발명의 실시예에 따른 클럭 발생기(240)는 제1 내부 전압(VDDA)의 레벨에 따라서 주파수가 변하는 클럭 신호(CK)를 생성할 수 있다.

또한 도 11을 참조하면, 커패시터(224)는 클럭 신호(CK)의 제1 반주기(HT1) 동안 제2 내부 전압(IVC) 레벨로 충전되고, 클럭 신호(CK)의 제2 반주기(HT2) 동안 제어 전압(VG) 레벨로 방전되는 것을 알 수 있다. 또한 커패시터(234)는 클럭 신호(CK)의 제1 반주기(HT1) 동안 제어 전압(VG) 레벨로 방전되고, 클럭 신호(CK)의 제2 반주기(HT2) 동안 제2 내부 전압(IVC) 레벨로 충전되는 것을 알 수 있다.

이하 도 1 내지 도 11을 참조하여 본 발명의 실시예에 따른 스마트 카드의 동작을 상세히 설명한다.

내부 회로(300)가 일반적인 동작을 수행하는 경우에 입력 전압(VDDR)에 기초하는 제1 내부 전압(VDDA)의 레벨로 내부 회로(300)에서 소모되는 전류를 감당할 수 있다. 내부 회로(300)가 암호화 수행과 같은 전류 소모가 많은 동작을 수행하는 경우에 제2 내부 전압(IVC) 보다는 제1 내부 전압(VDDA)의 레벨이 먼저 낮아지게 된다. 제1 내부 전압(VDDA)의 레벨이 낮아지게 되면 [수학식 6]에서와 같이 클럭 신호(CK)의 주기(T)가 증가하게 된다. 즉 클럭 신호(CK)의 주파수가 낮아지게 된다. 따라서 클럭 신호(CK)에 동기되어 동작하는 내부 회로(300)가 보다 낮은 주파수에서 동작하게 된다. 클럭 신호(CK)의 주파수는 제1 내부 전압(VDDA)의 레벨은 내부 회로(300)에 공급되는 전류와 소모되는 전류가 평행을 이룰 때까지 낮아진다. 내부 회로(300)에 공급되는 전류와 소모되는 전류가 평행을 이루면 제1 내부 전압(VDDA)의 레벨은 더 이상 낮아지지 않고 그 레벨을 유지하게 된다. 따라서 클럭 신호(CK)의 주파수도 일정하게 된다.

도 12는 본 발명의 다른 실시예에 따른 도 1의 내부 전압 생성기의 구성을 나타낸다.

도 12의 실시예에 따른 내부 전압 생성기는 도 1의 스마트 카드(10)가 접촉식 모드와 비접촉식 모드의 두 가지 모드에서 동작하는 경우의 실시예이다.

도 12를 참조하면, 내부 전압 생성기(400)는 모드 판별부(410), 제1 내부 전압 생성부(420), 제2 내부 전압 생성부(430) 및 접촉 전압 제공부(440)를 포함한다.

모드 판별부(410)는 비접촉 전압(또는 입력전압, VDDR)과 접촉 전압(VDDC)의 크기를 비교하여 비접촉 인에이블 신호(CLEN)를 출력한다. 비접촉 전압(VDDR)이 접촉 전압(VDDC)보다 큰 경우에는 비접촉 인에이블 신호(CLEN)가 하이 레벨로 활성화된다. 비접촉 전압(VDDR)이 접촉 전압(VDDC)보다 작은 경우에는 비접촉 인에이블 신호(CLEN)가 로우 레벨로 활성화된다.

제1 내부 전압 생성부(420)는 제1 비교기(421), 피모스 트랜지스터(422) 및 저항들(R1, R2)을 포함하여 구성될 수 있다. 제1 비교기(420)는 비접촉 인에이블 신호(CLEN)에 응답하여 선택적으로 활성화된다.

피모스 트랜지스터(4222)는 비접촉 전압(VDDR)에 연결되는 소스, 노드(N11)에 연결되는 드레인 및 제1 비교기(421)의 출력에 연결되는 드레인을 포함한다. 제1 노드(N11)와 접지 사이에는 저항들(R1, R2)이 직렬로 연결된다. 저항들(R1, R2)이 연결되는 노드(N12)의 전압(V11)은 제1 비교기(421)의 음(-)의 입력단자에 연결된다. 노드(N11)에서는 비접촉 인에이블 신호(CLEN)이 활성화되는 경우에 제1 내부 전압(VDDA)이 출력된다. 또한 제1 비교기(421)의 양(+)의 입력 단자에는 기준 전압(VREF)이 연결된다.

제2 내부 전압 생성부(430)는 저항들(R13, R14), 제2 비교기(431), 엔모스 트랜지스터(432), 커패시터(433), 제3 비교기(434), 피모스 트랜지스터(435) 및 저항들(R5, R6)을 포함하여 구성될 수 있다.

노드(N11)와 접지 전압 사이에는 저항들(R13, R14)이 직렬로 연결되고, 저항들(R13, R14)은 노드(N13)에서 서로 연결된다. 제2 비교기(431)의 양(+)의 입력 단자에는 전압(V12)이 연결되고, 제2 비교기(431)의 음(-)의 입력 단자에는 기준 전압(VREF)이 연결된다. 엔모스 트랜지스터(431)의 드레인은 노드(N11)에 연결되고 게이트는 제2 비교기(431)의 출력 단자에 연결되고 소스는 접지 전압에 연결된다. 커패시터(433)는 노드(N11)와 접지 전압 사이에 연결된다. 피모스 트랜지스터(435)는 노드(N11)에 연결되는 소스와 노드(N14)에 연결되는 드레인 및 제3 비교기(434)의 출력 단자에 연결되는 게이트를 구비한다. 노드(N14)에서는 제2 내부 전압(IVC)이 제공된다. 노드(N14)와 접지 전압 사이에는 저항들(R15, R16)이 직렬로 연결된다. 저항들(R5, R6)은 노드(N15)에서 서로 연결된다. 제3 비교기(434)의 양(+)의 입력 단자에는 기준 전압(VREF)이 연결되고 음(-)의 입력 단자에는 노드(N15)가 연결된다.

접촉 전압 제공부(340)는 비접촉 인에이블 신호(CLEN)에 응답하여 촉 전압(VDDC)을 선택적으로 노드(N11)에 제공한다. 접촉 전압 제공부(340)는 피모스 트랜지스터(341)를 포함하여 구성될 수 있다. 피모스 트랜지스터(341)의 소스는 접촉 전압(VDDC)에 연결되고 드레인은 노드(N11)에 연결되고 게이트에는 비접촉 인에이블 신호(CLEN)가 인가된다. 비접촉 인에이블 신호(CLEN)가 하이 레벨로 활성화되는 경우에는 접촉 전압(VDDC)은 노드(N11)에 제공되지 않고 제1 내부 전압(VDDA)가 노드(N11)에 제공되고, 비접촉 인에이블 신호(CLEN)가 하이 레벨로 활성화되는 경우에는 접촉 전압(VDDC)이 노드(N11)에 제공된다. 따라서 비접촉 인에이블 신호(CLEN)가 하이 레벨로 활성화되는 경우 클럭 생성기(100)는 도 1 내지 도 11을 참조하여 설명한 바와 같이 제1 내부 전압(VDDA)과 제2 내부 전압(IVC)에 기초하여 클럭 신호(CK)를 생성한다. 비접촉 인에이블 신호(CLEN)가 로우 레벨로 비활성화되는 경우 클럭 생성기(100)는 접촉 전압(VDDC)에 기초한 제2 내부 전압(IVC)을 수신하여 클럭 신호(CK)를 생성하게 된다.

비접촉 인에이블 신호(CLEN)가 로우 레벨로 비활성화되는 경우 노드(N11)에는 접촉 전압(VDDC)가 제공되므로 도 4의 클럭 생성기(200)의 제1 내부 전압(VDDA)은 접촉 전압(VDDC)으로 대체될 수 있다.

따라서 본 발명의 일 실시예에 따른 스마트 카드는 비접촉 모드에서는 제1 내부 전압(VDDA)의 레벨에 따라서 클럭 신호(CK)의 주파수가 조절되고 접촉 모드에서는 접촉 전압(VDDC)의 레벨에 따라서 클럭 신호(CK)의 주파수가 조절될 수 있다.

도 13은 본 발명의 일 실시예에 따른 스마트 카드 시스템을 나타내는 블록도이다.

도 13을 참조하면, 스마트 카드 시스템(500)은 리드/라이트 장치(510), 스마트 카드(520), 제1 안테나(511) 및 제2 안테나(512)를 포함한다. 리드/라이트 장치(510)와 스마트 카드(520)는 제1 안테나(511) 및 제2 안테나(512)를 통하여 데이터를 교환하고, 스마트 카드(520)는 제2 안테나(512)를 통하여 안테나(511)로부터 수전 전압을 수신한다. 스마트 카드(520)는 도 1의 스마트 카드(10)를 포함할 수 있다. 도 1의 스마트 카드(10)가 도 3의 내부 전압 생성기(200)를 포함하는 경우 스마트 카드 시스템(500)은 비접촉식 모드에서 동작할 수 있다. 도 1의 스마트 카드(10)가 도 12의 내부 전압 생성기(400)를 포함하는 경우 스마트 카드 시스템(500)은 비접촉식 모드 또는 비접촉식 모드에서 동작할 수 있다.

본 발명의 실시예들에 따르면, 내부 회로에서 소모되는 전류의 양에 따라 클럭 신호의 주파수를 적응적으로 조절할 수 있으므로 본 발명의 실시예에 따른 스마트 카드는 심카드와 같은 다양한 스마트 카드들에 적용될 수 있다.

상술한 바와 같이, 본 발명의 바람직한 실시예를 참조하여 설명하였지만 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.