아나로그 디지탈 변환회로

제1도는 종래의 AD 변환회로의 한 예의 구성을 나타낸 블록도.

제2a도 내지 2f도, 제3a도, 3b도 및 제6도와 제7a도, 7b도와 제8a도, 제8b도는 설명용 파형도.

제4도는 본 발명의 AD 변환회로의 구성 원리 및 동작원리를 설명하기 위한 블럭도.

제5도는 본 발명의 SAR 변환회로의 한 실시형태의 블럭도.

* 도면의 주요부분에 대한 부호의 설명

1 : 입력단자 2 : 출력단자

R ₁ , R ₂ , R _f , R _b , R _s , R _o : 저항 α : 가산점

Comp : 비교회로 SAR : 비교 논리회로

DAC : DA 변환회로 SE : 기준 바이어스 전원회로

C _b : 바이어스용 콘덴서 C _s : 출력전류원

FB : 연산

근년에 와서, 예를 들면 VTR을 사용하여 음향신호를 PCM 신호로서 녹음재생을 하는 PCM녹음기, 또는 음향신호를 PCM신호로서 기록한 PCM디스크를 재생하는 플레이어등이 상표화되게 되었다.

그런데, PCM기기가 대중 생활용으로 구성되는 경우에는 당연히 수요자에 대하여 그것을 값이 싸게 제공하지 않으면 안되는데 값이 싼 회로 부품을 사용하면서 소망의 성능을 가진 PCM 기기를 구성하기 위해서는 해결하여야 할 많은 문제점이 있다.

그리고 위에 말한 문제점의 하나로 아나로그 신호를 디지탈신호로 변환할 때 사용되는 아나로그 디지탈 변환회로(이하, AD 변환회로라고 간략하게 기술한다)로 하여 소망의 성능을 가지고 있는 것을 값이 싸게 얻어질 수 있도록 한다는 점을 들수 있다.

AD 변환회로로서는 속도가 느린 적분형으로부터 고속도의 병렬형에 이르기까지 많은 방식에 의하고 있는 것이 알려져 있으나 음향신호(오디오 신호)를 AD 변환 하는데 사용되는 AD 변환회로는 고속성과 고정밀도의 관점에 경제성도 고려하여 종래부터 축차(逐次) 비교형의 것이 사용되는 수가 많으며 또한 입력신호가 정부(正負)양극성을 가지는 교류 신호이기 때문에 AD변환회로 풀 스케일의 1/2에 직류 바이어스가 걸린 오스셋 바이너리형 (또는 그의 보수형)을 채용하는 것이 일반적이다.

제1도는 종래의 오프셋 바이너리형 AD변환회로 한 예의 구성을 나타낸 블럭 도면이며, 제1도에 있어서 1은 정부 양극성을 가지는 입력 아나로그 신호의 입력단자, COMP는 전압(또는 전류) 비교회로(이하, 비교회로 COMP로 기재한다.) SAR는 축차 비교논리, DAC는 디지탈 아나로그 변환회로(이하 AD변환 회로 DAC라고 기재함) 2는 디지탈신호의 출력단자이며, 또한 제1도중에서 3은 스타트 신호의 입력단자, 4는 클럭신호의 입력단자, S는 스테이터스 신호의 출력단자, SE는 기준전원(도면에 나타낸 예에서는 DA변환회로 DAC는 중에 내장되어 있는 경우를 표시함). CS는 DA변환회로 DAC의 출력 전류원이다.

제1도에 표시한 종래의 옵셋트 바이너리형 AD변환회로에 있어서, 입력단자 1에 공급된 입력 아나로그 신호는 저항 R ₁ 을 통하여 가산점 α에 주어지며, 또한 위의 가산점 α에는 DA변환회로 DAC의 출력단자 C가 접속되어 있음과 더불어 바이어스 저항 R _b 를 통하여 기준 바이어스 전원 SE의 출력단자 b가 접속되어 있고, 또한 위의 가산점 α는 비교회로 COMP의 비교회로 입력단자에 접속되어 있다.

또, 위의 비교회로 COMP는 그의 기준 신호 입력단자가 접지되는 동시에 그 출력단자가 축차 비교 논리회로 SAR에 있어서의 직렬 입력단자 d에 접속되어 있다. 비교회로 COMP는 그곳에 설정되어 있는 임계치를 가산점 α의 전위가 넘거나 넘지 않거나에 따라 논리치 1또는 논리치 0의 출력을 축차 비교논리회로 SAR의 직렬 입력단자 d에 준다.

축차 비교논리회로 SAR은 입력단자 3에 주어지는 스타트 신호(제2a도)와 입력단자 4에 주어지는 클럭신호(제2c)에 의하여 소정의 동작을 하여 가산점 α의 전위를 접지 전위와 같게 할 수 있는 아나로그 신호가 DA변환회로 DA의 출력단자 C로부터 송출될 수 있는 디지탈 신호를 만들어 그것을 DA변환회로 DAC의 입력단자에 주는 동시에 AD변환회로의 출력단자 2로 송출한다.

또한 제2b도는 단자 5에 송출되는 스테애터스 신호를 나타내며 또한 2d도 내지 제2f도는 어떤 샘플링 주기에 있어서 가산치 α의 전위와 대응하여 DA변환회로 DAC의 입력단자에 주어지는 디지탈 신호가 MSB로부터 LSB까지의 각 자리수의 논리치가 MSB로부터 순차적으로 아랫자리로 결정되어 가는 것을 예시한 설명도이다. 제2d도 내지 제2f도중에 좌단 부분에 있어서의 사선을 친 부분은 스타트 신호가 가해지고 소거되기 이전의 축차 비교논리회로중의 래지스터 기억정보 내용이다. 또, 제3a도는 어떤 샘플링 주기에 있어서 DA변환회로 DAC로의 입력 디지탈 신호가 MSB로부터 LSB까지의 각 숫자자리가 모두 논리치 이라고 한 경우의 DA변환회로 DAC의 출력단자 C의 출력상태를 예시한 것이며 제3b도는 스테이더스 신호를 나타낸 도면이다.

그런데, 위의 설명한 제1도의 오프셋트 바이너리 형의 AD변환회로에서는 입력단자 1에 공급되는 입력신호가 0인 상태에서 가산점 α의 전위가 풀 스케일 전압의 1/2이 되도록 기준 바이어스 전원 SE로부터 바이어스 저항 R _b 를 통하여 바이어스 전압이 주어져 있다. 위의 상태에서 DA변환회로 DAC의 출력단자 C에는 DA변환회로 DAC에의 입력 디지탈신호로서 자연 2진 코드에서 MSB만이 논리치 1이며 다른 자리수의 논리치는 모두 0인 입력 디지탈 신호가 주어져 있는 경우와 대응하는 전압치의 아나로그 신호가 출력되도록 되어 있으며, 이 경우에 가산치 α의 전위는 위에 말한 바이어스 전압에 의해 결국 접지 전위와 같게 되어 있다.

입력단자 1에 저항 R ₁ 를 통하여 가산점에 주어지는 입력신호가 정부(正負)의 양극성을 가지는 교류신호인 경우에 그 피크. 피크치가 예를 들면 AD변환회로 풀 스케일과 일치하는 것이면 입력신호의 정(正)의 피크치에 있어서 축차 비교논리회로 SAR로부터 DA변환회로 DAC에 주어지는 디지탈 신호 및 AD변환회로의 출력단자 2에 송출되는 디지탈 신호는 그의 MSB로부터 LSB까지의 모든 자리수가 모든 논리치 1의 상태의 것으로 되며, 또한 입력신호의 부(負)의 피크치에 있어서의 위의 디지탈 신호는 의 MSB로부터 LSB까지의 모든 자리수의 논리치가 모드 0의 상태의 것으로 된다.

입력 교류신호에 있어서 위의 정부 피크치 이외의 부분에 대하여 각 부분에 있어서의 전압치에 따라 AD변환회로로부터 출력되는 디지탈신호는 위와같이 모든 자리수의 논리치가 모두 0상태의 2진수와 모든 자리수의 논리치가 1의 상태의 2진수와 사이에 있는 2진수를 나타내게 된다는 것은 물론이다.

위의 오프셋트 바이너리형의 AD변환회로나 의 보수형 AD변환회로는 종래부터 계측 검기용의 AD변환회로로 사용되어 왔으나 계측 기기용에서는 피측정 대상의 절대치를 정확히 계측할 수 있어야만 하기 때문에 계측기기용 AD변환회로로서는 AD변환회로를 구성하고 있는 구성 부분의 정밀도, 예를들면 라더 회로망의 정밀도나 그외의 구성부분의 정밀도로서 AD변환회로에서 필요로 되는 비트수 상당의 1/2 LSB이하의 정밀도가 요구되며 그 때문에 계측기기용으로 사용되고 있던 AD변환회로는 상당히 비싼 비품을 사용하기 때문에 값이 비싸지게되며 가격의 점으로 보아도 그것을 대중생활용 디지탈 기기에 사용할 수 없다.

그러므로 대중 생활용 오디오 PCM기기와 같이 대중 생활용 디지탈 기기에 사용할 수 있을 정도로 값이 싸고 또 소망의 성능을 갖춘 AD변환회로의 출현이 강력히 요망되었다.

그런데 오디오신호가 입력신호로서 주어져 AD변환동작을 하는 AD변환회로에 있어서는 오디오신호의 신호처리를 할 때 잡음이나 왜곡을 발생시키는 일이 있어서는 안된다. 그런데 제1도를 참조하여 설명한 바와 같은 동작에 의하여 AD변환을 하는 축차 비교형의 AD변환회로에서는 AD변환의 대상으로 되어 있는 아나로그 신호의 각 샘플 주기 마다의 신호 부분에 대하여 AD변환이 디지탈 신호에 있어서의 최상위 자리수 (MSB)의 논리치의 결정이 최초로 이루어지고 이하, 순차적으로 아랫자리수의 논리치가 결정되어 간다는 모양으로, 실행하기 때문에 DA변환동작에 있어서 디지탈 신호에 있어서의 MSB의 논리치 결정이 어떤 원인으로 잘못되면 큰 영향이 재생신호중에 나타나는 것이다.

한편, 오디오신호는 그것이 작은 신호레벨의 것이라고 하여도 많은 음(音)정보량을 포함하고 있는 것이기 때문에 작은 신호 레벨의 신호처리에 있어서도 마스킹 효과를 기대할 수 없기 때문에 작은 신호레벨의 신호처리에 있어서는 잡음의 발생 혼입이 있어서는 안된다.

그런데 AD변환회로에 있어서는 그것을 구성하고 있는 DA변환회로에 MSB오차 전압이 발생하거나 주변 논리회로 기타 부분에 직류 드리프트가 발생한다거나 하는 것을 피할 수 없으며 따라서 오디오신호가 작은 신호 레벨시에 있어서의 AD변환 동작시에 AD변환 대상으로 되는 오디오 신호에 혼입한 잡음으로 AD변환이 올바르게 이루어지지 않고 작은 신호레벨의 신호에 대한 변환의 분해능이 악화되고 또 재생신호중에 잡음이나 왜곡이 생기게 된다.

AD변환회로에 있어서 MSB오차 전압의 영향에 의한 분해능의 열화(劣化)를 방지하는 수단으로 D/A 그릿치가 정부 대칭으로 되도록 구성한 싸인 마그니튜드형으로 변환회로를 채용하는 것이 일반에게 알려져 있으나 이 수단을 적용한 경우에도 직류 드리프트에 의하여 정부 반전시의 연속성이 확보되지 않는 것이 문제가 되는등 회로 구성상 해결해야할 문제점이 많으며, 싸인 마그니 튜드형 DA변환회로를 사용한 AD변환회로에 의해서도 이미 설명한 여러가지 문제점을 모두 해결할 수 없다.

위의 여러 문제점을 해결하기 위해서는 예를들면 구성부품으로서 각각 높은 정밀도의 것을 사용하여 AD변환회로를 구성한다는 것이 생각되는데 이것으로는 낮은 가격이어야 된다는 것이 요구되는 대중생활용 디지탈 기기의 AD변환회로로서는 도저히 사용할 수 없다는 것은 이미 설명한 바와 같다.

본 발명은 값이 싼 구성 부품을 사용하여도 오디오신호의 신호처리에 있어 충분한 성능을 나타내는 값이 싼 AD변환회로를 제공하기 위하여 연구한 결과 신호처리의 대상으로 되는 신호가 오디오신호의 경우에는(1) 절대치 정밀도가 없어도 단조 증가성이 확보되어 있으면 된다. (2) 직류 드리프트 오프셋트가 AD변화되었다 하여도 재생신호중의 직류분의 변동은 인간의 귀로 느낄 수 없기 때문에 직류 드리프트 오프셋트에 대해서는 AD변환의 필요가 없다. (3) 적은 신호 레벨신호에 대해서는 충분한 분해능을 가지지 않으면 안된다. 라는 세가지 조건을 만족시킬 수 있도록 AD변환회로를 구성함으로써 필요한 성능을 지니고 있는 AD변환회로 값이 싸게 제공하는 것을 가능하게 하였다.

이하, 첨부도면을 참조하여 본 발명의 DA변환회로의 구체적인 내용을 상세히 설명한다. 제4도는 본 발명의 AD변환회로의 구성원리를 나타내는 블럭도면이며, 또 제5도는 본 발명의 한 실시형태의 AD변환회로를 블럭도면이다.

제4도 및 제5도에 있어서 위에 설명한 제1도에 나타낸 AD변환회로의 구성성분과 대응하는 구성부분에는 제1도중에 사용하고 있는 도면부호와 같은 도면부호가 붙여 있다. 먼저, 제4도에 나타낸 AD변환회로를 참조로 하여 본 발명의 AD변환회로의 구성원리 및 동작원리에 대하여 설명한다.

제4도에 있어서 AB는 부가 바이어스 회로이며 도시예에 있어서 부가 바이어스 회로 AB는 비교회로 COMP의 입력단자에 접속된 저항 R _s 와, 위에 말한 R _s 의 한쪽 끝이 접속되어 있는 비교회로 COMP의 기준신호 입력단자의 접지와의 사이에 접속되어 있는 콘덴서 C _b (바이어스 발생용 콘덴서C _b )에 의하여 구성되어 있다.

비교회로 COMP의 비교신호 입력단자가 접속되어 있는 저항 R _s 의 다른끝 쪽은 가산점 α에 접속되어 있다. 이와같이 제4도시의 AD변환회로에는 부가 바이어스 회로 AB가 설치되어 있기 때문에 AD변환회로의 AD변환동작시에 가산점 α에 나타나는 입력 아나로그 신호의 전압과 DA변환회로 DAC로부터의 출력전압과의 차의 전압 평균치 전류에 의하여 바이어스 발생용 콘덴서 C _b 는 충전된다.

그러므로 비교회로 COMP에 있어서의 비교동작은 가산점의 전압과 바이어스 발생용 콘덴서 C _b 의 비접지쪽의 단자 전압과의 비교에 의하여 이루어지게 되게 된다.

이와같이 제4도시의 AD변환회로에서는 부가 바이어스 회로 AB에 있어서의 바이어스용 콘덴서 C _b 의 비접지쪽의 단자 전압과 가산점 α의 전압과의 비교가 이루어져 있음으로 입력 아나로그신호의 진폭이 미리 정해진 범위내의 미소한 진폭인 것일때는 디지탈신호 출력에 있어서의 MSB의 논리치가 미리 정해진 한쪽 값에 고정된 상태가 되도록 자기(自己)바이어스가 주어져 있기 때문에 입력신호에 혼입된 잡음 또는 AD변환회로의 구성부재로 발생되는 잡음에 의하여 가산점의 전압이 변동하여도 AD변환회로내에 설치되어 있는 DA변환회로가 변화함이 없이 미소한 전압의 아나로그신호의 입력시에 있어서의 AD변환동작은 충분한 분해능을 가지고 이루어지는 동시에 AD변환동작에 의하여 잡음이 발생되는 수도 없다.

또, 입력의 아나로그신호의 진폭이 위에 설명한 미리정해진 범위를 넘을 경우에는 위의 디지탈신호 출력에 있어서의 MSB논리치의 고정상태가 해제되고 또는 AD변환회로의 본래 오프셋트 바이어스 전압치와 입력 아나로그신호의 진폭 0의 부분 전압치가 일치하도록 위 자기 바이어스 회로의 바이어스 전압이 변화하기 때문에 입력 아나로그신호가 풀 스케일과 대응하게 될 정도의 큰 진폭의 것으로 될 경우에도 AD변환회로는 입력 아나로그신호의 정극성파와 부극성파에 대하여 대칭적인 AD변환 동작을 할 수 있다.

제4도시의 AD변환회로에 있어서 부가 바이어스회로 AD를 구성하고 있는 저항 R _W 콘덴서 C _b 는 그에 의하여 정해지는 시정수가 입력 아나로그신호의 최저 주파수와 대응하는 주기에 비하여 충분히 길게 되도록 선정된다.

또한, 가산점 α의 전위는 입력 아나로그신호가 0인 때에 풀 스케일의 1/2의 전압치가 되도록 설정되어도 좋고 또는 입력 아나로그신호가 0인때 풀 스테일의 1/2전압치로부터 정 또는 부로 약간 어긋나게 설정되어도 좋다.

다음에 제5도에 나타낸 본 발명의 AD변환회로의 한 실시 형태에 대하여 설명한다. 이 제5도에 나타낸 AD회로는 AD변환회를 구성하고 있는 구성부재내에서 비교회로 COMP나 기준 바이어스 전원회로 SE등, 소위 선형회로와 축차 비교논리회로 SAR나 변환회로 DAC에 있어서는 논리 입력 회로 및 출력 레지스터(도시하지 않음)등과 같은 소위 디지탈회로가 섞여 혼재하고 있는 경우에 문제가 되는 잡음의 혼입(특히 디지탈 회로로부터 아나로그회로에의 잡음 혼입)을 잘 해소할 수 있는 구성으로 되어 있다.

즉, 일반적으로 선형회로는 정부 전원에 의하여 동작하는 회로 구성이 채용되어 있어 그 전원으로서는 정부 전원이 사용되고 있고, 디지탈회로는 정(또는 부)전원만을 사용하여 동작하는 구성으로 되어 있으나 선형회로와 디지탈회로가 혼재하는 경우에는 선형회로와 디지탈 회로간의 잡음혼입 방지를 위하여 전원의 접지분리가 위 회로간에 있어서의 잡음혼입 방지의 관점에서 중요시 되지 않으면 안된다.

제5도시의 AD변환회로에서는 디지탈 회로의 전원이 정 전원만을 사용하고 있기 때문에 입력 아나로그 신호가 0상태에 있어서는 가산점 α의 전위를 풀 스케일 1/2의 전압치보다 약간 부(負)로 하도록 하고 디지탈 회로에서 발생하는 정극성 잡음에 의해서도 비교회로의 비교동작이 잘못되는 일이 없도록 되어 있기 때문에 이것은 기준 바이어스 전원 SE와 가산점 α와 사이에 구성된 회로에 의하여 달성된다.

기준 바이어스 전원 SE의 정(正)의 전압은 저항 R ₁ , R ₂ 연산증폭기 OS로 이루어진 연산 증폭회로 FB에 의하여 부의 소정 전압으로 되어 저항 R _o 를 통하여 가산점 α에 주어지는 동시에 저항 R _b 를 통하여 비교회로 COMP의 기준신호 입력단자에 주어진다.

이에 의하여 가산점 α의 전위는 풀 스케일 1/2의 전압치보다 부로 어긋난 전압치에 설정되기 때문에 그 전압치는 저항 R ₁ , R ₂ 의 값을 변화 시킴으로서 소정의 전압치가 되게 된다는 것은 이미 알려져 있는 바와 같다.

위 회로 배치를 설명함으로써 가산점 α의 전위가 어긋나도 비교회로 COMP에 있어서의 기준신호 입력단자의 전압치도 가산점 α의 전압치의 어긋남과 같은 정도로 어긋나기 때문에 비교회로 COMP에 있어서의 기준 신호 입력단자의 전압치도 가산점 α의 전압치의 어긋남과 같은 정도로 어긋나기 때문에 비교회로 COMP에 있어서의 비교회로 입력단자와 기준신호 입력단자와의 상대적 전위차는 위의 회로배치가 설정되지 않을 경우와 같으며 위의 회로 배치를 설치하여도 비교회로에 있어서의 본래의 비교 동작에는 아무런 변화가 생기지 않는다.

제5도중에 있어서의 저항 R _s 와 콘덴서 C _b 는 제4도에 나타낸 AD변환회로중의 저항 R _s 와 콘덴서 C _b 와 같으며 R _s 와 콘덴서 C _b 에 의하여 자기 바이어스 동작이 이루어진다.

제6도는 제5도의 AD변환회로의 동작을 설명하는 파형도 이며 제6도중의 XX선은 입력 아나로그 신호가 0인 상태에 있어서의 가산점 α의 전위이고 이 전위는 연산 증폭회로 FB에 의하여 이미 설명한 바와 같이 풀 스케일 1/2의 전압치보다 소정의 전압치 정도만 부로 어긋나 있다.

제5도중의 입력단자 1에 입력 아나로그신호가 공급된 때에, 그 입력 아나로그신호가 부의 미소 전압인 경우에는 가산점 α에는 DA 변환회로 DAC의 출력전압과 저항 R _o 를 거쳐 주어진 오프셋트 전압과 저항 R ₁ 를 거쳐 주어지는 아나로그 신호의 전압과를 합친 전압이 생기며 그 전압이 저항 R _s 를 거쳐 바이어스용 콘덴서 C _b 에 가해짐으로써 바이어스용 콘덴서는 제6도중의 비교파형 X의 평균치 전류로 충전되어 바이어스용 콘덴스 C _b 의 비접지측 단자가 제5도중의 YY의 전압으로 되고 제6도중의 실선 도시의 비교 파형 X는 XX선의 전위와 YY선의 전위와의 전위차 α만 제6도중에 윗쪽으로 시프트되어 제6도중의 점선 도시의 비교파형 y가 된다.

즉, 비교파형은 자기 바이어스 회로에 의하여 생긴 자기 바이어스 전압 α에 의하여 바이어스가 걸리게 되는 것이다.

또, 위에 설명한 것과는 반대로 입력 아나로그가 정(正)의 미소 전압인 경우에는 제6도의 ZZ선으로 나타낸 것과 같은 전압까지 비교파형 Z가 시프트 하게 된다.(XX선의 전위와 ZZ선의 전위차만 자기 바이어스가 걸린다).

입력 아나로그 신호의 극성이 정에서 부(또는 부에서 정)로 변환한때는 바이어스 전압에 직류적 변동이 생기는데 이 직류적인 변동은 재생음에 있어서 인간의 귀에는 느낄 수 없는 것이기 때문에 아무런 문제가 되지 않는다.

본 발명의 AD변환회로에서는 자기 바이어스 회로를 설치함으로써 입력 아나로그 신호의 진폭이 미리 정해진 범위의 미소 진폭인 것일때에는 자기 바이어스 회로로 자동적으로 설정되어 있는 자기 바이어스에 의하여 입력의 미소 진폭 아나로그 신호가 비교회로에 설정되어 있는 한계치를 넘는 일이 없고 따라서 디지탈 신호의 MSB는 그 논리치가 미리 정해진 값으로 고정된 상태를 지니고 있기 때문에 입력 아나로그 신호가 작은 신호 레벨 상태일 때에는 문제가 되는 잡음 발생을 잘 억눌릴 수 있고 또 입력 아나로그 신호의 진폭이 미리 정해진 범위보다 큰 때에는 디지탈 신호 출력에 있어서의 MSB논리치의 고정상태가 해제되고, 또한 AD변환회로 본래의 오프셋트 바이어스 전압치의 입력 아나로그신호에 있어서의 진폭0의 부분의 전압치가 일치하도록 � �기 바이어스 회로에 의한 바이어스 전압이 변화하기 때문에 풀 스케일과 대응하는 큰 진폭이 아나로그신호가 입력된 때에는 입력 아나로그 신호의 정극성파의 부극성파에 대하여 AD변환동작이 대칭적으로 이루어지기 때문에 왜곡이 발생되는 일은 일어나지 않는다.

제7a도는 종래의 오프셋트 바이너리형 AD변환회로로부터의 출력신호를 좋은 특성을 지닌 DA변환회로로 DA변환을 하여 얻은 아나로그 신호를 파형도, 제7b도는 제7a도 도시의 아나로그 신호를 출력하고 있는 DA변환회로에의 입력 디지탈신호의 MSB비트 출력이면, 또한 제8a도 도면은 본 발명을 적용한 AD변환회로로부터의 출력신호를 좋은 특성의 DA변환회로로 DA변환하여 얻은 아나로그 신호의 파형도, 제8b도는 제8a도 도시의 아나로그 신호를 출력하고 있는 DA변환회로에의 입력 디지탈 신호의 MSB출력이다.

제7a도, 제7b도와 제8a도, 8b도를 비교하면 즉시 이해할 수 있다는 것과 같이 종래의 오프셋트 바이너리형 AD변환회로에서는 미소 입력전압 신호의 AD변환 동작시에 MSB논리치가 변화하여 신호중의 잡음이 혼입하고 본래의 양자화 잡음보다도 부분적으로 잡음이 증가한 신호에 발생하는데 대하여 본 발명의 AD변환회로에서는 미소한 신호영역에 있어서 자기 바이어스 회로에서 발생하여 오프셋트 바이어스에 의하여 MSB의 논리치를 특성치에 고정시킨 것으로써 종래의 AD변환회로에서 발생하고 있는 잡음의 발생이 없고 좋은 분해능으로 AD변환을 할 수 있다는 것은 명백하다.

이상과 같거니와 본 발명의 AD변한회로에 의하면 자기 바이어스 회로를 설치한다는 간단한 수단으로 값이 싼 구성부품으로 특성의 우수한 AD변환회로를 손쉽게 제공하는 것을 가능하게 한다.