技术领域
[0001] 本
发明属于模拟集成
电路设计领域，涉及一种逐次逼近型模数转换器的数字自校准装置及方法。
背景技术
[0002] 制约逐次逼近型模数转换器性能的主要因素包括比较器失调、噪声影响、电容寄生和电容失配等因素。由于制造工艺的偏差，电容通常会出现随机失配。当逐次逼近型模数转换器的电容阵列出现电容失配时，会对逐次逼近型模数转换器的整体线性度产生影响。对逐次逼近型模数转换器的电容阵列进行校准是提高逐次逼近型模数转换器线性度的重要技术。校准可以分为数字校准和模拟校准，而数字校准又包含前台校准和后台校准。模拟校准是指，使用设计模拟电路来配合检测和补偿主DAC阵列的失配，数字校准是指分析数字码从而计算电容失配并进行修正。前台校准是指模数转换器在正常工作之前，先进行校准，采用校准值进行模拟量到数字码的转换；而后台校准是指模数转换器工作之中同时进行校准。通常来讲，数字后台校准相比前台校准需要消耗更大面积。
[0003] 国内外许多科研人员对模拟校准技术研究方向上进行了一系列的研究，2007年Yasuhide Kuramochi等人设计了一款10bit逐次逼近型模数转换器，通过模拟校准去除了部分电容，从而减小了电路面积，该模拟校准方案为设计校准DAC阵列，使用校准电容阵列搜索主DAC阵列的偏差，并将结果写入寄存器中。2010年Zhenning Wang等人提出一种前台校准技术，通过校准DAC阵列校准每个待校准电容，并将校准DAC阵列的反转结果通过ALU进一步计算为校正项从而完成电容失配校准。2016年Yaguang Zhu等人设计了校准电容器阵列，在校准开始时，不断接入校准电容阵列来补偿比较器两端
电压，直到比较器反转，此时记录下消耗的校准电容，在正常转换数字码时，校准电容与转换电容阵列同时反转，来补偿电容失配的损失。数字校准技术的研究又可以分为前台和后台校准。在前台校准的研究方向上，Xian Gu等人提出一种根据码
密度校准
算法，通过计算码值出现
频率，调整可配置电容器。2017年Junhua Shen提出一种LSB重复结构来降低噪声，同时使用了低位电容校准高位电容的前台校准算法，同时由于LSB重复结构增加了误差的可测范围，提高了校准的
精度。此外，Chang Dong-Jin等人提出可以优化校准算法，来减小了前台校准的电容数量。在后台校准上，McNeill John A等人提出LMS后台校准算法来
迭代直到码值线性变化，此时电容阵列存储并用于后续计算。还有Liu W等人提出的基于扰动的校准算法，在电容阵列上设计一个额外电容，根据此电容的切换，会引入扰动电压，利用此扰动，来迭代计算电容阵列。此外，还可以通过片外校准来减小电路面积同时也可以最小化电容失配带来的性能损失，Yingying Chi通过设计片外校准和自举
开关以及动态
锁存型电压
放大器等方式来提高精度。
发明内容
[0004] 本发明的目的在于克服上述
现有技术中存在逐次逼近型模数转换器的数字前台校准算法的计算电路复杂，精度低的缺点，提供一种逐次逼近型模数转换器的数字自校准装置及方法。
[0005] 为达到上述目的，本发明采用以下技术方案予以实现：
[0006] 一种逐次逼近型模数转换器电容数字自校准装置，所述模数转换器包括互补的正电容阵列和负电容阵列，所述电容数字自校准装置包括校准开关、比较器和逻辑控制单元；
[0007] 正电容阵列和负电容阵列内对应的互补电容形成电容单元，电容单元内部的所有电容的容值相等；正电容阵列内所有电容的上极板与比较器第一输入端和校准开关第一端均连接，下极板接基准电压或地；负电容阵列内所有电容的上极板与比较器第二输入端和校准开关第二端均连接，下极板接基准电压或地；比较器的输出端连接逻辑控制单元，逻辑控制单元与正电容阵列和负电容阵列均连接；
[0008] 逻辑控制单元用于电容下极板接基准电压或地的切换。
[0009] 本发明逐次逼近型模数转换器电容数字自校准装置进一步的改进在于：
[0010] 还包括寄存器，寄存器用于寄存电容校准后的校准权重值。
[0011] 本发明另一方面，一种逐次逼近型模数转换器电容数字自校准方法，包括以下步骤：
[0012] S1：将正电容阵列和负电容阵列的所有电容的下极板均接基准电压并闭合校准开关；
[0013] S2：断开校准开关，选取首位校准电容单元，并将首位校准电容单元的正电容的下极板接地在比较器两端引入第一电压差，将第一电压差与0比较并输出比较结果；
[0014] S3：当比较结果为1时，通过逻辑控制单元控制正电容阵列内的电容，从最高位电容至最低位电容依次进行下极板接基准电压至下极板接地的切换；当比较结果为0时，通过逻辑控制单元控制负电容阵列内的电容，从最高位电容至最低位电容依次进行下极板接基准电压至下极板接地的切换；
[0015] S4：通过比较器输出量化结果Dn-1，Dn-2，…，D0，其中，n为电容单元个数；
[0016] S5：通过式(1)得到首位校准电容单元的正电容量化结果Dout_p：
[0017]
[0018] 其中：Di为非冗余位电容i切换对应的量化结果，Wi为非冗余位电容i的标准权重值，Dr为冗余位电容r切换对应的量化结果，Wr为冗余位电容r的标准权重值；
[0019] S6：将首位校准电容单元的负电容的下极板接地，其余电容的下极板均接基准电压在比较器两端引入第二电压差，将第二电压差与0比较并输出比较结果；
[0020] S7：重复S3至S5得到首位校准电容单元的负电容量化结果Dout_n：
[0021] S8：通过式(2)得到首位校准电容单元的量化结果Dout：
[0022] Dout＝(Dout_n-Dout_p)/2 (2)
[0023] S9：通过式(3)得到首位校准电容单元的校准结果W'：
[0024] W'＝2×Dout-W (3)
[0025] 其中，W为首位校准电容单元的标准权重值；将首位校准电容单元的校准结果W'作为首位校准电容单元的校准权重值，完成首位校准电容单元的校准；
[0026] S10：重复S1至S9依次校准首位校准电容单元的高位电容单元，至所有高位电容单元校准完成。
[0027] 本发明逐次逼近型模数转换器的数字自校准方法进一步的改进在于：
[0028] 所述首位校准电容单元内正电容/负电容的电容值Ci为：
[0029]
[0030] 其中：Cmin为模数转换器的最小电容值， 为首位校准电容单元内正电容/负电容的电容失配率。
[0031] 所述S9采用A9替代：
[0032] A9：重复S1至S8若干次，得到若干个首位校准电容单元的量化结果Dout，通过式(4)得到首位校准电容单元的若干个校准结果W'：
[0033] W'＝2×Dout-W (4)
[0034] 其中，W为首位校准电容单元对应的标准权重值；将首位校准电容单元的若干个校准结果W'求平均得到首位校准电容单元最终的校准结果，将首位校准电容单元最终的校准结果作为首位校准电容单元的校准权重值。
[0035] 所述A9中重复S1至S8的次数为500～1000次。
[0036] 所述正电容阵列和负电容阵列内电容均至少设计1个冗余位电容，正电容阵列或负电容阵列内所有电容满足：
[0037]
[0038] 其中，Voffset比较器的失调电压，Wj为电容j的标准权重值。
[0039] 所述正电容阵列和负电容阵列均至少包括13个电容。
[0040] 与现有技术相比，本发明具有以下有益效果：
[0041] 本发明逐次逼近型模数转换器的数字自校准装置，通过闭合校准开关，保证电容单元内部的电容的上极板电压保持一致，待校准电容单元的下极板连接基准电压或地，通过基准电压或地的切换即可在比较器两端引入模拟电压差，通过逻辑控制单元控制其余电容下极板接基准电压或地的切换，进而逐次逼近待校准电容单元引入的模拟电压差，实现待校准电容单元的校准，采用已有电容进行校准的方式，通过复用电路，不增加额外校准电路，大大节省了电路面积和芯片量产时的成本。
[0042] 本发明逐次逼近型模数转换器的数字自校准方法，用低位电容校准高位电容的方式，通过对正电容量化得到第一电压差对应的数字码Dout_p，对负电容量化得到第二电压差对应的数字码Dout_n，再对Dout_p、Dout_n做差、取平均的方法，消除了比较器失调电压对校准电容权重值的影响，提升校准精度，通过复用电路，通过低位电容依次校准首位校准电容单元的高位电容单元，至所有高位电容单元校准完成，简单易实现，不需要额外的校准电路，极大的降低了数字前台校准算法的计算电路的设计复杂性。
[0043] 进一步的，通过根据特定工艺电容的失配误差大小，准确判断通过该方法进行校准的起始位电容，有效地精简了校准流程，同时不丧失校准的精度。
[0044] 进一步的，通过校准500～1000次再取平均的方法，由于噪声服从均值为0的正态分布，因此消除了电路噪声对校准电容权重值的影响，获得更加精确的标准权重值。
[0045] 进一步的，设置DAC电容阵列的冗余位电容，使得电容阵列内任一电容的标准权重值大于该电容低位电容标准权重值和比较器失调电压之和，从而保证了低位电容阵列能够对高位电容权重值与比较器失调电压之和进行量化。
附图说明
[0046] 图1为本发明的数字自校准装置示意图；
[0047] 图2为本发明的数字自校准方法示意图；
[0048] 图3为本发明的模数转换器工作
流程图；
[0049] 图4为本发明的校准前的INL结果图；
[0050] 图5为本发明的校准后的INL结果图；
[0051] 图6为本发明的校准前的DNL结果图；
[0052] 图7为本发明的校准后的DNL结果图；
[0053] 图8为本发明的校准前ENOB多次仿真结果图；
[0054] 图9为本发明的校准后ENOB多次仿真结果图。
具体实施方式
[0055] 为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明
实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。
[0056] 需要说明的是，本发明的
说明书和
权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何
变形，意图在于
覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
[0057] 下面结合附图对本发明做进一步详细描述：
[0058] 参见图1，本发明一方面，逐次逼近型模数转换器电容数字自校准装置，所述模数转换器包括互补的正电容阵列和负电容阵列，所述电容数字自校准装置包括校准开关、比较器、寄存器和逻辑控制单元；正电容阵列和负电容阵列内对应的互补电容形成电容单元，电容单元内部的所有电容的容值相等；正电容阵列内所有电容的上极板与比较器第一输入端和校准开关第一端均连接，下极板接基准电压或地；负电容阵列内所有电容的上极板与比较器第二输入端和校准开关第二端均连接，下极板接基准电压或地；比较器的输出端连接逻辑控制单元，逻辑控制单元与正电容阵列和负电容阵列均连接；逻辑控制单元用于电容下极板接基准电压或地的切换，寄存器用于寄存电容校准后的校准权重值。
[0059] 参见图2，本发明另一方面，逐次逼近型模数转换器电容数字自校准方法，包括以下步骤：
[0060] S1：将正电容阵列和负电容阵列的所有电容的下极板均接基准电压并闭合校准开关。
[0061] S2：断开校准开关，选取首位校准电容单元，并将首位校准电容单元的正电容的下极板接地在比较器两端引入第一电压差，将第一电压差与0比较并输出比较结果；首位校准电容单元内正电容/负电容的电容值Ci为：
[0062]
[0063] 其中：Cmin为模数转换器的最小电容值， 为首位校准电容单元内正电容/负电容的电容失配率。
[0064] S3：当比较结果为1时，通过逻辑控制单元控制正电容阵列内的电容，从最高位电容至最低位电容依次进行下极板接基准电压至下极板接地的切换；当比较结果为0时，通过逻辑控制单元控制负电容阵列内的电容，从最高位电容至最低位电容依次进行下极板接基准电压至下极板接地的切换；
[0065] S4：通过比较器输出量化结果Dn-1，Dn-2，…，D0，其中，n为电容单元个数；
[0066] S5：通过式(1)得到首位校准电容单元的正电容量化结果Dout_p：
[0067]
[0068] 其中：Di为非冗余位电容i切换对应的量化结果，Wi为非冗余位电容i的标准权重值，Dr为冗余位电容r切换对应的量化结果，Wr为冗余位电容r的标准权重值；
[0069] S6：将首位校准电容单元的负电容的下极板接地，其余电容的下极板均接基准电压在比较器两端引入第二电压差，将第二电压差与0比较并输出比较结果；
[0070] S7：重复S3至S5得到首位校准电容单元的负电容量化结果Dout_n：
[0071] S8：通过式(2)得到首位校准电容单元的量化结果Dout：
[0072] Dout＝(Dout_n-Dout_p)/2 (2)
[0073] S9：通过式(3)得到首位校准电容单元的校准结果W'：
[0074] W'＝2×Dout-W (3)
[0075] 其中，W为首位校准电容单元的标准权重值；将首位校准电容单元的校准结果W'作为首位校准电容单元的校准权重值，完成首位校准电容单元的校准。
[0076] 上述步骤S9可以采用A9替代：
[0077] A9：重复S1至S8若干次，优选500～1000次，最优选为512次，得到若干个首位校准电容单元的量化结果Dout，通过式(4)得到首位校准电容单元的若干个校准结果W'：
[0078] W'＝2×Dout-W (4)
[0079] 其中，W为首位校准电容单元对应的标准权重值；将首位校准电容单元的若干个校准结果W'求平均得到首位校准电容单元最终的校准结果，将首位校准电容单元最终的校准结果作为首位校准电容单元的校准权重值。
[0080] S10：重复S1至S9依次校准首位校准电容单元的高位电容单元，至所有高位电容单元校准完成。
[0081] 下面详细介绍本发明的原理：
[0082] 以13个电容组成的电容阵列为例，介绍本发明数字自校准方法。
[0083] 采用二进制冗余位作为电容阵列的冗余设计，输入采用差分输入结构，因此设计正电容阵列和负电容阵列作为互补电容对。正电容阵列和负电容阵列均至少包括13个电容，对13个正电容按从大到小排序，依次为C13p，C12p，…，C0p，对应权重为BW13p，BW12p，…，BW0p；对13个负电容按从大到小排序，依次为C13n，C12n，…，C0n，对应权重为BW13n，BW12n，…，BW0n。使用单位电容权重来完成归一化，因此BW0p＝BW0n＝1。模数转换器的比较器产生的比较结果对应每一位电容为b13，b12，…，b0。模数转换器的电容权重值W13，W12，…，W0存储在寄存器中，可通过复位、校准和寄存器写入三种方式改变电容权重值，在量化和校准过程中通过电容权重值和比较器结果可计算出校准结果和量化结果。其中，电容权重值是计算中使用的值，电容权重是电容阵列每一位电容对应的实际权重。正电容阵列和负电容阵列内电容均至少设计1个冗余位电容，正电容阵列或负电容阵列内所有电容满足：
[0084]
[0085] 其中，Voffset比较器的失调电压，Wj为电容j的标准权重值。
[0086] 本逐次逼近型模数转换器工作流程参见图3，电路的工作流程具体如下：
[0087] 1)上电前复位默认状态。
[0088] 2)启动前操作：配置中断使能、基准等寄存器。
[0089] 3)配置开机：开机启动后模数转换器进入开机准备状态，持续5us后进入待机状态。
[0090] 4)启动后操作：配置校准使能，同时配置校准时取平均的次数，校准可由内部
硬件处理，也可由外部
软件处理。
[0091] 5)采集校准数据操作。
[0092] 6)正常量化：正常量化结果当发现精度或线性度不能达到指标时，可重新配置校准使能，再次开启校准。
[0093] 由于不同的电容其失配率与面积有关，通常面积越大失配越大，本校准方法需要根据电容工艺的需要选取合适的电容来作为首位待校准电容。根据电容工艺匹配性给出的失配曲线，结合电容的面积可计算出不同电容的失配率，从而可以计算出首位可以量化电容失配的电容，以此电容作为第一个待校准电容。其具体计算方法为：
[0094]
[0095] 其中，Ci为待校准的第一个电容，Cmin为DAC最小电容， 为该电容的电容失配率。
[0096] 本例以第七位电容作为第一位待校准电容为例，其具体校准步骤为：
[0097] 步骤A：所有电容下极板接基准电压(Vref)，同时闭合校准开关φSH_CALIB。此时正电容和负电容的上极板电压保持一致。
[0098] 步骤B：断开校准开关φSH_CALIB。
[0099] 步骤C：待校准电容C7p接地，其余电容开关不改变。此时由于首位校准电容的开关切换，比较器两端的电压产生电压差，此电压差可表示为：
[0100]
[0101] 步骤D：通过SAR逻辑控制单元控制电容的下极板进行接基准电压或地的切换，逐次逼近首位校准电容开关切换引入的模拟电压，进行量化，得到比较器输出结果D12，D11，…，D0。
[0102] 步骤E：计算量化结果Dout_p，其具体计算公式为：
[0103]
[0104] 步骤F：待校准电容C7n接地，C7p及其余电容开关接基准电压，比较器两端的电压产生电压差，此电压差可表示为：
[0105]
[0106] 步骤G：通过SAR逻辑控制单元切换，逐次逼近待校准电容开关切换引入的模拟电压，进行量化，得到比较器输出结果d12，d11，…，d0。
[0107] 步骤H:计算量化结果Dout_n，其具体计算公式为：
[0108]
[0109] 步骤I：消除比较器失调电压的影响，其具体计算公式为：
[0110] Dout＝(Dout_n-Dout_p)/2
[0111] 步骤J：计算校准结果W7′，其具体计算公式为：W7′＝2×Dout-W7。
[0112] 步骤K：重复步骤A到J校准同一位电容512次平均数作为电容C7的最终校准结果，存储在寄存器中作为正常工作模式下的权重。校准完成该位后，需要校准下一位电容，直到所有高位电容校准完成。
[0113] 本发明的权重校准方法复用逐次逼近型模数转换器的量化计算单元，减小了电路面积。同时利用冗余位的存在，使低位电容可以量化高位电容权重，进而完成数字前台校准。图4和图6是校准前的INL、DNL仿真图，图5和图7校准后的INL、DNL仿真图，其DNL由±1.5LSB减小到±0.8LSB，INL由±20LSB减小到±2LSB，其线性度有大幅提升。图8和图9是校准前后多次仿真其ENOB变化图，其ENOB从11bits左右提升为14bits左右。
[0114] 以上内容仅为说明本发明的技术思想，不能以此限定本发明的保护范围，凡是按照本发明提出的技术思想，在技术方案
基础上所做的任何改动，均落入本发明权利要求书的保护范围之内。
