专利汇可以提供Arbeitsverfahren zur Lösung der Gleichungen des Typs z = k x1 y1 op x2 y2 op ... op xn ym专利检索,专利查询,专利分析的服务。并且Zur Lösung der Gleichung erfolgt in einem ersten Schritt die Verarbeitung der unabhängigen und abhängigen Veränderlichen x 1 , x,...x n , z zur Bestimmung des Radikanten unter Verwendung digitaler Bausteine eines Rechners durch Ausführen elementarer Rechnungsoperationen und durch Potentieren. In einem weiteren Verfahrensschritt wird ein genäherter Anfangs-Lösungswert für die abhängige Veränderliche z berechnet und in einem Komparator mit dem errechneten Wert des Radikanten verglichen. Durch rekursive Iteration des genäherten Wertes der abhängigen Veränderlichen z in einer auf den Komparator rückgekoppelten Schaltung mit einem Demultiplexer mit einem Zähler, einem Speicher und einem Register sowie einer Ablaufsteuerung erfolgt eine sukzessive Approximation der Gleichung.,下面是Arbeitsverfahren zur Lösung der Gleichungen des Typs z = k x1 y1 op x2 y2 op ... op xn ym专利的具体信息内容。
Der Erfindung liegt die Aufgabe zugrunde, mittels eines Iterationsverfahrens eine sukzessive Approximation der Gleichung des Typs
Insbesondere kann nach diesem Arbeitsverfahren die Lösung der für Bildelement-Generatoren in Anzeige-Steuereinheiten wichtigen Gleichung
Sowohl die Gleichung in der allgemeinen Form zk = x1y1 op x2y2 op...opxnym als auch die davon für eine bestimmte Anwendung abgeleitete Gleichung
Gemäß einer vorteilhaften Weiterbildung der Erfindung besteht die rekursive Iterationsschleife aus einem von einem Zähler gesteuerten Demultiplexer, der mit dem Ausgang eines Komparators verbunden ist, einen Latch, dessen Ausgang einem Rechenwerk zur rechnerischen Aufbereitung der Gleichung zurückgeführt ist.
Die Erfindung und weitere Einzelheiten der Erfindung werden anhand der Figuren 1 bis 4 beispielsweise erläutert. Es zeigen
Zur Durchführung des Arbeitsverfahrens zur Lösung der Gleichung in der allgemeinen Form ist durch Potentieren einer Umformung vorzunehmen.
Der Zähler ZL1 addressiert über den Demultiplexer DEM1 das höchstwertige Bit des in dem Speicher SP1 einzureibenden Wortes z A, das vorerst auf logisch "1 gesetzt ist. Alle niederwertigen Bits bleiben im logischen "0"-Zustand. Der im Rechenwerk 5 erstellte genäherte Anfangswert
Zeigt sich bei diesem Vergleich, daß
Der ermittelte Wert zA wird in das Register REG1 übernommen. Auf diese Weise lassen sich alle 1 Bit des gesuchten Wertes z mit einem Zähler von maximal 1 LSB be stimmen.
FIG 2 zeigt ein Ausführungsbeispiel für eine Schaltung zur Lösung der vereinfachten Gleichung
Für eine der unabhängigen Veränderlichen (x,) besteht die Schaltung eingangsseitig aus zwei-Addierern AD1, AD2 zur Summenbildung der Klammerausdrücke (z -x,) und (z + x,) die zur Produktbildung einem nachgestalteten Multiplizierer MUP1 zugeführt werden. Zur Vorzeichenumkehr der unabhängigen Veränderlichen x, für den Rechenvorgang im Addierer AD1 wird mittels eines vorgeschalteten 2er-Komplement-Bildners KB eine Vorzeichenumkehr des digitalen Wertes erreicht.
Die zweite unabhängige Veränderliche x2 wird einem programmierbaren Festspeicher PROM
Gleichzeitig wird in einem weiteren programmierbaren Festspeicherbaustein PROM AW auf den beiden unabhängigen veränderlichen x, und x2 ein angenäherter Anfangswert der abhängigen Veränderlichen z nach folgender Beziehung gebildet.
Die an den Ausgang des Komparators KP2 angeschlossene Iterationsschaltung besteht wieder aus einem Demultiplexer DEM2 mit einem Zähler ZL2, einem Speicher SP2 und einem Register REG2. Den Zähler ZL2 und der Speicher SP2 werden zur Reduzierung der Rechenzeit aus dem programmierbaren Festspeicherbaustein PROM AN mit einem angenäherten Anfangswert geladen, so daß nur noch die verbleibenden niederwertigen Bits des Wertes zA durch rekursive Iteration berechnet werden müssen. Der am Ausgang des Speichers SP2 abgenomme Wert z wird zur Summenbildung in den Addierern AD1, AD2 über die Rückführung angeboten.
Eine Ablaufsteuerung ABS2 steuert auch hier die Schrittfolge des Arbeitsverfahrens.
Im Ausführungsbeispiel nach FIG 3, das der Realisierung der vereinfachten Gleichung
Das Ausführungsbeispiel nach FIG 4 ermöglicht eine aufwandsoptimierte Lösung der Gleichung
Die digitalen Bausteine zur rechnerischen Aufbereitung der Gleichung bestehen aus einem Multiplexer MUX und einem nachgeschalteten Multiplizierer-Akkumulator MAC. An drei Eingängen des Multiplexers MUX werden die beiden unabhängigen Veränderlichen x, und x, sowie der Wert z über die Rückführung der Rekursionsschleife zugeführt. Zu Beginn der Rechenoperation wird durch den Multiplexer MUX die unabhängige Veränderliche x, auf den Multiplizierer-Akkumulator MAC geschaltet, der den Wert x f errechnet und intern im Akkumulator zwischenspeichert. Nach Umschaltung des Multiplexers MUX auf x2 berechnet der Multiplizierer-Akkumulator MAC den entsprechenden Wert
标题 | 发布/更新时间 | 阅读量 |
---|---|---|
一种应用于CMOS图像传感器的高精度阵列模数转换器 | 2020-05-08 | 980 |
集成电路和参考电压发生电路 | 2020-05-13 | 470 |
一种逐次逼近型模数转换器的数字自校准装置及方法 | 2020-05-14 | 691 |
用于微测热辐射计检测器的片上偏置校准和读出集成电路 | 2020-05-13 | 466 |
用于分析转动角度传感器的信号的装置和方法 | 2020-05-11 | 918 |
储存电容器模数转换器中的共模抑制 | 2020-05-13 | 760 |
神经网络电路 | 2020-05-17 | 171 |
一种逐次比较型AD转换器 | 2020-05-14 | 412 |
基于压电陶瓷的动态断煤信号报警装置及其逻辑设计 | 2020-05-16 | 177 |
一种单项用电器检测系统 | 2020-05-13 | 1017 |
高效检索全球专利专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台,是提供专利分析,专利查询,专利检索等数据服务功能的知识产权数据服务商。
我们的产品包含105个国家的1.26亿组数据,免费查、免费专利分析。
专利汇分析报告产品可以对行业情报数据进行梳理分析,涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度,系统通过AI智能系统对图表进行解读,只需1分钟,一键生成行业专利分析报告。