一种基于数据转换跟踪环路的比特同步跟踪系统
阅读：422发布：2020-05-11
专利汇可以提供一种基于数据转换跟踪环路的比特同步跟踪系统专利检索，专利查询，专利分析的服务。并且本 发明 涉及通信技术领域，具体涉及一种基于数据转换 跟踪 环路的比特同步跟踪系统，包括数据转换跟踪环，所述数据转换跟踪环输入 信号 和噪声同时加到上下两个支路，上支路进入同相积分清除 电路 ，下支路进入中相积分清除电路，上下两个支路的输出同时加至相乘器，获得与同步误差成比例的误差 电压 ，误差电压信号经滤波后控制数控 振荡器 ，将数控振荡器输出的定时脉冲T1(t)作为码同步时钟输出，同相支路的判决器输出ak作为解调的数据输出；本发明能够独立的进行位同步，在 算法 实现时能够极大降 低信号 处理的复杂度和出错率。位同步和载波同步( 频率 误差)互不相关，使得 信号处理 简单并且容易实现，具有很强的创造性。，下面是一种基于数据转换跟踪环路的比特同步跟踪系统专利的具体信息内容。
1.一种基于数据转换跟踪环路的比特同步跟踪系统，其特征在于，包括数据转换跟踪环，所述数据转换跟踪环输入信号和噪声同时加到上下两个支路，上支路进入同相积分清除电路，下支路进入中相积分清除电路，上下两个支路的输出同时加至相乘器，获得与同步误差成比例的误差电压，误差电压信号经滤波后控制数控振荡器，将数控振荡器输出的定时脉冲T1(t)作为码同步时钟输出，同相支路的判决器输出ak作为解调的数据输出。
2.根据权利要求1所述的基于数据转换跟踪环路的比特同步跟踪系统，其特征在于，所述上支路进入同相积分清除电路，清除时刻由数控振荡器输出的定时脉冲T1(t)决定，每次清除将积分结果加至判决器，在通过判决和转换判别之后，得到输入信号码元转换的信息；
所述下支路进入中相积分清除电路，清除时刻由数控振荡器输出的定时脉冲T2(t)决定；T2(t)与T1(t)在时间上差T/2，将此输出经适当延迟后，与上支路的输出同时加至相乘器，消除信号码元转换的影响，获得与同步误差成比例的误差电压。
3.根据权利要求1所述的基于数据转换跟踪环路的比特同步跟踪系统，其特征在于，所述数据转换跟踪环路由同相积分器、中相积分器、判决器、转换判决器、延时器、环路滤波器和数控振荡器构成。
4.根据权利要求3所述的基于数据转换跟踪环路的比特同步跟踪系统，其特征在于，所述同相积分器对输入数据完成一个周期T内的积分,其积分区域在准确同步时与一个码元重合，从一个定时脉冲到下一个定时脉冲，其积分作用表示如下:
式中K1为积分器常数；τe为NCO输出的同步信号相对于输入码元起始时间的延迟量；准确同步时τe＝0；NCO信号滞后时τe>0；NCO信号超前时τe<0；
在τe＝0的情况下，同相积分器在清除时刻的输出值等于K1AT或-K1AT，在τe<0或τe>0的情况，同相积分器在清除时刻的输出值都将比τe＝0时的值小，等于±K1AT(1-2τe),其极性取决于信号码的极性。
5.根据权利要求3所述的基于数据转换跟踪环路的比特同步跟踪系统，其特征在于，所述判决器是一个输入输出特性为符号函数
的硬限幅器，在同步或者NCO超前或者NCO滞后，对应于信号正码元，其输出总是+1，对应于信号负码元，其输出总是－1。
6.根据权利要求3所述的基于数据转换跟踪环路的比特同步跟踪系统，其特征在于，所述转换判别器检查两个相邻的输入码元ak-1与ak,判别其转换的性质，其判别规则如下：
由Ik去控制相乘器，当无码元转换时(Ik＝0)将中相积分支路的输出Jk消除；
当码元由正到负转换时(Ik＝+1),Jk得以直通；
当码元由负到正转换时(Ik＝-1),将Jk进行反相后通过，数码转换信号Ik可对中相积分支路输出的含有同步误差信息的信号Jk进行适当的极性变换。
7.根据权利要求3所述的基于数据转换跟踪环路的比特同步跟踪系统，其特征在于，所述中相积分器的积分区域跨在两个码元之间,积分域的宽度先假定为一个码元的宽度T,则它的积分作用可表示为：
式中K2为中相积分器的常数；
当准确同步时，只要码元有转换，不论是由负转换到正，或由正转换到负，其积分结果，在清除时刻的输出值都等于零；
当连续出现两个相同极性的码元，即无转换时，积分结果为±K2AT，但由于此时转换判别器输出Ik＝0，Jk被消除，对环路无作用；
当存在同步误差时，中相积分器有输出；
当NCO信号超前时：
若ak-1＝-1,ak＝+1,Ik＝-1,因中相积分输出为Jk＝-2K2Aτe，则vd(t)＝2K2Aτe；
若ak-1＝+1,ak＝-1,Ik＝+1,因中相积分输出为Jk＝2K2Aτe，则vd(t)＝2K2Aτe；
当NCO信号滞后(即τe>0)时：
若ak-1＝-1,ak＝+1,Ik＝-1,因中相积分输出为Jk＝2K2Aτe,则vd(t)＝-2K2Aτe；
若ak-1＝+1,ak＝-1,Ik＝+1,因中相积分输出为Jk＝-2K2Aτe，则vd(t)＝-2K2Aτe。
8.根据权利要求3所述的基于数据转换跟踪环路的比特同步跟踪系统，其特征在于，所述环路滤波器采用二阶环路滤波器，
其差分方程有如下的形式：
yk＝G1xk+G2(xk-xk-1)+G3yk-1
其中 τ1、τ2是时间常数，决定环路的响应能力，ΔT是环路滤波
器信号输入间隔，G1、G2、G3具体数值根据不同的码率由DSP预置。
9.根据权利要求8所述的基于数据转换跟踪环路的比特同步跟踪系统，其特征在于，所述环路滤波器的系数，由以下步骤完成：
先确定环路带宽，码环的环路带宽可由下式计算：
BL＝Re*p
其中Re为环路更新率，p为带宽相对于环路更新率的倍数，环路输出信噪比与BL有关，减小BL能改善输出信噪比；
确定环路带宽和振荡系数以后；根据下式计算环路谐振频率ωn：
环路增益K＝Kd*KNCO，其中鉴相增益Kd通过实测获得，或由下式计算：
Kd＝Ain*fs/(Rb*π)
式中输入信号的幅度Ain通过实测获得；fs为抽样频率，Rb为码元速率；
DDS中NCO的增益 其中fc为NCO输入的参考频率，N为NCO的字长即位数；
再令 则根据 计算出G1和G2的值。
一种基于数据转换跟踪环路的比特同步跟踪系统
技术领域
[0001] 本发明涉及通信技术领域，具体涉及一种基于数据转换跟踪环路的比特同步跟踪系统。
背景技术
[0002] 由于遥测信息是一串相继的码元序列，且呈现具有一定周期的数据结构，即帧结构，它以帧长为周期插入帧同步码组来分隔定位。在接收端，首先必须知道每个码元的起止时刻，这就需要在接收端产生一个与码元起止时刻对齐的定时脉冲序列，即码时钟，其次是要在受噪声干扰的弱信号中，正确识别信号，这就需要在接收端进行码元判决。码同步器的作用就是在接收端恢复码同步时钟和进行码元判决，它是数字通信的诸多同步之中的首要问题，没有码同步就无从解出传输的数字信息，只有实现码同步之后，才能进一步实现帧同步，实现数据的正确分路，以便进行后续的处理与显示等任务。码同步的不良将给系统的传输质量带来严重的影响，甚至使整个系统不能正常的工作，各种数据失去价值。因此，需要在中低速码同步器的基础上，进一步设计高速码同步器，来实现高速数据传输系统的正常工作，从而适应航天测控系统的发展需要。
[0003] 由于模拟码同步器和数模混合码同步器在设备稳定性和可靠性方面存在着固有弱点，需要开发全数字高速码同步器，而随着数字技术的发展和器件水平的提高，为开发全数字高速码同步器提供了保障。本课题的目的就是研究高速码同步算法并设计一个能满足高速数据传输要求的全数字高速码同步器。
[0004] 在现代通信系统中，模/数转换(ADC)通过可获得的技术尽可能的在远离起始端的地方实现。通常，接收信号被放大并下变频到适当的频率用于数字变换。因此，各种系统功能都是数字化实现的，包括载波、副载波和符号同步，以及符号判决和解码。根据实际的应用，可以对基带信号(同相和中相)进行抽样，也可以对中频(IF)信号进行抽样。进一步，抽样时钟可以独立确定或者是由码同步环来控制。在前一种情况中，抽样速率和码速率是不成比例的(非整数倍)；在后一种情况中，抽样时钟可以被调整，这样每个接收符号中的抽样数都是整数。所有这些问题影响到最后的接收机的结构和设计，并且影响各种环路中交调-耦合(cross-coupling)的数目。
[0005] 符号同步器是数字通信系统的心脏部分，它给接收机的许多基本组成部分提供符号定时。需要准确的符号定时而进行正常工作的子系统包括：匹配滤波器、SNR估计器、科斯塔斯同相和中相累加清除滤波器，以及其他各种各样的基带锁定判决器。在功率有限信道中，符号同步器通常从含有噪声的信号中直接提取符号定时，并且被恰当的称为数据推导(data-derived)符号同步。虽然这种方式不需要额外的功率独自地用于符号同步，但是这个优势来自于付出了在数据符号序列中要求适当的转换(过零点)的代价。在应用中，如空间到地球链路，数据转换变化有时候很低，在通信系统中有一个特有的附加方法来保证适当的符号同步性能。一个例子就是使数据随机化或者是使用曼彻斯特码来保证数据的转换。然而，在应用中，如空间到地球的链路，数据流不会被编码成保证适当的转换，这种做法主要是为了简化空间设备的复杂度。这篇文章评估了在数据转换变化环境下通常使用数据推导的符号同步器——DTTL的跟踪和捕获性能。
[0006] DTTL符号同步器应用于各种接收机，例如深空网中的先进接收机，跟踪和数据中继卫星系统(TDRSS)中的卫星接收机。它的功能模块如图1所示，它的操作将在下面介绍。输入的基带信号先通过两个平行的信道：同相信道和中相信道。同相信道监视实际转换的极性，中相信道计算误差信号。
[0007] 通常，同相信道在整个符号范围内进行累加，紧接着跟着一个信号极性的硬判决。通过两个相连的判决值的相减，转换判决器用于判断是否发生了转换，即，a＝+1到a＝-1的转换，或者是a＝-1到a＝+1的转换。另一方面，中相信道，积分区间横跨估计的符号转换点，经过准确的延时后，与同相信道的输出Ik相乘。相乘的结果得到误差信号，ek，它与相位(定时)误差的估计值成比例。随后，ek与k相乘并被滤波，滤波后的结果用于控制定时脉冲生成器。
[0008] 在假设等可能传输符号的条件下的DTTL的性能，假设误差信号的噪声频谱与转换密度无关的条件下，对于任意转换密度的环路性能。最近，噪声频谱的变化，同其他的影响一样，在假设高符号SNR并且DTTL的窗口为1情况下，然而，结果被当作更低信噪比情况下的近似值。在低符号信噪比(SNR)(≤4dB)情况下，理想值优于仿真结果。本文描述了DTTL的性能，这里考虑了所感兴趣的符号SNR和窗口宽度条件下数据转化变化。我们感兴趣的是低信噪比的区域，主要是因为在将来空间任务中期望使用更高比率的编码(1/4或1/6)，通常这样做的结果就是得到更低的符号SNR。
发明内容
[0010] 本发明通过以下技术方案予以实现：
[0011] 一种基于数据转换跟踪环路的比特同步跟踪系统，其特征在于，包括数据转换跟踪环，所述数据转换跟踪环输入信号和噪声同时加到上下两个支路，上支路进入同相积分清除电路，下支路进入中相积分清除电路，上下两个支路的输出同时加至相乘器，获得与同步误差成比例的误差电压，误差电压信号经滤波后控制数控振荡器，将数控振荡器输出的定时脉冲T1(t)作为码同步时钟输出，同相支路的判决器输出ak作为解调的数据输出。
[0012] 优选的，所述上支路进入同相积分清除电路，清除时刻由数控振荡器输出的定时脉冲T1(t)决定，每次清除将积分结果加至判决器，在通过判决和转换判别之后，得到输入信号码元转换的信息；
[0013] 所述下支路进入中相积分清除电路，清除时刻由数控振荡器输出的定时脉冲T2(t)决定；T2(t)与T1(t)在时间上差T/2，将此输出经适当延迟后，与上支路的输出同时加至相乘器，消除信号码元转换的影响，获得与同步误差成比例的误差电压。
[0014] 优选的，所述数据转换跟踪环路由同相积分器、中相积分器、判决器、转换判决器、延时器、环路滤波器和数控振荡器构成。
[0015] 优选的，所述同相积分器对输入数据完成一个周期T内的积分,其积分区域在准确同步时与一个码元重合，从一个定时脉冲到下一个定时脉冲，其积分作用表示如下:
[0016]
[0017] 式中K1为积分器常数；τe为NCO输出的同步信号相对于输入码元起始时间的延迟量；准确同步时τe＝0；NCO信号滞后时τe>0；NCO信号超前时τe<0；
[0018] 在τe＝0的情况下，同相积分器在清除时刻的输出值等于K1AT或-K1AT，在τe<0或τe>0的情况，同相积分器在清除时刻的输出值都将比τe＝0时的值小，等于±K1AT(1-2τe),其极性取决于信号码的极性。
[0019] 优选的，所述判决器是一个输入输出特性为符号函数
[0020] 的硬限幅器，在同步或者NCO超前或者NCO滞后，对应于信号正码元，其输出总是+1，对应于信号负码元，其输出总是－1。
[0021] 优选的，所述转换判别器检查两个相邻的输入码元ak-1与ak,判别其转换的性质，其判别规则如下：
[0022]
[0023] 由Ik去控制相乘器，当无码元转换时(Ik＝0)将中相积分支路的输出Jk消除；
[0024] 当码元由正到负转换时(Ik＝+1),Jk得以直通；
[0025] 当码元由负到正转换时(Ik＝-1),将Jk进行反相后通过，数码转换信号Ik可对中相积分支路输出的含有同步误差信息的信号Jk进行适当的极性变换。
[0026] 优选的，所述中相积分器的积分区域跨在两个码元之间,积分域的宽度先假定为一个码元的宽度T,则它的积分作用可表示为：
[0027]
[0028] 式中K2为中相积分器的常数；
[0029] 当准确同步时，只要码元有转换，不论是由负转换到正，或由正转换到负，其积分结果，在清除时刻的输出值都等于零；
[0030] 当连续出现两个相同极性的码元，即无转换时，积分结果为±K2AT，但由于此时转换判别器输出Ik＝0，Jk被消除，对环路无作用；
[0031] 当存在同步误差时，中相积分器有输出；
[0032] 当NCO信号超前时：
[0033] 若ak-1＝-1,ak＝+1,Ik＝-1,因中相积分输出为Jk＝-2K2Aτe，则vd(t)＝2K2Aτe；
[0034] 若ak-1＝+1,ak＝-1,Ik＝+1,因中相积分输出为Jk＝2K2Aτe，则vd(t)＝2K2Aτe；
[0035] 当NCO信号滞后(即τe>0)时：
[0036] 若ak-1＝-1,ak＝+1,Ik＝-1,因中相积分输出为Jk＝2K2Aτe,则vd(t)＝-2K2Aτe；
[0037] 若ak-1＝+1,ak＝-1,Ik＝+1,因中相积分输出为Jk＝-2K2Aτe，则vd(t)＝-2K2Aτe。
[0038] 优选的，所述环路滤波器采用二阶环路滤波器，
[0039] 其差分方程有如下的形式：
[0040] yk＝G1xk+G2(xk-xk-1)+G3yk-1
[0041] 其中 τ1、τ2是时间常数，决定环路的响应能力，ΔT是环路滤波器信号输入间隔，G1、G2、G3具体数值根据不同的码率由DSP预置。
[0042] 优选的，所述环路滤波器的系数，由以下步骤完成：
[0043] 先确定环路带宽，码环的环路带宽可由下式计算：
[0044] BL＝Re*p
[0045] 其中Re为环路更新率，p为带宽相对于环路更新率的倍数，环路输出信噪比与BL有关，减小BL能改善输出信噪比；
[0046] 确定环路带宽和振荡系数以后；根据下式计算环路谐振频率ωn：
[0047]
[0048] 环路增益K＝Kd*KNCO，其中鉴相增益Kd通过实测获得，或由下式计算：
[0049] Kd＝Ain*fs/(Rb*π)
[0050] 式中输入信号的幅度Ain通过实测获得；fs为抽样频率，Rb为码元速率；
[0051] DDS中NCO的增益 其中fc为NCO输入的参考频率，N为NCO的字长即位数；
[0052] 再令 则根据 计算出G1和G2的值。
[0053] 本发明的有益效果为：
[0054] 本发明位同步之后可以独立的进行载波同步(频偏修正)，并且此时的DTTL环路不依赖于频率误差的大小，能够独立的进行位同步，频率误差对位同步的处理没有影响，这样在算法实现时能够极大降低信号处理的复杂度和出错率。位同步和载波同步(频率误差)互不相关，使得信号处理简单并且容易实现。附图说明
[0055] 为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0056] 图1是本发明实施例数据转换跟踪环图；
[0057] 图2是本发明实施例二阶数字环路滤波器结构图；
[0058] 图3是本发明实施例滞后两个采样点，多个码元从正到负积分示意图；
[0059] 图4是本发明实施例滞后一个采样点，码元从正到负积分示意图；
[0060] 图5是本发明实施例超前一个采样点，码元从正到负积分示意图；
[0061] 图6是本发明实施例滞后一个采样点，码元从负到正积分示意图；
[0062] 图7是本发明实施例环路滤波频谱示意图；
[0063] 图8是本发明实施例环路滤波采样点积分示意图；
[0064] 图9是本发明实施例输入信号幅度图；
[0065] 图10是本发明实施例积分后幅度图；
[0066] 图11是本发明实施例最终积分后的星座图；
[0067] 图12是本发明实施例积分周期的测量示意图；
[0068] 图13是本发明实施例位同步之后，信号的星座图；
[0069] 图14是本发明实施例频偏纠正之后的星座图。
具体实施方式
[0070] 为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
[0071] 本实施例公开一种复数输入，仅仅提取实部/虚部信号进行跟踪，但是究竟选择实部还是虚部根据实部的统计幅度如果高于虚部的统计幅度，则选择实部，反之选择虚部。故此数据转换跟踪环(DTTL)如图1所示,输入跟踪环路的信号首先进行实部和虚部的选择用于后续的跟踪。后续处理如下：输入信号和噪声同时加到上下两个支路。上支路进入同相积分清除电路，清除时刻由数控振荡器(NCO)输出的定时脉冲T1(t)决定，每次清除将积分结果加至判决器，在通过判决和转换判别之后，得到输入信号码元转换的信息；下支路进入中相积分清除电路，清除时刻由数控振荡器(NCO)输出的定时脉冲T2(t)决定。T2(t)与T1(t)在时间上差T/2。中相积分清除电路的输出中含有同步误差信息，但与信号码元的转换仍然有关。
[0072] 将此输出经适当延迟后，与上支路的输出同时加至相乘器，消除信号码元转换的影响，获得与同步误差成比例的误差电压。误差信号经滤波后去控制数控振荡器(NCO)，以调整相位，实现同步。同步后将数控振荡器(NCO)输出的定时脉冲T1(t)作为码同步时钟输出。此外，同相支路的判决器输出ak作为解调的数据输出。必要时可将这里输出的各种码型的数据用码型变换器变换成统一的NRZ－L码输出。
[0073] 数据转换跟踪环路由同相积分器、中相积分器、判决器、转换判决器、延时器、环路滤波器和数控振荡器(NCO)构成。其中NCO可以产生同相和中相积分所需要的0度和180度的时钟信号；其余部分构成了定时误差鉴别器，等效于鉴相器。
[0074] 同相积分器对输入数据完成一个周期T内的积分,其积分区域在准确同步时正好与一个码元重合，即从一个定时脉冲到下一个定时脉冲，其积分作用表示如下:
[0075]
[0076] 式中K1为积分器常数；τe为NCO输出的同步信号相对于输入码元起始时间的延迟量。准确同步时τe＝0；NCO信号滞后时τe>0；NCO信号超前时τe<0。在τe＝0的情况下，同相积分器在清除时刻的输出值等于K1AT或-K1AT，这取决于信号码是为+A或是为-A。在τe<0或τe>0的情况，同相积分器在清除时刻的输出值都将比τe＝0时的值小一些，等于±K1AT(1-2τe),其极性同样取决于信号码的极性。
[0077] 判决器是一个输入输出特性为符号函数
[0078] 的硬限幅器。因此不论是同步或者NCO超前或者NCO滞后，对应于信号正码元，其输出总是+1，对应于信号负码元，其输出总是－1。
[0079] 转换判别器检查两个相邻的输入码元ak-1与ak,判别其转换的性质。其判别规则如下：
[0080]
[0081] 由Ik去控制相乘器，当无码元转换时(Ik＝0)将中相积分支路的输出Jk消除；当码元由正到负转换时(Ik＝+1),Jk得以直通；当码元由负到正转换时(Ik＝-1),将Jk进行反相后通过。总之，数码转换信号Ik可对中相积分支路输出的含有同步误差信息的信号Jk进行适当的极性变换。实际电路实现中在进行转换判决时，并不需要区分是由0转换到1还是由1转换到0，只要数据发生转换，则认为该数据中存在的误差是有效的，误差的符号由前一比特数据的值来决定，即若前一比特为1，则其后数据跳变一定为负跳变；若前一比特为0，则其后数据跳变一定为正跳变。
[0082] 中相积分器的积分区域跨在两个码元之间,积分域的宽度先假定为一个码元的宽度T,则它的积分作用可表示为：
[0083]
[0084] 式中K2为中相积分器的常数。当准确同步时，只要码元有转换，不论是由负转换到正，或由正转换到负，其积分结果，在清除时刻的输出值都等于零。而当连续出现两个相同极性的码元，即无转换时，它的积分结果为±K2AT，但由于此时转换判别器输出Ik＝0，Jk被消除，对环路无作用。
[0085] 当存在同步误差(即τe≠0)时，中相积分器是有输出的。
[0086] 当NCO信号超前(即τe<0)时：
[0087] 若ak-1＝-1,ak＝+1,Ik＝-1,因中相积分输出为Jk＝-2K2Aτe，则vd(t)＝2K2Aτe；
[0088] 若ak-1＝+1,ak＝-1,Ik＝+1,因中相积分输出为Jk＝2K2Aτe，则vd(t)＝2K2Aτe；
[0089] 当NCO信号滞后(即τe>0)时：
[0090] 若ak-1＝-1,ak＝+1,Ik＝-1,因中相积分输出为Jk＝2K2Aτe,则vd(t)＝-2K2Aτe；
[0091] 若ak-1＝+1,ak＝-1,Ik＝+1,因中相积分输出为Jk＝-2K2Aτe，则vd(t)＝-2K2Aτe。
[0092] 综合以上四种情况，可得如下结论：作用在环路中的误差电压vd(t)与τe成正比，且与τe的极性(即NCO输出信号的超前还是滞后)有关，而与码元转换无关。这个误差电压经滤波后去控制NCO，以调整相位，实现同步。
[0093] 中相积分输出时刻(清除时刻)与同相积分输出时刻(清除时刻)是不同的，它们在时间上差 在将同相积分结果与中相积分结果相乘时，要求保证是同一个数据的两种积分结果相乘，中相支路积分延迟的实现办法是用同相积分的积分清除信号作为两路积分数据锁存的信号，这样就能保证相乘器在同一时刻两路积分数据来自同一个码元。这样处理带来的负面影响是给整个系统增加了一个码元周期的延时。
[0094] 为了滤除环路中的噪声，消除由于噪声的起伏造成的环路误动作，并且控制环路相位校正的速度与精度，在鉴相器应加入环路滤波器。因为二阶环在动态情况下，具有良好的稳态跟踪能力，且具有易实现性，在实际专利中通常采用二阶环路滤波器，其基本结构如图2所示，用函数表示为：
[0096] yk＝G1xk+G2(xk-xk-1)+G3yk-1
[0097] 其中 τ1、τ2是时间常数，决定环路的响应能力，ΔT是环路滤波器信号输入间隔。G1、G2,G3(具体数值根据不同的码率由DSP预置。
[0098] 因为数据转换跟踪环可以在低信噪比的情况下有效地实现码同步，该环路在两个通道中以不同的积分窗口完成不同的功能，从而提高环路的信噪比。并且易于全数字化实现，从而克服漂移、泄漏等现象，实现更窄的环路带宽，这些优越的性能，使得数据转换跟踪环在航天遥测系统中获得了广泛的应用基于数据转换跟踪环的这些优点，
[0099] 关于G1、G2具体值的确定，可由以下步骤完成：
[0100] 先确定环路带宽，码环的环路带宽可由下式计算：
[0101] BL＝Re*p
[0102] 其中Re为环路更新率，p为带宽相对于环路更新率的倍数，一般设为0.001、0.005或0.01。环路输出信噪比与BL有关，减小BL能改善输出信噪比，提高环路的跟踪能力，但BL过小，会影响环路的捕捉能力和动态跟踪能力，在确定环路带宽时，应根据环路实际工作情况折衷考虑。
[0103] 环路的振荡系数通常取ξ＝0.707。确定环路带宽和振荡系数以后，根据下式计算环路谐振频率ωn：
[0104]
[0105] 环路增益K＝Kd*KNCO，其中鉴相增益Kd可以通过实测获得，也可以由下式计算：
[0106] Kd＝Ain*fs/(Rb*π)
[0107] 式中输入信号的幅度Ain通过实测获得，它与A/D转换器的量化字长、鉴相器的运算规律、AGC的控制方式等有关,Am＝AmpTL＝amp*TL＝6064*64，一段时间内采样点的的均方根RMS幅度是6064，信号的积分点数TL＝64，那么输入的幅度就是6064*64＝388096。fs为抽样频率，Rb为码元速率。
[0108] DDS中NCO的增益 其中fc为NCO输入的参考频率，N为NCO的字长即位数。
[0109] 再令 则根据 可以计算出G1和G2的值。
[0110] G3数值一般要小于1大于零值，例如0.5。
[0111] 下面举一个实例说明
[0112] 采样速率fs＝200*1e6；
[0113] 符号速率Rb＝1573632*1；％1.5mhz
[0114] 信号时间幅度AmpTL是统计输入信号幅度和积分时间大小得到。根据上述参数就可以得到最终的G1和G2参数。AmpTL＝amp*TL＝6064*64
[0115] 对于G1和G2参数的选择可以参照如下设计
[0116] function[G1,G2]＝A1A2_param(fs,Rb,AmpTL)
[0117] N＝32；％NCO位数
[0118] T＝1/Rb；
[0119] BW＝0.006；％码环0.003最佳
[0120] BL＝Rb*BW；
[0121] kd＝AmpI*fs/Rb/pi；
[0122] kd＝kd/2；％在码环中，kd应为累加器输出,同相，除以2是因为存在码元跳变的可能为50％
[0123] knco＝2*pi*fs/(2^N)；
[0124] k＝kd*knco；
[0125] kc＝sqrt(2)/2；
[0126] wn＝BL*8*kc/(1+4*kc*kc)；
[0127] t1＝k/(wn*wn)；
[0128] t2＝2*kc/wn；
[0129] G1＝T/t1；
[0130] G2＝t2/t1；
[0131] 按照上述公式得到
[0132] G1＝3.5*10^(-4)
[0133] G2＝0.04
[0134] 输入的XIN符号数值[1,-1,1,1,-1,-1...]
[0136] -1,-1,-1,-1,-1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,-1,-1,-1,-1,-1,-1,-1,-1,-1,-1,-1,-1,-1,-1,-1,-1,-1,-1,-1,-1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,
1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,-1,-1,-1,-1,-1,-1,-1,-1,-1,-
1,-1,-1,-1,-1,-1,-1,-1,-1,-1,-1,-1,-1,-1,-1,-1,-1,-1,-1,-1,-1,-1,-1,-1,-1,-
1,-1,-1,-1,-1,-1,1
1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,-1,-1,-1,-1,-1,-1,-1,-1,-1,-
1,-1,-1,-1,-1,-1,-1,-1,-1,-1,-1,-1,-1,-1,-1,-1,-1,-1,-1,-1,-1,-1,-1,-1,-1,-
1,-1,-1,-1,-1,-1,1
[0137] 表：信号积分长度变动表
[0138]
[0139] 通过这个算法积分方向往着一个方向移动，积分点数变长，上表中第3个点就使得积分点数字多移动一个点，使得信号接近BIT的同步位置靠近了一BIT。
[0140] 下面通过信号流示意了位同步偏离2个位置，积分长度是6，通过增加积分长度，通过2次移动，就完成了位同步。滞后两个采样点，多个码元从正到负积分示意图如图3所示；滞后一个采样点，码元从正到负积分示意图如图4所示；
[0141] 图4示意了滞后一个采样点后，同时码元由正到负转换时(In＝+1),Mid(n-1)得以直通,此时J(n)＝I(n)*Mid(n-1),故此y(m)＝-A*Mid(n-1)<0；此时信号bcfw变小，信号积分周期变长。同理对于超前一个采样点。超前一个采样点，码元从正到负积分示意图如图5所示。示意了超前一个采样点后，同时码元由正到负转换时(In＝+1),Mid(n-1)得以直通,此时J(n)＝I(n)*Mid(n-1),故此y(m)＝-A*Mid(n-1)>0；此时信号bcfw变大，信号积分周期变小。滞后一个采样点，码元从负到正积分示意图如图6所示。示意了滞后一个采样点后，同时码元由负到正转换时(In＝-1),Mid(n-1)取反,此时J(n)＝I(n)*Mid(n-1)>0,故此y(m)＝-A*Mid(n-1)<0；此时信号bcfw变小，信号积分周期变长。同理对于超前一个采样点[0142] 根据环路滤波输出的码子yk,用来调节码控制字的大小和方向。也就是一个码元积分长度是20，通过调节使得码元积分长度变成19,20,21等，变成19，说明积分时间变短，信号超前，此时应该往回调节。变成21,说明一个符号积分的点变多，此时应该加快往前调节，此时信号时滞后的，通过调节，使得信号位置正常。积分的取值是bcfw＝(yk+Rb)/fs[0143] 在本专利中将采用改进的数据转换跟踪环在FPGA中实现全数字的高速码同步器。
[0144] 采用的是BPSK信号，采样周期是
[0145] TL_float＝fs/fb＝73.5473
[0146] 是一个无理数，故此积分周期将会在73个74之间震荡具体如图7所示。
[0147] 图8中通过DTTL环路滤波得到第一个和第二个符号需要64个采样点积分，第三个采样点需要63个采样点积分。
[0148] 输入的信号是复数，但是计算的信号采用实数，故此仅仅提取接收信号的实数进行积分处理。
[0149] 为了测试信号性能，输入信号幅度如下，，此时设置信号符号的SNR_bit＝33dB，由于是TL＝64倍扩频，所以采样点SNR_point＝SNR_bit–10*log10(TL)＝13Db.输入信号的幅度如图9所示。
[0150] 积分后的幅度图如图10所示，最终积分后的星座图如图11所示。
[0151] 为了测试信号性能，还是上面的同样信号，加入了一定量的随机噪声，此时设置信号符号的SNR_bit＝12dB，由于是TL＝64倍扩频，所以采样点SNR_point＝SNR_bit–10*log10(TL)＝-6Db.输入信号幅度如下，完全看不处理BIT信号的位置，观测此时此算法的性能。图12中积分周期的测量也没有异常出现，在63和64附近震荡
[0152] 位同步之后，信号的星座图如图13所示，信号圆还是比较明显，基本后续不会出现解调误差，并且此时的DTTL环路不依赖于频率误差的大小，能够独立的进行位同步，频率误差对位同步的处理没有影响。频偏纠正之后的星座图如图14所示。
[0153] 通过测试发现信号在SNR较低时，信号仍然能够准确找到位同步的起始位置，并且后续的信号解调基本没有损失(SNR的解调损失小于0.5dB)，达到了理想的解调性能。
[0154] 本发明实施例根据输入信号，如果是复数，提取其中平均幅度偏大的一路(实部或者虚部)，用于环路跟踪，获取中向索引和同向索引，从而获取中向信号和同向信号。
[0155] 同相信号在整个符号范围内进行累加，紧接着跟着一个信号极性的硬判决。通过两个相连的判决值的相减，转换判决器用于判断是否发生了转换，即，a＝+1到a＝-1的转换，或者是a＝-1到a＝+1的转换。另一方面，中相信号，积分区间横跨估计的符号转换点，经过准确的延时后，与同相信道的输出In相乘。相乘的结果得到误差信号，En，它与相位(定时)误差的估计值成比例。随后，En被滤波，滤波后的结果用于更新码子控制器，完成码子的更新周期，新的码子更新周期进入比特更新函数，生成信新的符号采样周期TL，以及新的初始采样相位。使用新的采样周期TL去控制同向信号索引和中相信号索引，完成一次完整的更新过程
[0156] 误差信号E(n)采用二阶环路三个参数(G1，G2，G3)形式进行更新,此种结构具有良好的稳态跟踪能力，且软件实现比较容易。其差分方程有如下的形式：
[0157] yk＝G1xk+G2(xk-xk-1)+G3yk-1
[0158] 其中 τ1、τ2是时间常数，决定环路的响应能力，ΔT是环路滤波器信号输入间隔。G1、G2,G3(具体数值根据不同的码率由DSP预置。
[0159] 确定G1、G2参数可由以下步骤完成：
[0160] 先确定环路带宽，码环的环路带宽可由下式计算：
[0161] BL＝Re*p
[0162] 其中Re为环路更新率，p为带宽相对于环路更新率的倍数，一般设为0.001、0.005或0.01。环路输出信噪比与BL有关，减小BL能改善输出信噪比，提高环路的跟踪能力，但BL过小，会影响环路的捕捉能力和动态跟踪能力，在确定环路带宽时，本专利提出应根据环路实际工作情况折衷考虑。
[0163] 其中生成G1，G2参数时，另外一种重要输入参数是信号的幅度，本专利提出信号幅度根据采样点的积分幅度来作为环路滤波器输入参数，例如。AmpTL＝amp*TL＝6064*64，一段时间内采样点的的均方根RMS幅度是6064，信号的积分点数TL＝64，那么输入的幅度就是6064*64＝388096。
[0164] 位同步之后可以独立的进行载波同步(频偏修正)，并且此时的DTTL环路不依赖于频率误差的大小，能够独立的进行位同步，频率误差对位同步的处理没有影响，这样在算法实现时能够极大降低信号处理的复杂度和出错率。位同步和载波同步(频率误差)互不相关，使得信号处理简单并且容易实现。
[0165] 以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。
| 标题 | 发布/更新时间 | 阅读量 |
|---|---|---|
| 一种基于数据转换跟踪环路的比特同步跟踪系统 | 2020-05-11 | 422 |
| 一种基于概率统计的低信噪比条件下目标检测方法 | 2020-05-11 | 524 |
| 一种基于CVSD编码特征的语音失步检测方法 | 2020-05-12 | 364 |
| 一种控制电磁炉的方法及装置 | 2020-05-11 | 959 |
| 硬件系统和电子设备 | 2020-05-11 | 554 |
| 一种蓝牙5.0协议的分段译码方法 | 2020-05-08 | 740 |
| LDPC码译码器 | 2020-05-11 | 222 |
| 一种基于密度进化改进偏移最小和的LDPC译码方法 | 2020-05-12 | 695 |
| 一种译码方法和装置 | 2020-05-12 | 298 |
| 基于异构多核的卫星气象数据喷泉解码算法硬件化系统 | 2020-05-08 | 609 |
高效检索全球专利专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台，是提供专利分析，专利查询，专利检索等数据服务功能的知识产权数据服务商。
我们的产品包含105个国家的1.26亿组数据，免费查、免费专利分析。
分析报告
专利汇分析报告产品可以对行业情报数据进行梳理分析，涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度，系统通过AI智能系统对图表进行解读，只需1分钟，一键生成行业专利分析报告。
QQ群二维码
意见反馈
意见反馈