技术领域
[0001] 本
发明涉及
激光雷达技术领域，具体涉及一种基于FPGA芯片的电流式开环随温调节系统,，用于对激光雷达的APD进行
温度补偿。
背景技术
[0002]
雪崩光电
二极管(APD)是一种p-n结型光检测二极管，其应用在激光雷达的激光接收
电路中时，利用了APD在击穿
电压下载流子的雪崩倍增效应来增益、放大光电
信号以提高检测的灵敏度。实际应用中
环境温度的变化对APD的特性影响很大，当温度升高时，APD的
击穿电压也随着上升，如果APD的工作电压(即高压)不变，APD的光电检测性能会变弱，灵敏度降低。
[0003] 目前，通常通过控制激光雷达内部温度来实现产品的测量
精度要求(即实现APD工作于恒定增益)，如，公告号为CN201853143U的中国
专利，公开一种激光雷达
温度控制装置，包括雷达、望远镜主镜筒、
传感器和温度控制装置，该温度控制装置包括
半导体制冷器和温度控制
电路板，温度控制电路板通过引线
端子与半导体制冷器电连接。该温度控制装置的使用拓展了激光雷达的使用温度范围，完全保证在内外温差达到60℃的情况下不至于影响温控精度。这种方式存在居多弊端：激光雷达内部温度易受外界干扰、温度调节具有一定的时延、内部温度调节需要消耗大量的
能量(相对于激光雷达主要工作能量来说甚至超过几倍)。
[0004] 另，公开号为CN109541569A的中国专利，公开一种激光雷达PAD温度补偿系统，通过温度采集模
块实时采集APD的温度，由电压反馈模块测量APD的实时电压，处理器比较实时电压与预存的与实时温度对应的理论电压进行比较，根据比较结果调整用于控制升压模块
输出电压的PWM信号，以此实现激光雷达APD温度补偿。该方案中，通过处理器输出PWM信号调节MOS管输出占空比的方式调节输出电压，调节速度慢、调节过程中震荡大、电压输出纹波大。另，由分立元件搭建的升压模块，电路结构非常不稳定。
发明内容
[0005] 本发明
实施例提供一种基于FPGA芯片的电流式开环随温调节系统，用于对激光雷达的APD进行温度补偿，通过随温调节来提高激光雷达的测量精度，降低激光雷达测量精度对温度的敏感性。其中，各个模块均由配合集成芯片的低压、数字化电路组成，电压随温调节稳定、调节精度高，调节电压纹波小，调节过程震荡小。
[0006] 为了解决上述技术问题，本发明提供了一种基于FPGA芯片的电流式开环随温调节系统，用于对激光雷达的APD进行温度补偿，该系统包括FPGA芯片处理器、温度采集模块、电流调节模块、和DC-DC
升压电路；
[0007] 所述温度采集模块用于实时采集APD的温度，且传输至FPGA芯片处理器；
[0008] 所述电流调节模块受控于FPGA芯片处理器，用于输出能够调节的电流IDAC；
[0009] 所述DC-DC升压电路受控于电流调节模块，其根据电流调节模块输出的电流IDAC调节输出电压V—APD，所述DC-DC升压电路的输出电压V—APD用于给APD提供偏置电压；
[0010] 所述FPGA芯片处理器接收温度采集模块输出的温度信号，根据该温度信号产生控制电流调节模块的电流调节信号；
[0011] 所述FPGA芯片处理器基于内部的可编程
逻辑电路实现逻辑运算和
数据处理。
[0012] 本发明一个较佳实施例中，进一步包括所述FPGA芯片处理器包括温控模块、电流控
制模块和数据处理模块；
[0013] 所述温控模块用于控制温度采集模块运行，获取温度采集模块上传的温度信息，并传输给数据处理模块；
[0014] 所述数据处理模块根据温度信息计算当前温度下的电流调节量ΔIDAC；
[0015] 所述电流
控制模块用于控制电流调节模块运行，将所述电流调节量ΔIDAC传输至电流调节模块。
[0016] 本发明一个较佳实施例中，进一步包括所述DC-DC升压电路包括DC-DC Boost升压电路，所述DC-DC Boost升压电路包括DC-DC Boost升压芯片和与之匹配的外围电路。
[0017] 本发明一个较佳实施例中，进一步包括所述外围电路包括电感L、二极管一D1、
电阻一RFB1、电阻二RFB2和电容一C1；所述电感的一端连接DC-DC Boost升压芯片的输入端，其另一端连接二极管一的正极；电容一与电阻一和电阻二
串联后的整体并联、且连接在二极管一的负极和地之间；二极管一的负极连接APD。
[0018] 本发明一个较佳实施例中，进一步包括所述DC-DC Boost升压芯片型号为为LT8331。
[0019] 本发明一个较佳实施例中，进一步包括所述DC-DC升压电路还包括一次倍压电路，所述一次倍压电路用于提高DC-DC Boost升压电路的输出电压，其包括二极管二D2、二极管三D3和电容二C2，电容二的一端与二极管二的正极均连接DC-DC Boost升压芯片的
开关控制引脚SW，二极管二的负极连接二极管三的正极，二极管三的负极和电容二的另一端均连接DC-DC Boost升压芯片的外围电路。
[0020] 本发明一个较佳实施例中，进一步包括所述电流调节模块包括电流DAC芯片，所述电流DAC芯片的控制端通过I2C总线或者PMbus总线连接FPGA芯片处理器，其输出端连接DC-DC Boost升压芯片的使能端EN，其电流输出端连接DC-DC Boost升压芯片的反馈端FB。
[0021] 本发明一个较佳实施例中，进一步包括所述电流DAC芯片的型号为LTC7106。
[0022] 本发明一个较佳实施例中，进一步包括所述温度采集模块包括贴合APD安装的温度传感器芯片，所述温度传感器芯片的控制端通过I2C总线或者SMbus总线连接FPGA芯片处理器。
[0023] 本发明一个较佳实施例中，进一步包括所述温度传感器芯片的型号为TMP117。
[0024] 本发明的有益效果：
[0025] 其一、本发明实施例中基于FPGA芯片的电流式开环随温调节系统，用于对激光雷达的APD进行温度补偿，通过随温调节来提高激光雷达的测量精度，降低激光雷达测量精度对温度的敏感性：温度采集模块实时采集APD的温度并反馈给FPGA芯片处理器，FPGA芯片处理器根据该温度信息计算当前温度下的电流调节量ΔIDAC，从而改变控制DC-DC升压电路输出电压的输出电流IDAC，以此实现根据APD的温度实时调节APD的偏置电压，使得APD工作于恒定增益。
[0026] 其二、FPGA芯片处理器、温度采集模块、电流调节模块、和DC-DC升压电路均由配合集成芯片的低压、数字化电路组成，能量损耗小(低于产品能耗的1.5％)，电压随温调节稳定、调节精度高、响应快，调节电压纹波小，调节过程震荡小。
附图说明
[0027] 图1是本发明实施例中基于FPGA芯片的电流式开环随温调节系统的电路
框图；
[0028] 图2是FPGA芯片处理器的内部结构框图；
[0029] 图3是FPGA芯片处理器的
算法实现
流程图一；
[0030] 图4是FPGA芯片处理器的算法实现流程图续图；
[0031] 图5是TMP117的写字节命令时序图；
[0032] 图6是TMP117的读字节命令时序图；
[0033] 图7是系统管理总线警戒时序图；
[0034] 图8是TMP117广播呼叫复位命令时序图；
[0035] 图9是LTC7106时序图。
具体实施方式
[0036] 下面结合附图和具体实施例对本发明作进一步说明，以使本领域的技术人员可以更好地理解本发明并能予以实施，但所举实施例不作为对本发明的限定。
[0037] 实施例
[0038] 此处需要说明的有：雪崩
光电二极管(APD)是一种p-n结型光检测二极管，其应用在激光雷达的激光接收电路中时，利用了APD在击穿电压VBR下载流子的雪崩倍增效应来增益、放大光
电信号以提高检测的灵敏度。实际应用中，环境温度的变化对APD的特性影响很大，当温度升高时，APD的击穿电压VBR也随着上升，如果APD的工作电压(或称“偏置电压”)不变，APD的光电检测性能会变弱，灵敏度降低。
[0039] 本实施例技术方案中，设计60米激光雷达的激光接收电路中采用型号为APD500-9的光电二极管(即“APD”)，其对温度较为敏感，其性能与测量精度密切相关。
[0040] APD500-9的参数如下表1所示：
[0041] 表1 APD500-9参数
[0042] Electro-optical characteristics@23℃
[0043]
[0044] 由表1所示，APD的击穿电压VBR随着温度升高而升高，偏置电压Vbias会提高，例如：若在23℃时，APD的击穿电压VBR为200V，温度系数为1.5情况下，温度每提高1℃，击穿电压VBR升高1.5V；反之温度降低1℃，击穿电压VBR降低1.5V。
[0045] APD500-9的增益GAIN和偏置电压Vbias、击穿电压VBR的关系如下所示：
[0046] GAIN＝100时，Vbias＝0.92*VBR(设计时使用增益为100)；
[0047] GAIN＝50时，Vbias＝0.8*VBR；
[0048] GAIN＝30时，Vbias＝0.7*VBR。
[0049] 基于此，当温度变化时，为保证APD稳定在固定的增益值(例如100)，设计激光雷达的激光接收电路时需要对APD的偏置电压进行控制和调节。
[0050] 为了随温调节APD的偏置电压，本实施例公开一种基于FPGA芯片的电流式开环随温调节系统，用于对激光雷达的APD进行温度补偿，参照图1所示，该系统包括FPGA芯片处理器、温度采集模块、电流调节模块、和DC-DC升压电路；
[0051] 上述温度采集模块用于实时采集APD的温度，且传输至FPGA芯片处理器；
[0052] 上述电流调节模块受控于FPGA芯片处理器，用于输出能够调节的电流IDAC；
[0053] 上述DC-DC升压电路受控于电流调节模块，其根据电流调节模块输出的电流IDAC调节输出电压V—APD，上述DC-DC升压电路的输出电压V—APD用于给APD提供偏置电压；
[0054] 上述FPGA芯片处理器接收温度采集模块输出的温度信号，根据该温度信号产生控制电流调节模块的电流调节信号。
[0055] 具体的，上述FPGA芯片处理器基于内部的可编程逻辑电路实现逻辑运算和数据处理，参照图2所示，其包括温控模块、电流控制模块和数据处理模块；
[0056] 上述温控模块用于控制温度采集模块运行，获取温度采集模块上传的温度信息，并传输给数据处理模块；
[0057] 上述数据处理模块根据温度信息计算当前温度下的电流调节量ΔIDAC；
[0058] 上述电流控制模块用于控制电流调节模块运行，将上述电流调节量ΔIDAC传输至电流调节模块。
[0059] 上述温度采集模块包括贴合APD安装的温度传感器芯片，本实施例技术方案，选用TI公司型号为TMP117的温度传感器芯片，其精度如下：
[0060] 20℃至+50℃范围内为±0.1℃(最大值)
[0061] 40℃至+70℃范围内为±0.15℃(最大值)
[0062] 40℃至+100℃范围内为±0.2℃(最大值)
[0063] 55℃至+125℃范围内为±0.25℃(最大值)
[0064] 55℃至+150℃范围内为±0.3℃(最大值)。
[0065] 上述温度传感器芯片在结构上尽可能靠近APD安装，以便更准确探测APD的温度。上述温度传感器芯片采用I2C总线或者SMbus总线连接FPGA芯片处理器，将检测到的APD的温度上传给FPGA芯片处理器的温控模块。
[0066] 上述DC-DC升压电路包括DC-DC Boost升压电路和一次倍压电路，DC-DC Boost升压电路为典型Boost升压电路，产生高于其输入电压的输出电压；一次倍压电路对DC-DC Boost升压电路的输出电压做一次倍压。
[0067] 上述DC-DC Boost升压电路包括DC-DC Boost升压芯片和与之匹配的外围电路。本实施例技术方案中，DC-DC Boost升压芯片优选使用LT8331型号芯片，该芯片最大支持140V电压输出，升压后的电压再做一次倍压，输出电压V-APD最大可达到280V。
[0068] 上述外围电路包括电感L、二极管一D1、电阻一RFB1、电阻二RFB2和电容一C1；上述电感的一端连接DC-DC Boost升压芯片的输入端，其另一端连接二极管一的正极；电容一与电阻一和电阻二串联后的整体并联、且连接在二极管一的负极和地之间；二极管一的负极连接APD。上述一次倍压电路用于提高DC-DC Boost升压电路的输出电压，，其包括二极管二D2、二极管三D3和电容二C2，电容二的一端与二极管二的正极均连接DC-DC Boost升压芯片的开关控制引脚SW，二极管二的负极连接二极管三的正极，二极管三的负极和电容二的另一端均连接二极管一的正极。
[0069] 本实施例技术方案中，电感L优选使用TDK公司CLF7045NIT-331M-D，330uH，0.6A；二极管D1，D2，D3采用Diodes
肖特基二极管BAV21WQ-7-F；电容一C1优选使用muRata GRM55DR72E105KW01L，100nF，250V；电容二C2优选使用TDK公司C5750X7T2W105K250KA，1uF，
450V；电阻一RFB1，RFB2分别为1.5MΩ和14.7KΩ，封装使用0603以上尺寸，V—APD默认输出电压为165V。
[0070] 上述电流调节模块包括电流DAC芯片，本实施例技术方案中，DAC芯片优选使用ADI公司LTC7106型号芯片，该芯片通过输出电流IDAC来改变DC-DC Boost升压芯片输出反馈电压VREF，从而达到控制输出电压V-APD的目的。
[0071] 图1中，电流DAC芯片的GPO为输出脚，连接到DC-DC Boost升压芯片的使能脚EN，用于控制DC-DC Boost升压芯片打开和关闭。
[0072] 电流DAC芯片的电流输出引脚IDAC连接DC-DC Boost升压芯片的反馈引脚FB。
[0073] 电流DAC芯片的控制部分通过I2C总线或者PMbus总线连接FPGA芯片处理器。
[0074] LTC7106是一个7bit电流DAC，电流调节有三种模式，分别为Nominal，Range High，Range Low模式，三种模式下的电流调节范围如下表2所示：
[0075] 表2 LTC7106的输出电流IDAC调节范围
[0076] Range LSB(μA) IMIN(μA) IMAX(μA)Nominal 1 –64 63
Range High 4 –256 252
Range Low 0.25 –16 15.75
[0077] 从表2看，最小调节台阶Nominal模式为1μA，Range High模式为4μA，Range Low模式为0.25μA。
[0078] 本实施例技术方案中，FPGA芯片处理器优选使用ALTERA公司MAX系列10M25DA F484芯片，其时钟管脚E11连接50M晶振，J10管脚作为FPGA全局复位引脚，AA2管脚连接TMP117的SCL，AB2连接SDA，AA3连接ALERT，AA5连接LTC7106的SCL，AB4连接SDA，AB3连接ALERT。
[0079] 图1中，输出电压V-APD和电流IDAC的关系如下：
[0080]
[0081] 其中，VREF为DC-DC Boost升压芯片的输出反馈电压；IDAC为电流DAC芯片的输出电流，RFB1、RFB2分别为电阻一和电阻二的阻值。
[0082] 输出电压V-APD用作APD的偏置电压Vbias。
[0083] 公式(1)中
[0084] RFB1均为固定值，V-APD的变化只与IDAC有关，即
[0085] ΔV-APD＝ΔIDAC*RFB1 (公式2)。
[0086] 本实施例技术方案中，APD优选型号为AD500-9的光电二极管，AD500-9的温度系数为1.5，设计增益GAIN＝100的情况下，由AD500-9的固有特性，其偏置电压Vbias与击穿电压VBR的关系如下：
[0087] Vbias＝0.92*[VBR+(T-23)]*1.5 (公式3)；
[0088] 其中，T的温度范围为工业级温度范围，即-40℃～+85℃。
[0089] 公式3表征的偏置电压Vbias为APD在
工作温度T下进行温度补偿实现固定增益需要的偏置电压。
[0090] 激光雷达工作环境温度为-40℃～+85℃，ΔT为125，根据公式3获得偏置电压Vbias变化范围为：
[0091] ΔVbias＝ΔT*1.5*0.92 (公式4)；
[0092] APD偏置电压Vbias的变化与输出电压V-APD的变化相同，即：
[0093] ΔVbias＝ΔT*1.5*0.92＝ΔIDAC*RFB1 (公式5)。
[0094] 电流DAC LTC7106的电流调节范围见表2所示，由表2知，将电流DAC工作模式设置为Nominal，ΔVbias＝ΔIDAC*RFB1＝1.5V，电压调节最小单位为1.5V。
[0095] ARM处理器在设定APD偏置电压Vbias的范围时：
[0096] 若APD工作环境温度为-40℃～85℃，温度系数为1.5，VBR＝200V时，根据公式(3)计算APD偏置电压Vbias的范围为：
[0097] 偏置电压Vbias最小值VL＝0.92*[200+(-40-23)*1.5]＝97.06V；
[0098] 偏置电压Vbias最小值VH＝0.92*[200+(85-23)*1.5]＝269.56V。
[0099] 例如：激光雷达工作在23℃环境下下，APD的击穿电压VBR为180V。
[0100] 激光雷达在室外工作状态下，温度传感器采集到APD的温度为40℃，ARM处理器计算APD为40℃时APD的偏置电压和电流调节模块输出的电流值IDAC如下：
[0101] 由公式(3)计算，Vbias(40℃)＝0.92*[180+(40-23)*1.5]＝180.06V；
[0102] Vbias(23℃)＝0.92*[180+(23-23)*1.5]＝165.6V；
[0103] ΔVbias＝Vbias(40℃)-Vbias(23℃)＝189.06-165.6＝23.46V。
[0104] 根据公式公式(5)计算，
[0105] 根据上述计算，如果要将APD的偏置电压调到189.06V，只需要将电流DAC芯片的输出电流IDAC调节到-16uA即可。
[0106] 本发明实施例技术方案中，FPGA芯片处理器的开发过程包含以下内容：
[0107] (1)对I2C的典型配置；
[0108] (2)基准时钟设置或确认；
[0109] (3)数据分析；
[0110] (4)基本状态判读；
[0111] (5)逻辑公式的实现方式。
[0112] FPGA芯片处理器具体实现流程图如图3-4所示。
[0113] 需要特别说明的内容如下：
[0114] 1、TMP117是2线
接口，兼容I2C，时钟线SCL，数据线SDA，可加一个中断信号作为报警使用，时钟支持1～400kHz，越高越好。FPGA可以以基准时钟进行计数
采样，实现I2C接口的400kHz的速率。LTC7106类似。
[0115] 2、TMP117内置一个EEPROM，厂家在生产时已经在里面写入了出厂值。常规应用下不需要进行重新配置。如果有需要，按照EEPROM编程流程进行操作，上电后，温度测量上下限、转换周期等参数会从EEPROM中读取，加载入寄存器中。
[0116] 3、TMP117中温度值以二进制补码方式存储，精度为0.0078125摄氏度，下图为一些对应的参数值。
[0117] 根据公式Vbias＝0.92*[VBR+(T-23)]*1.5，可见T的值已经扩大了27倍，考虑到FPGA芯片处理器浮点数时的不方便，因此在根据公式进行计算的时候，将23也扩大27倍，1.5扩大2倍，VBR扩大28倍，0.92扩大212倍。总结果Vbias扩大了220倍。
[0118] 计算ΔVbias＝Vbias-165时，将165也扩大220倍，计算 时，将1.5扩大2倍，则ΔIDAC实际扩大了219倍。转换为LTC7106中的值时对应再缩小219倍即可。数值都以2进制补码形式存储。
[0119] 表3 16位温度数据初始化
[0120]
[0121] 以上所述实施例仅是为充分说明本发明而所举的较佳的实施例，本发明的保护范围不限于此。
本技术领域的技术人员在本发明
基础上所作的等同替代或变换，均在本发明的保护范围之内。本发明的保护范围以
权利要求书为准。
