技术领域
[0001] 本实用新型属于
半导体微显示技术领域，涉及一种发光
二极管，具体地说是一种全集成硅显示器中的反向发光器件。
背景技术
[0002] 微显示技术是为适应互联网技术和智能设备快速发展的新兴技术，因其具有以较小尺寸和较低的功耗实现大屏幕高品质图像显示的优势，在投影仪和VR技术等应用领域拥有着巨大的潜
力。微显示技术的核心部件为
发光二极管。
[0003] 发光二极管是利用
电子和空穴的复合
辐射出可见光的半导体装置，广泛应用于照明、平面显示和光纤通讯等领域。经过多年的研究，现已开发出多种材料不同类型的发光二极管，主要可分为普通发光二极管（LED）和
有机发光二极管（OLED）。普通发光二极管通常使用Ⅲ-Ⅴ族无机半导体材料和化学气相沉淀（CVD）制造，只能以点
光源的形式应用，使得LED运作时
结温升高，造成内部量子转换效率降低，且寿命大大缩短。OLED通常使用小分子的有机材料作为发光材料，因为其发光面积较大，所以解决了
散热的问题，然而OLED技术的开发
门槛非常高，成熟产品较少，现有的传统工艺流程非常复杂，固定投资成本巨大且成品率非常低，难以用现有的标准CMOS技术实现驱动
电路与发光阵列的单片集成。
[0004] 硅材料本身的散热性非常好，并且基于硅材料的集成电路不仅价格低廉，而且其工艺现已开发的非常完备，因此利用硅材料开发出微显示器件的
像素单元可以从根本上解决发光二极管在散热、成本和单片集成技术方面面临的难题。
[0005] 现有的直接利用
单晶硅反偏发光作为光源的微显示技术，采用尖端放电的结构，利用硅P+N结反偏状态下的
雪崩击穿进行电致发光，并且在尖端点光源上方设置了反射金属层，提高了光的提取效率，另外，采用CMOS技术将驱动电路与硅LED阵列制作在同一衬底上，实现了微显示器件的单片集成。然而由于硅是间接带隙材料，其本身的
发光效率较低，一致性差，且因为尖端放电的发光区域非常小，极易因瞬时
电流过大造成器件的烧毁，因此需要开发一种克服
现有技术中此类问题的发光二极管。
发明内容
[0006] 本实用新型的目的是提供一种全集成硅显示器中的反向发光器件，以解决现有技术中存在的问题。
[0007] 本实用新型为实现上述目的，所采用的技术方案如下：
[0008] 一种全集成硅显示器中的反向发光器件，它包括
自下而上依次设置的硅衬底、发光结构、金属互联层、隔离层和金属反射层；
[0009] 所述发光结构嵌于硅衬底中，发光结构包括由外而内依次设置的n型阱、n+型有源区、p+型有源区、薄
氧化层和
多晶硅栅，n+型有源区与n型阱的内壁之间设置有
场氧化层，场+氧化层的外壁与硅衬底相连、内壁与n型有源区相连。
[0010] 作为限定：所述n+型有源区包括第一n+型有源分区和第二n+型有源分区，第一n+型有源分区和第二n+型有源分区的横截面都是条形结构、二者对称设于p+型有源区的两侧、且未与p+型有源区连通。
[0011] 作为第二种限定：所述场氧化层的横截面为环形。
[0012] 作为第三种限定：所述多晶硅栅包括S个横截面为条状且相互平行的多晶硅栅单元，每个多晶硅栅单元外分别包裹有一层薄氧化层，p+型有源区包括横截面为条状且相互平行的第一～第S+1p+型有源分区，第一～第S+1p+型有源分区与S个多晶硅栅单元相间平行设置，第一～第S+1p+型有源分区的首端相连通、尾端相连通；
[0013] 所述S∈[1,3]。
[0014] 作为第四种限定：所述隔离层包括设置在硅衬底上表面中部的横截面为矩形的第一隔离层分区、围绕第一隔离层分区且厚度逐渐增加的第二隔离层分区、围绕第二隔离层分区且厚度与第二隔离层分区的最大厚度相同的第三隔离层分区；
[0015] 所述p+型有源区、薄氧化层和多晶硅栅位于第一隔离层分区所对应的衬底区域；
[0016] 所述金属反射层
覆盖在第二隔离层分区和第三隔离层分区的表面。
[0017] 作为第五种限定：所述n型阱和多晶硅栅的横截面为正六边形；n+型有源区、p+型有源区、薄氧化层的横截面都是正六边环形；
[0018] 所述隔离层包括覆盖n型阱和多晶硅栅的横截面为正六边形的第四隔离层分区、围绕第四隔离层分区且厚度逐渐增加的第五隔离层分区、围绕第五隔离层分区且厚度与第五隔离层分区的最大厚度相同的第六隔离层分区；
[0019] 所述金属反射层覆盖在第五隔离层分区和第六隔离层分区的表面。
[0020] 作为第六种限定：所述金属互联层设置在隔离层中，金属互联层包括覆盖在n+型有源区和p+型有源区上表面的金属硅氧化物层，于n+型有源区、p+型有源区的金属硅氧化物层的上方均设置有与自身形状相似的金属
电极，金属电极与金属硅氧化物层之间通过通孔相连；
[0021] 多晶硅栅的金属电极从其边缘处引出。
[0022] 作为进一步限定：所述n+型有源区和p+型有源区的金属电极的引出方向相反。
[0023] 作为另一种限定：n+型有源区、p+型有源区和多晶硅栅的金属电极引出方式为同方向引出；多晶硅栅的金属电极引出线处于n+型有源区、p+型有源区的金属引出线之间。
[0024] 本实用新型由于采用了上述的技术方案，其与现有技术相比，所取得的技术进步在于：
[0025] （1）本实用新型采用了栅控二极管的结构，利用p+n结反偏引起的
雪崩击穿机制进行电致发光，发光区域转移至多晶硅栅的四周，使得发光区域大大增加；
[0026] （2）本实用新型采用的栅控二极管结构，可以在栅极加
电压，从而改变栅极下方的载流子分布状况，大幅提高p+n结处的
电场强度，降低p+n结的
击穿电压，提高电致发光的量子转化效率，并且大大降低了功耗；
[0027] （3）本实用新型采用的栅控二极管结构将栅极移到了
硅片表面以下，并且去掉了栅极上方的金属硅氧化物层；使得栅极两侧发出的光在向上发射的过程中没有遮挡，提高了p+n结光发射的提取效率；
[0028] （4）本实用新型在栅控二极管的顶部设置了喇叭状的金属反射层，且底部窗口正对栅控二极管的发光
位置，可以将二极管发射的光收集向上发射，大幅提高了垂直方向上的光提取效率；
[0029] （5）本实用新型的多晶硅栅的金属电极从其边缘引出，减少对光线的遮挡，提高了器件的发光效率；
[0030] （6）本实用新型的工艺制作流程与发展成熟的CMOS工艺完全兼容，无需开发新的工艺，大大降低了投资成本和开发难度；
[0031] （7）本实用新型所提供的器件设计方案可以进行阵列化设计，且可以将驱动电路与显示阵列集成在同一硅衬底上，从而以非常低的成本实现全硅单片集成微显示技术。
[0032] 本实用新型适用于全硅单片集成光电微显示器件技术领域。
附图说明
[0033] 附图用来提供对本实用新型的进一步理解，并且构成
说明书的一部分，与本实用新型的
实施例一起用于解释本实用新型，并不构成对本实用新型的限制。
[0034] 在附图中：
[0035] 图1为本实用新型实施例1的内部结构示意图；
[0036] 图2为本实用新型实施例1未加金属反射层、金属电极的俯视图；
[0037] 图3为本实用新型实施例1未加金属反射层、多晶硅栅的金属电极的俯视图；
[0038] 图4为本实用新型实施例1的未加上金属反射层的俯视图；
[0039] 图5为本实用新型实施例1的加上金属反射层的俯视图；
[0040] 图6为本实用新型实施例1的正常工作时的等效示意图；
[0041] 图7为本实用新型实施例2的俯视结构示意图；
[0042] 图8为本实用新型实施例2加上金属电极后的结构示意图；
[0043] 图9为本实用新型实施例2的两个相邻器件制作在同一硅衬底上的加上金属反射层的俯视结构示意图；
[0044] 图10为本实用新型实施例2的两个相邻器件制作在同一个硅衬底上的内部结构示意图；
[0045] 图11为本实用新型实施例2的多个二极管组成的微显示阵列示意图。
[0046] 图中：1、第一硅衬底，2、第一n型阱，3、第一场氧化层，4、第一n+型有源区，5、第一p+型有源区，6、第一多晶硅栅，7、第一薄氧化层，81、第一金属电极，82、第二金属电极，83、第三金属电极，9、通孔，10、第一金属硅氧化物层，11、第一金属反射层，12、第一隔离层，13、
空间电荷区；14、第二硅衬底，15、第二n型阱，16、第二场氧化层，17、第二n+型有源区，18、第二p+型有源区，19、第二多晶硅栅，20、第二薄氧化层，21、第四金属电极，22、第五金属电极，23、第六金属电极，24、第二金属硅氧化物层，25、第二金属反射层，26、第二隔离层。
具体实施方式
[0047] 以下结合附图对本实用新型的优选实施例进行说明。应当理解，此处所描述的优选实施例仅用于说明和解释本实用新型，并不用于限定本实用新型。
[0048] 实施例1 全集成硅显示器中的反向发光器件
[0049] 如图1所示，本实施例包括自下而上依次设置的第一硅衬底1、第一发光结构、第一金属互联层、第一隔离层12结构和第一金属反射层11。其中，
[0050] ①第一硅衬底1
[0051] 本实施例中的第一硅衬底1采用P型掺杂的衬底，且有
接地电极引出。
[0052] ②第一发光结构
[0053] 如图1和图4所示，第一发光结构嵌于第一硅衬底1中，第一发光结构包括由外而内依次设置的第一n型阱2、第一n+型有源区4、第一p+型有源区5、第一薄氧化层7和第一多晶硅栅6，第一n+型有源区4与第一n型阱2的内壁之间设置有横截面为环形的第一场氧化层3，第一场氧化层3的外壁与第一硅衬底1相连、内壁与第一n+型有源区4相连；第一n+型有源区4包+ + + +括第一n 型有源分区和第二n 型有源分区，第一n型有源分区和第二n 型有源分区的横截面都是条形结构、二者对称设于第一p+型有源区5的两侧、且未与第一p+型有源区5连通；第一多晶硅栅6包括三个横截面为条状且相互平行的多晶硅栅单元，每个多晶硅栅单元外分别包裹有薄氧化层，第一p+型有源区5包括横截面为条状且相互平行的第一～第四p+型有源+ +
分区，第一～第四p型有源分区与三个多晶硅栅单元相间平行设置，第一～第四p型有源分区的首端相连通、尾端相连通。
[0054] ③第一隔离层12
[0055] 如图1和图4所示，第一隔离层12呈开口朝上的方形喇叭状，其包括设置在硅衬底上表面中部的横截面为矩形的第一隔离层分区、围绕第一隔离层分区且厚度逐渐增加的第二隔离层分区、围绕第二隔离层分区且厚度与第二隔离层分区的最大厚度相同的第三隔离层分区；第一p+型有源区5、薄氧化层和第一多晶硅栅6位于第一隔离层12区域所对应的衬底区域。
[0056] ④第一金属反射层11
[0057] 如图1和图5所示，第一金属反射层11覆盖在第二隔离层分区和第三隔离层分区的表面，第一隔离层分区上表面未覆盖第一金属反射层11，从整个器件的顶部往下看，可以观察到第一发光结构。
[0058] ⑤第一金属互联层
[0059] 如图1所示，第一金属互联层设置在第一隔离层12中，第一金属互联层包括覆盖在第一n+型有源区4和第一p+型有源区5上表面的第一金属硅氧化物层10，于第一n+型有源分区的第一金属硅氧化物层10的上方设置有与自身形状相似的第一金属电极单元，于第二n+型有源分区的第一金属硅氧化物层10的上方设置有第二金属电极单元，第一金属电极单元和第二金属电极单元引出形成第一金属电极81，于第一～第四p+型有源分区的第一金属硅氧化物层10的上方一一对应设置有与自身形状相似的第五～第八金属电极单元，第五～第八金属电极单元一端相连并引出形成第二金属电极82，第一金属电极81、第二金属电极82与各自对应的第一金属硅氧化物层10之间分别通过相应的通孔9相连，第一金属电极81和第二金属电极82的引出方向相反；于三个多晶硅栅单元的边缘处设置有第九～第十一金属电极单元，第九～第十一金属电极单元的一端相连并引出形成第三金属电极83，第三金属电极83从多晶硅栅的边缘处引出以减小对光线的遮挡。
[0060] 图2为本实施例未加金属反射层、金属电极的俯视图，图3为本实施例未加金属反射层、多晶硅栅的金属电极的俯视图。
[0061] 本实施例中，第一～第三金属电极81～83选用的材料为
铝或者
铜，第一隔离层12采用的材料是FSG或者PSG。
[0062] 本实施例的工作原理是：如图6所示，第一p+型有源区5与第一n型阱2
接触时，由于存在载流子浓度差，电子和空穴会向浓度低的地方扩散，扩散运动会在pn结的结面两侧形成一正一负的空间电荷区13，也称为耗尽区，且空间电荷区13的宽度主要在掺杂浓度较低的第一n型阱2的区域，空间电荷区13中会形成内建电场Ebi，方向为从带正电荷的第一n型阱2指向第一p+型有源区5；当第一p+型有源区5与第一n阱形成的pn结反向电压增加时，空间电荷区13中的电场随之增强，当反向电压足够大时，
加速的电子和空穴会在空间电荷区13中碰撞出更多新的电子和空穴，引起pn结的雪崩击穿，此
时空间电荷区13中的电子-空穴对会因为能级跃迁辐射出可见光。
[0063] 如图6所示，本实施例中，第一多晶硅栅6、栅极外部的第一薄氧化层7与第一n型阱2组成一个电容器，当栅极的电位高于n型阱的电位时，会使得第一薄氧化层7于第一n型阱2一侧的电子浓度大大增高，形成电子积累层，电子积累层的产生会减小栅极附近的
pn结耗尽区的宽度，从而降低栅极两侧的pn结的击穿电压。当发生雪崩击穿时，使得空间电荷区13中的电场集中在栅极附近，从而大幅提高栅极四周pn结的发光效率。另外由于第一发光结构的上方无遮挡，使得pn结因雪崩击穿发出的可见光经由第一金属反射层11收集，集中垂直向上反射，可以大幅提高发光二极管的光提取效率。当栅极电位等于第一n型阱2的电位时，pn结相当于一个普通的
侧壁发光二极管，由于空间电荷区13中的电场均匀分布，因此发光效率较低。
[0064] 实施例2 全集成硅显示器中的反向发光器件
[0065] 本实施例提供了一种用于全硅微显示器的最小发光单元。
[0066] 如图7-图10所示，本实施例包括自下而上依次设置的第二硅衬底14、第二发光结构、第二金属互联层、第二隔离层和第二金属反射层25。其中，
[0067] （一）第二硅衬底14
[0068] 本实施例中的第二硅衬底14采用P型掺杂的衬底，且有接地电极引出。
[0069] （二）第二发光结构
[0070] 如图7、图8和图10所示，第二发光结构嵌于第二硅衬底14中，第二发光结构包括由外而内依次设置的第二n型阱15、第二n+型有源区17、第二p+型有源区18、第二薄氧化层20和第二多晶硅栅19，第二n型阱15和第二多晶硅栅19的横截面为正六边形；第二n+型有源区17、第二p+型有源区18、第二薄氧化层20的横截面都是正六边环形；第二n+型有源区17与第二n型阱15的内壁之间设置有横截面为正六边环形的第二场氧化层16，第二场氧化层16的外壁与第二硅衬底14相连、内壁与第二n+型有源区17相连；
[0071] （三）第二隔离层26
[0072] 如图10所示，第二隔离层26呈开口朝上的方形喇叭状，其包括覆盖第二n型阱15和第二多晶硅栅19的横截面为正六边形的第四隔离层分区、围绕第四隔离层分区且厚度逐渐增加的第五隔离层分区、围绕第五隔离层分区且厚度与第五隔离层分区的最大厚度相同的第六隔离层分区。
[0073] ④第二金属反射层25
[0074] 如图9和图10所示，第二金属反射层25覆盖在第五隔离层分区和第六隔离层分区的表面，第四隔离层区上表面未覆盖第二金属反射层25，从整个器件的顶部往下看，可以观察到第二发光结构。
[0075] ⑤第二金属互联层
[0076] 如图8和图10所示，第二金属互联层设置在第二隔离层26结构中，第二金属互联层包括覆盖在第二n+型有源区17和第二p+型有源区18上表面的第二金属硅氧化物层24，于第二n+型有源区17的第二金属硅氧化物层24的上方设置有与自身形状相似的第四金属电极21，第二p+型有源区18的第二金属硅氧化物层24的上方设置有与自身形状相似的第五金属电极22，第四金属电极21、第五金属电极22与各自对应的第二金属硅氧化物层24之间分别通过相应的通孔9相连，第四金属电极21和第五金属电极22的走线方向相反，与第二多晶硅栅19相连的第六金属电极23从多晶硅栅的边缘处引出以减小对光线的遮挡，第四～第六金属电极21～23最终的引出方向相同，第六金属电极23引出线处于第四金属电极21和第五金属电极22的引出线之间。
[0077] 本实施例中，第四～第六金属电极21～23选用的材料为铝或者铜，第二隔离层26采用的材料是FSG或者PSG。
[0078] 为了便于理解，图10给出了两个最小发光单元相连的内部结构示意图。图11给出了多个本实施例中的发光二极管组成的微显示阵列示意图。
[0079] 本实施例的其他结构部分与实施例1相同。本实施例的工作原理与实施例1 的工作原理相同。
