一种用于协同动态电压频率调整系统的片上电压降报警器
阅读：1018发布：2020-08-10
专利汇可以提供一种用于协同动态电压频率调整系统的片上电压降报警器专利检索，专利查询，专利分析的服务。并且本 发明 一种用于协同动态 电压 频率 调整系统的片上电压降报警器，由片上电压降报警器模 块 、动态电压频率调整模块、逻辑控 制模 块、电压调整决策模块及异或模块组成；逻辑 控制模块 与电压调整决策模块及片上电压降报警器模块相连，电压调整决策模块与逻辑控制模块、动态电压频率调整模块和异或模块相连；动态电压频率调整模块与电压调整决策模块相连，异或模块与电压调整决策模块以及片上电压降报警器模块相连。本发明实时监测集成 电路 芯片一个工作时周期内电压降，根据既定电压降 阈值 给出报警 信号 ，启动动态电压频率调整系统；可连接至不同类型动态电压频率调节系统；通过校准提高报警器工作 精度 ；通过不同尺寸数字单元器件，对电压降报警阈值调整。，下面是一种用于协同动态电压频率调整系统的片上电压降报警器专利的具体信息内容。
1.一种用于协同动态电压频率调整系统的片上电压降报警器，其特征在于：该报警器由片上电压降报警器模块、动态电压频率调整模块、逻辑控制模块、电压调整决策模块及异或模块五部分组成；
逻辑控制模块，使用者通过扫描输入或并行接口输入的方式对逻辑控制模块进行配置；同时接收来自外部的输入时钟信号；逻辑控制模块与电压调整决策模块相连，根据使用者的配置信息设置电压调整决策模块的工作方式；逻辑控制模块还与片上电压降报警器模块相连，提供片上电压降报警器模块需要的工作时钟与工作使能信号；
电压调整决策模块与逻辑控制模块、动态电压频率调整模块和异或模块相连；逻辑控制模块控制电压调整决策模块的工作方式；电压调整决策模块根据异或模块的输出信号生成动态电压频率调整模块的控制信号，启动/停止动态电压频率调整模块并控制调整方式；
动态电压频率调整模块与电压调整决策模块相连，在电压调整决策模块的控制下启动/停止工作；利用补偿电源电压或改变电路运行频率的方式减小电源电压降，使电路稳定运行；
异或模块与电压调整决策模块以及片上电压降报警器模块相连；根据片上电压降报警器模块的检测结果，在电压降超过报警阈值时生成电压降报警信号，并将报警信号输入到电压调整决策模块；
片上电压降报警器模块由N个片上电压降报警器组成，分布在集成电路中的不同位置；
在逻辑控制模块的控制下完成校准工作和电源电压降检测工作，将检测结果输出给异或模块。
2.根据权利要求1所述的一种用于协同动态电压频率调整系统的片上电压降报警器，其特征在于：所述的片上电压降报警器为具有“梳状单元”的结构，每个“梳状单元”由一个触发器、一个与门、一个非门、强缓冲器路径、弱缓冲器路径和底部的一个延时缓冲器组成；
每个梳状单元形成了对电源电压降检测的采样窗口；每个采样窗口中，上升沿信号沿着两条不同尺寸与负载的缓冲器路径进行传播，弱缓冲器路径的输出取反后与强缓冲器路径的信号相与，与门的输出与触发器的时钟管脚相连，用于输出电压降检测结果信号；相邻采样窗口的输出信号输入到异或模块，检测到持续的电压降，异或模块的输出连接到电压调整决策模块，用于启动/停止动态电压频率调整模块。
3.根据权利要求2所述的一种用于协同动态电压频率调整系统的片上电压降报警器，其特征在于：所述的强缓冲器路径由大尺寸缓冲器和小负载组成，弱缓冲器路径由小尺寸缓冲器和大负载组成。
4.根据权利要求1所述的一种用于协同动态电压频率调整系统的片上电压降报警器，其特征在于：所述片上电压降报警器模块其校准方法为：在每一个片上电压降报警器工作之前，使其工作于无电源电压降的情况，通过调整弱缓冲器路径时延使同一采样窗口中强、弱缓冲器路径具有相同的时延。
5.如权利要求1所述的一种用于协同动态电压频率调整系统的片上电压降报警器的工作方法，它包括有下列步骤：
步骤一:寻找电源电压降较大区域；在设计集成电路芯片过程中，通过IC Compiler软件对集成电路芯片进行区域划分，并标记出潜在具有较大电源电压降的区域；
步骤二:系统集成；选取合适的片上电压降报警器采样窗口长度W，结合系统工作时钟周期T确定片上电压降报警器中采样窗口个数M，M＝T/W；在集成电路芯片上空余面积较多的地方插入逻辑控制模块和电压调整决策模块，在步骤一中标记的潜在具有较大电源电压降的区域插入片上电压降报警器模块；根据面积的限制和调整要求确定片上电压降报警器模块中片上电压降报警器的数量N；
步骤三:参数配置；根据集成电路在工作中对电源电压的要求，确定片上电压降报警器的报警阈值，并选取强、弱缓冲器路径中缓冲器的尺寸和负载大小；缓冲器的尺寸和负载大小对报警阈值的影响通过HSPICE对不同工作电压仿真获得；通过配置逻辑控制模块的参数信息，完成对片上电压降报警器模块的配置与校准；配置参数包括但不限于动态电压频率调整模块调整方案和校准方法；校准过程:使每一个片上电压降报警器在无较大电源电压降的情况下，所有采样窗口输出的数字签名均为低电平‘0’；对每一个采样窗口，持续增加弱缓冲器路径中的缓冲器个数，一旦该采样窗口出现逻辑1，即停止校准，减少一个弱缓冲器路径中的缓冲器，作为该采样窗口的检测结构；
步骤四:生成电源电压降；通过添加电路结构、功能或内建自测试测试向量的方法，在集成电路内部生成电源电压降，同时使电源电压降报警传感器系统开始工作；
步骤五:片上电压降检测；一旦检测到电源电压发生下降沿变化，且其下降值超过设定的报警阈值，受到该电压降影响的片上电压降报警器中相应的采样窗口输出高电平，高电平信号输出给异或模块；异或模块生成电压降下降沿报警信号，并将下降沿报警信号输出给电压调整决策模块；
步骤六：片上电源电压调节；电压调整决策模块根据异或模块的输出结果启动动态电压频率调整模块；动态电压频率调整模块采用频率调整或电源补偿的方式对电源电压进行调节；当电源电压恢复为正常水平后，片上电压降报警器检测到电源电压的上升沿，且其上升至超过报警阈值电压；此时，异或模块生成电压降上升沿信号，电压调整决策模块停止动态电压频率调整模块的工作。
一种用于协同动态电压频率调整系统的片上电压降报警器
技术领域
[0001] 本发明提出了一种用于协同动态电压频率调整系统的片上电压降报警器，尤其是一种可用于检测电源电压降噪声的片上传感器结构，并提出了将其用于协同集成电路动态电压频率调整系统的实现方案与测试方法。属于微型电子器件技术领域。
背景技术
[0002] 集成电路(integrated circuit)是一种微型电子器件或部件。它是经过复杂的半导体制造工艺，将用于实现特定功能电路所需的晶体管、电阻、电容和电感等元件及布线互相连接，制作在半导体晶片或介质基片上。相比传统的电路实现方法，集成电路具有微小型化、低功耗、智能化以及高可靠性的特点。其显著特征为体积小，重量轻，寿命长，可靠性高，同时具有性能好等优点。二十世纪半导体技术的发展使得集成电路的生产具有成本低，适用于大规模制造的优点。
[0003] 集成电路按其应用领域可分为标准通用集成电路和专用集成电路。集成电路作为现代电子信息系统的核心部分在军事、工业和民用领域发挥着越来越重要的作用。在绝大部分电子信息系统中，集成电路作为设备整体的控制模块对电子设备的性能起决定性作用。集成电路的可靠运行对系统正常运转至关重要。
[0004] 随着集成电路制造工艺的发展，集成电路器件的尺寸在不断减小，电路的集成度在持续提高。先进的互补金属氧化物半导体(CMOS)元件的栅极长度已经达到20纳米，与此同时，系统的最高工作频率已达到千兆赫兹(GHz)。在这种情况下，大规模数量的门级器件与时钟信号存在同时的翻转动作，晶体管中产生短暂的导通电流。由于电路电源网络中寄生参数的存在(主要为寄生电阻和电感)，大量的导通电流将导致供电电源产生不可忽视的电压降，即电流/电阻压降(IR-Drop)，是主要的电源噪声来源。
[0006] 近期的研究表明，电源电压降噪声的峰值可达到参考电压的10％～20％。供电电压的降低将导致器件时延以同等程度增加，导致电路的速度随着电源电压值的降低同时降低，电路中对电压敏感的数字模块的工作频率也会相应降低。过大的电压降还将导致芯片功耗增加、发生时序错误、数据读取失败以及非正常重启等问题。
[0007] 为此，动态电压频率调整(DVFS-Dynamic Voltage Frequency Scaling)系统被广泛的应用在重要集成电路中。其工作原理为，通过调整供电电压、偏置电压、改变集成电路工作频率等方式保持供电电源的稳定。根据其工作原理的不同,动态电压频率调整系统可分为两类：一类用于降低电源噪声，另一种用于降低集成电路对电源噪声的敏感性。对于以上两种工作原理来说，快速而准确的片上电压降报警器是其工作基础，用于控制其运行。
[0008] 对于集成电路电压噪声的测量方法主要有两种：片外测量和片上测量。片外测量方法通过使用示波器和片上自主测试设备等实现。因其需要外部测量设备，具有难以实现实时测量、测试深度和测试位置受限、测试探头及传输线寄生参数对测试结果产生影响、无法实现高精度测试等缺点。片上测量的方法则利用片上传感器实现。片上测量的优点在于：寄生参数小，分辨率高，降低测试成本，可以实现对集成电路各个区域的实时测量。综上所述，设计用于检测供电电源电压降的片上传感器结构，并将其用于动态电压频率调整系统，可以实现快速有效的电压调节，保证集成电路的可靠运行。
[0009] 经过对现有的技术文献进行检索发现，W.Song等人于2012年在题为“Sensing Voltage Transients Using Built-in Voltage Sensor(利用内嵌电压传感器测试电路电压瞬态波形)”的论文中介绍了一种利用模-数(AD)转换器实现瞬态电源波形测量的方法。其工作方法为：将电源网络连接到AD转换模块，电压信号经过采样，转换为数字信号。然而，为了获得单个时钟周期内的电压噪声波形，要求ADC模块的工作频率是系统时钟的数倍，需要额外的高速时钟，增加了设计成本。对于工作在千兆赫兹(GHz)的集成电路来说，很难实现，此外也会造成较大的功耗。Z.Abuhamdeh等人于2007年在IEEE Design&Test of Computers(计算机设计与测试杂志)发表了题为“A Production IR-drop Screen on A Chip(片上电压降检测)”的文章，提出利用环形振荡器(RO-Ring Oscillator)振荡频率的变化来检测电源噪声的方法。环形振荡器因其由基本数字模块组成，具有易移植，设计简单的特点，但是其只能用于检测一段时间内的平均电源噪声，无法提供高精度的实时测量。为了解决以上的问题，R.Franch等人于2007年在IEEE International Test Conference(国际测试大会)上发表了题为“On-chip Timing Uncertainty Measurements on IBM Microprocessors(用于IBM微处理器的片上时序检测结构)”的文章中介绍了一种delay-to-digital converter(延时-数字转换器)。该转换器由数字时延电路和触发器组成。在测试阶段，时延器件的运行速度受到电源电压降的影响，最终影响触发器的输出信号。测试阶段完成后，触发器的输出信号用于电压降分析。然而，这种方法无法获得电压降在一个时钟周期内的瞬态信息。此外，需要额外的时钟周期供动态电压频率调整系统进行分析并制定调整策略；在很大程度上增加了调节时间。
[0010] 虽然上述文献提出了用于实现片上测量电源电压降的测试结构与方法，但其不能实现对电源电压降瞬态波形的精确测量，测量速度慢；其测试结果无法满足对动态电压频率调整系统的控制要求。
发明内容
[0011] 本发明的目的在于提供一种用于协同动态电压频率调整系统的片上电压降报警器，其输出信号可以用于协同动态电压频率调整系统实现稳定供电电压的功能。该片上测量系统能够实时监测集成电路芯片在一个工作时钟周期内的电压降，根据既定电压降阈值给出报警信号，启动动态电压频率调整系统。该测量系统可连接至不同类型的动态电压频率调整系统(DVFS)，通过对电源噪声的高精度测量完成与动态电压频率调整系统的配合。通过校准过程可以提高报警器的工作精度，通过选用不同尺寸的数字单元器件，可以实现对电压降报警阈值的调整，使该片上传感器更具有针对性。
[0012] 本发明一种用于协同动态电压频率调整系统的片上电压降报警器，由片上电压降报警器模块、动态电压频率调整模块(DVFS)、逻辑控制模块、电压调整决策模块及异或模块五部分组成；如图2所示。
[0013] 逻辑控制模块，使用者通过扫描输入或并行接口输入的方式对逻辑控制模块进行配置；同时接收来自外部的输入时钟信号。逻辑控制模块与电压调整决策模块相连，根据使用者的配置信息设置电压调整决策模块的工作方式。逻辑控制模块还与片上电压降报警器模块相连，提供片上电压降报警器模块需要的工作时钟与工作使能信号。
[0014] 电压调整决策模块与逻辑控制模块、动态电压频率调整模块和异或模块相连。逻辑控制模块可以控制电压调整决策模块的工作方式；电压调整决策模块根据异或模块的输出信号生成动态电压频率调整模块的控制信号，启动/停止动态电压频率调整模块并控制调整方式。
[0015] 动态电压频率调整模块与电压调整决策模块相连，在电压调整决策模块的控制下启动/停止工作。利用补偿电源电压或改变电路运行频率的方式减小电源电压降，使电路稳定运行。
[0016] 异或模块与电压调整决策模块以及片上电压降报警器模块相连。根据片上电压降报警器模块的检测结果，在电压降超过报警阈值时生成电压降报警信号，并将报警信号输入到电压调整决策模块。
[0017] 片上电压降报警器模块由N个片上电压降报警器组成，分布在集成电路中的不同位置。在逻辑控制模块的控制下完成校准工作和电源电压降检测工作，将检测结果输出给异或模块。
[0018] 其中，单个片上电压降报警器的结构如图3所示，为具有“梳状”单元的结构，每个“梳状单元”由一个触发器、一个与门、一个非门、强缓冲器路径、弱缓冲器路径和底部的一个延时缓冲器组成。每个梳状单元形成了对电源电压降检测的采样窗口。每个采样窗口中，上升沿信号沿着两条不同尺寸与负载的缓冲器路径进行传播(其中，强缓冲器路径‘strong sub-branch’由大尺寸缓冲器和小负载组成，弱缓冲器路径‘weak sub-branch’则由小尺寸缓冲器和大负载组成)，弱缓冲器路径的输出取反后与强缓冲器路径的信号相与，与门的输出与触发器的时钟管脚相连，用于输出电压降检测结果信号。相邻采样窗口的输出信号输入到异或模块，可以检测到持续的电压降，异或模块的输出连接到电压调整决策模块，用于启动/停止DVFS。
[0019] 片上电压降报警器模块的校准方法：在每一个片上电压降报警器工作之前，使其工作于无电源电压降的情况，通过调整弱缓冲器路径时延使同一采样窗口中强、弱缓冲器路径具有相同的时延。
[0020] 片上电压降报警器的工作过程：在每个系统时钟周期内，时钟的上升沿沿报警传感器底部的时延路径进行传播；以时延路径单个缓冲器的延时时间为间隔到达不同的采样窗口，且同时到达同一采样窗口的不同缓冲器路径；上升沿分别沿强缓冲器路径和弱缓冲器路径进行传播，在无电源电压噪声的情况下，通过校准工作，其路径时延近似相等，不产生触发器时钟信号，无报警信号输出；当存在电源电压降时，两路缓冲路径的时延增加，由于弱缓冲路径受到的影响更大，时延增加大于强缓冲路径，路径末端的与门发挥了信号到达快慢判断的作用。只有当两条路径的时延差足够大时，与门输出脉冲信号，驱动触发器输出高电平信号，指示在当前采样窗口中，电源电压降大于既定阈值；全部的采样窗口可以完成在单个时钟周期内对电源电压的高精度监测。
[0021] 相邻采样窗口的输出信号经过异或模块后可以检测到电源电压降的下降沿和上升沿，同时，电压调整决策模块启动/停止动态电压频率调整模块的工作。
[0022] 本发明一种用于协同动态电压频率调整系统的片上电压降报警器的工作方法，它包括有下列步骤：
[0024] 步骤二:系统集成。选取合适的片上电压降报警器采样窗口长度W，结合系统工作时钟周期T确定片上电压降报警器中采样窗口个数M，M＝T/W。在集成电路芯片上空余面积较多的地方插入逻辑控制模块和电压调整决策模块，在步骤一中标记的潜在具有较大电源电压降的区域插入片上电压降报警器模块；根据面积的限制和调整要求确定片上电压降报警器模块中片上电压降报警器的数量N；
[0025] 步骤三:参数配置。根据集成电路在工作中对电源电压的要求，确定片上电压降报警器的报警阈值，并选取强、弱缓冲器路径中缓冲器的尺寸和负载大小；缓冲器的尺寸和负载大小对报警阈值的影响可以通过HSPICE对不同工作电压仿真获得。通过配置逻辑控制模块的参数信息，完成对片上电压降报警器模块的配置与校准；配置参数包括但不限于DVFS调整方案和校准方法。校准过程:使每一个片上电压降报警器在无较大电源电压降的情况下，所有采样窗口输出的数字签名均为低电平‘0’。对每一个采样窗口，持续增加弱缓冲器路径中的缓冲器个数，一旦该采样窗口出现逻辑1，即停止校准，减少一个弱缓冲器路径中的缓冲器，作为该采样窗口的检测结构；
[0027] 步骤五:片上电压降检测。一旦检测到电源电压发生下降沿变化，且其下降值超过设定的报警阈值，受到该电压降影响的片上电压降报警器中相应的采样窗口输出高电平，高电平信号输出给异或模块。异或模块生成电压降下降沿报警信号，并将下降沿报警信号输出给电压调整决策模块。
[0028] 步骤六：片上电源电压调节。电压调整决策模块根据异或模块的输出结果启动动态电压频率调整模块(DVFS)；DVFS采用频率调整或电源补偿的方式对电源电压进行调节。当电源电压恢复为正常水平后，片上电压降报警器检测到电源电压的上升沿，且其上升至超过报警阈值电压；此时，异或模块生成电压降上升沿信号，电压调整决策模块停止DVFS的工作；
[0029] 综上，实现了协同动态电压频率调整系统对电源电压的快速、高精度的调整，保证集成电路的可靠运行。
[0030] 本发明设计的一种用于协同动态电压频率调整系统的片上电压降报警器的优点在于：
[0031] ①利用片上电压降报警器模块对集成电路芯片上的电源电压降进行实时监测，可在一个时钟周期内输出报警信号，协同DVFS系统进行调节。
[0032] ②单个片上电压降报警器的等效采样频率高，单个采样窗口的宽度等于单个缓冲器的时延，对于40nm以下工艺，采样窗口的长度可以达到125-200皮秒，最高可等效为8G赫兹采样率。
[0033] ③片上电压降报警器的检测精度高，通过调整采样窗口中强、弱缓冲路径的配置，可以使最小电压降报警阈值达到45mV，可以实现的电压降报警阈值范围为45mV-120mV。
[0034] ④片上电压降报警器系统采用纯数字电路设计，易于集成到现有集成电路芯片上，且占用额外面积小。
[0036] 图1a是传统集成电路芯片中电源网络在各个区域的示意图。
[0037] 图1b是集成电路芯片上电源网络存在电压降时的电源电压波形示意图。
[0038] 图2是本发明针对系统级集成电路芯片的用于协同动态电压频率调整系统的片上电压降报警器系统的结构框图。
[0039] 图3是本发明片上电压降报警器的结构说明示意图。
[0040] 图4是本发明片上电压降报警器系统的工作配置流程图。
[0041] 图5a是不同强缓冲路径配置下的电源电压降报警阈值的仿真结果；
[0042] 图5b-5g是片上电压降报警器报警精度与采样窗口长度关系的说明示意图；其采样窗口的宽度分别为0.7ns,0.6ns,0.5ns,0.4ns,0.3ns以及0.2ns。
[0043] 图5h是考虑制造工艺不确定性，片上电压降报警器的报警区间错误率分布，即蒙特卡洛仿真结果图。
[0044] 图6是在片上电压降报警器的检测下，电压调整决策模块生成的用于启动动态电压频率调整模块的启动信号。
[0045] 图7是本发明片上电压降报警器系统的工作方法。
[0046] 图中符号说明如下：
[0047] 图1中:A：芯片上模块A；B:芯片上模块B；C：芯片上模块C；
[0048] M:片上电压降报警器梳状单元的个数；
[0049] W:片上电压降报警器延时路径中单个缓冲器延时，即采样窗口宽度。
具体实施方式
[0050] 见图1——图6，下面将结合附图和实施例对本发明做进一步的详细说明。
[0051] 参见图2所示，本发明设计的一种用于协同动态电压频率调整系统的片上电压降报警器由片上电压降报警器模块、动态电压频率调整模块(DVFS)、逻辑控制模块、电压调整决策模块及异或模块五部分组成，均可内嵌在现有集成电路芯片上。
[0052] 对于集成电路芯片的软件仿真采用了HSPICE 2014以及IC Compiler软件。HSPICE是Meta-Softwar公司为集成电路设计中的稳态分析，瞬态分析和频域分析等电路性能的模拟分析而开发的一个商业化通用电路模拟程序，它在伯克利的SPICE(1972年推出)、MicroSim公司的PSPICE(1984年推出)以及其它电路分析软件的基础上，又加入了一些新的功能，经过不断的改进，现可以完成在直流到高于100GHz的微波频率范围内对电路作精确的仿真、分析和优化。在实际应用中，HSPICE能提供关键性的电路模拟和设计方案。IC Compiler是Synopsys下一代布局布线系统，通过将物理综合扩展到整个布局和布线过程以及签核驱动的设计收敛，来保证卓越的质量并缩短设计时间。上一代解决方案由于布局、时钟树和布线独立运行，有其局限性。IC Compiler的扩展物理综合(XPS)技术突破了这一局限，将物理综合扩展到了整个布局和布线过程。IC Compiler采用基于TCL的统一架构，实现了创新并利用了Synopsys的若干最为优秀的核心技术。作为一套完整的布局布线设计系统，它包括了实现下一代设计所必需的一切功能，如物理综合、布局、布线、时序、信号完整性(SI)优化、低功耗、可测性设计(DFT)和良率优化。
[0053] 参见图3所示，片上电压降报警器模块有N(由集成电路可用面积及报警准确性决定)个片上电压降报警器单位结构组成。可以实时检测集成电路芯片上的电源网络中各个区域的电源电压降是否超过报警阈值，并在一个周期内，在电压降超过报警阈值的区间内输出报警信号；异或模块根据报警信号检测到电压降发生和停止的时刻，输出高电平信号用于控制电压调整决策模块；电压调整决策模块依次输出DVFS的启动/停止控制信号。动态电压频率调整模块(DVFS)及时对电源电压进行调节及补偿处理，从而降低电源电压降对集成电路芯片性能的影响。本发明设计的片上电压降报警器模块与动态电压频率调整模块(DVFS)协同工作系统具有测量精度高、易集成、生产测试成本低、对芯片影响较小的优点，因而可以单独用作芯片监测或者测试使用，降低电源电压降对芯片的干扰。
[0054] (一)集成电路芯片的电源网络中的噪声波形：
[0055] 所测试的集成电路芯片参考电压为1.05V，当电路中有大量的门电路单元同时发生翻转，或者受到外界电磁干扰时，其电源网络会产生噪声，该电源噪声使得供电电压发生周期性波动，其波形如图1b所示。
[0056] (二)集成电路芯片中的区域划分：
[0057] 参见图1a、图1b所示，集成电路芯片中有N个区域(region)门电路翻转频繁，如A区域、B区域、C区域、……、N区域。
[0058] 在本发明中，参见图2所示，由于一个集成电路芯片上有N个区域(region)门电路翻转频繁，则与之匹配的片上电压降报警器模块也设置具有N个片上电压降报警器。即针对A区域设置的片上电压降报警器记为第一个片上电压降报警器；针对B区域设置的片上电压降报警器记为第二个片上电压降报警器；针对N区域设置的片上电压降报警器记为第N个片上电压降报警器。每个片上电压降报警器的结构相同。所述的N个区域中的N个片上电压降报警器共用一个逻辑控制模块和电压调整决策模块。
[0059] 集成电路芯片上的电源网络(power supply network)为每个区域供电。本发明设计的N个片上电压降报警器模块连接在为每个区域供电的电源网络上。通过实时监测每个区域的电源噪声(power supply noise)是否超过既定报警阈值来判断电源电压降是否对该区域造成影响。将A区域的电源噪声的电压信号记为 B区域的电源噪声的电压信号记为 N区域的电源噪声的电压信号记为 为了方便说明，所述 也称为任意电源噪声的电压信号。
[0060] (三)片上电压降报警器模块
[0061] 本发明设计的片上电压降报警器模块由N个片上电压降报警器组成，分布在集成电路中的不同位置。如图3所示，片上电压降报警器，由一个个结构相同的“梳状单元”组成，用来测量电源噪声的下降沿和上升沿的出现时间，从而用于启动/停止动态电压频率调整模块。每个“梳状单元”由一个触发器，一个与门，一个非门，强缓冲器路径，弱缓冲器路径和底部的一个延时缓冲器组成，其中，具有相同延时的缓冲器构成时延路径，强、弱缓冲器路径和触发器构成电源电压降采样窗口；其中，强缓冲器路径由尺寸较大的缓冲器和容值较小的负载电容组成，而弱缓冲器路径由尺寸较小的缓冲器和容值较大的负载电容组成。相邻梳状单元的测量输出传输到异或模块进行两两异或操作，异或模块的输出结果输入到电压调整决策模块，电压调整决策模块生成用于启动/停止动态电压频率调整模块的控制信号，如图3所示。
[0062] 在电源电压降检测的过程中，系统时钟信号的上升沿沿片上电压降报警器结构底端的时延路径进行传输。每经过一定时间(时延路径中单个缓冲器的传输时延)后，时钟信号的上升沿到达下一个“梳状单元”的起始位置。每个“梳状单元”间的延时缓冲器将单个测量周期分成多个采样窗口，每个采样窗口的宽度W等于延时缓冲器的时延。
[0063] 在每个“梳状单元”中，时钟信号上升沿同时到达强、弱缓冲器路径的起点。只有当两条缓冲器路径传播的信号到达与门输入端的时间间隔大于与门的建立时间时，且满足强缓冲器路径的传输信号提前到达时，与门输出脉冲信号，该脉冲信号作为触发器的时钟输入信号，如梳状单元0中所示。此时，该疏状单元中的触发器输出高电平信号，异或模块生成电压降报警信号。
[0064] 强、弱缓冲器路径在无电源电压降时被校准为具有相同的路径时延，上升沿信号与其取反后的下降沿相与，不产生脉冲信号，触发器输出为低电平。当有较大电源噪声(超过报警阈值电压)出现时，弱缓冲器路径受到的影响更大，增加的延时比强缓冲器路径增加的延时大，且两路信号的时延差大于与门的建立时间，此时，与门输出瞬时脉冲信号，触发器工作，同时输出高电平信号，即逻辑1。因此，触发器的输出信号可作为强、弱缓冲器路径时延快慢的评判标准。
[0065] 在本发明中，M个“梳状单元”中的触发器输出信号组成一组数字签名，如0...01.1.10..00。其中第i位为第一次出现逻辑‘1’的位置，第j位为最后出现逻辑‘1’的位置，且从第i位到第j位数字签名均为1。在获得的二进制数字串中，逻辑1意味着此采样窗口内电源电压降超过报警阈值，逻辑0意味着此采样窗口内电源电压降没有超过阈值。此外，由于延时缓冲器的延时可达到125皮秒的水平，因此，片上电压降报警器的分辨率是非常高的。
[0066] (三)逻辑控制模块
[0067] 在测量开始前，将一些基本的配置参数通过扫描链串行扫描输入或并行接口输入的方式写入逻辑控制模块的寄存器中。这些配置参数包括测量开始时间、测量时间窗长度、采样窗口宽度、动态电压频率调整方案以及电压降报警阈值。在测量开始后，这些配置参数将用于控制片上电压降报警器模块的工作模式以及用于对DVFS进行控制。
[0068] 另一方面，逻辑控制模块还被用来完成对片上电压降报警器中强/弱缓冲器路径的校准工作。通过调整弱缓冲器路径的长度，即弱缓冲器路径中缓冲器的个数，使连接的触发器在较低噪声情况下不翻转，同时在较大噪声情况下翻转。
[0069] (四)电压调整决策模块
[0070] 电压调整决策模块用来判断是否开启调节模式，以及选择对应报警阈值的电压调整方案。在测量过程中，一旦电源电压降大于报警阈值，异或模块输出高电平，即逻辑1，启动与之相连的动态电压频率调整模块(DVFS)，并根据报警阈值对电源电压进行补偿。
[0071] (五)异或模块
[0072] 如图2、3所示，异或模块连接在片上电压降报警器模块和电压调整决策模块之间。单个片上电压降报警器内的相邻“梳状单元”的输出通过异或模块两两异或，输出结果用于启动/停止动态电压频率调整模块。异或模块可以检测到“梳状单元”输出数字签名中存在的‘0-1’和‘1-0’序列，具有差分检测的效果。‘0-1’序列代表片上电压降报警器检测到了电压降超过报警阈值的下降沿。此时，异或模块输出高电平指示电压降超过报警阈值，电压调整决策模块启动动态电压频率调整模块(DVFS)。输出信号‘1-0’序列则表示电源电压降恢复到小于报警阈值的水平。此时，异或模块指示电源电压恢复正常水平，电压调整决策模块生成低电平信号用于停止DVFS的工作。
[0073] 本发明一种用于协同动态电压频率调整系统的片上电压降报警器的工作方法，步骤如下(附图4)：
[0074] 测量步骤一，寻找电源噪声较大区域。在设计集成电路芯片过程中，通过IC Compiler软件对集成电路芯片进行区域划分，并标记出每个潜在地具有较大电源噪声的区域。
[0075] 测量步骤二，系统集成。在集成电路芯片上空余面积较多的地方插入逻辑控制模块、电压调整决策模块以及异或模块；在每个潜在具有较大电源电压降的区域插入一个片上电压降报警器。并将其连接该区域对应的电源网络，同时将系统时钟通过布线连接到逻辑控制模块的输入端。
[0076] 测量步骤三，参数配置。设定片上电压降报警器模块的工作阈值，设置测量开始时间、测量时间窗长度、采样窗口宽度、动态电压频率调整方案以及电压降报警阈值。由逻辑控制模块完成对片上电压降报警器模块的校准：通过调整每个“梳状单元”下强、弱缓冲器路径中的缓冲器个数及电容容值，使检测器在无较大电源电压噪声的情况下，输出的数字签名均为逻辑0。弱缓冲器路径持续增加一个缓冲器个数，一旦该位出现逻辑1，即停止校准。
[0077] 测量步骤四，生成电源噪声。通过添加结构、功能或内建自测试(BIST)测试向量，在集成电路内部生成电源噪声，同时使片上电压降报警器系统开始工作。
[0078] 测量步骤五，片上实时电源电压降检测。片上电压降报警器按照设定的测量开始时间、测量时间窗长度、采样窗口宽度以及电压降报警阈值工作。在测量时间窗长度内生成电压降检测结果，电压降检测结果可以由逻辑控制模块写入数据寄存器或随机静态存储器(SRAM)中。
[0079] 测量步骤六，片上电源电压调节。利用片上电压降报警器的检测输出结果，启动/停止DVFS。DVFS在电压调整决策模块的配置下选择不同的调整方案。
[0080] 实施例1
[0081] 应用本发明设计的片上电压降报警器系统对电压降区间进行测试：
[0082] 采用HSPICE 2014软件进行测试，利用28nm工艺库进行仿真。每个片上电压降报警器有16条梳状单元组成。在每个梳状单元中，强缓冲器路径有NBUFFX32/16/8三种规格缓冲器路径，用于实现对不同电压降报警阈值的配置。标准电源电压为1.05V。考虑到制造工艺不确定性的影响，在仿真中进行蒙特卡罗分析，均加入5％tox，10％L和25％Vth的制造不确定性。其中，tox为栅氧化层厚度，L为栅极长度，Vth为MOS管的阈值电压。
[0083] 将本发明设计的片上电压降报警器系统插入一些标准测试电路(ITC benchmark)和开源SPARC核处理器(OpenSPARCT2 SPARCT core)中64位浮点和图形单元。
[0084] 首先，通过添加不同的功能测试向量，通过IC Compiler找到各电路中电源噪声较大的区域，将系统插入到这些区域中。由于芯片上集成电路数量庞大，集成度高，所以拥挤程度较高，可插入面积较小。因此，可将本系统的片上电压降报警器结构插入到电源电压降较大的区域。将逻辑控制模块、电压调整决策模块以及异或模块放置到其他可用面积较大的区域。通过应用IC Compiler软件的仿真测试，可得到将片上电压降报警器系统插入前后的器件数量以及集成电路的总面积，进一步计算出片上电压降报警器系统占用原设计总面积的百分比，仿真结果如表一所示。
[0085]标准测试电路 S15850 S13207 B14 B19 FGU Set
原电路面积(μm2) 6839.27 7451.5 8988.0 287563.3 551620.8
插入报警器个数 5 5 10 18 36
占总面积比 10.02％ 9.19％ 15.2％ 2.14％ 2.23％
原电路面积(μm2) 6839.27 7451.5 8988.0 287563.3 551620.8
插入报警器个数 5 5 10 18 36
占总面积比 10.02％ 9.19％ 15.2％ 2.14％ 2.23％
[0086] 表一
[0087] 从上表可以看出，对于小规模集成电路来说，尽管插入片上电压降报警器的个数较少，但由于逻辑控制模块占用面积较大，导致片上电压降报警器系统整体占用的额外面积较大。但是对于大规模集成电路来说，不同的片上电压降报警器通过共享逻辑控制模块，即使插入较多数量的片上电压降报警器，该片上电压降报警器系统只占用了较小的面积。
[0088] 通过配置梳状单元中强缓冲器路径的缓冲器尺寸与驱动能力可以使片上电压降报警器工作于不同的电压降报警阈值，通过HSPICE仿真得到了三种缓冲器NBUFFX32/16/8(分别代表大/中/小规格缓冲器尺寸)不同的工作阈值，如表二中所示。
[0089]缓冲器尺寸选择 大 中 小
报警阈值(mV) 45 80 120
报警阈值(mV) 45 80 120
[0090] 表二
[0091] 通过配置不同的强缓冲器路径，可以使设计的片上电压降报警器工作于45-120mV范围内的报警阈值，用于配合动态电压频率调整系统对电源电压进行调节。
[0092] 接下来，选取合适的采样间隔。前面已经介绍，采样间隔，即采样窗长度，由电压降报警传感器中各个“梳状单元”之间的缓冲器延时决定。缓冲器的数量由测试周期和缓冲器间隔共同决定。图5b-g展示了不同采样间隔与采样精度之间的关系。大的采样窗口要求数量较少的梳状单元，因此占用较少的面积；然而采样精度降低，会丢失部分电压噪声上升沿与下降沿的信息，使报警区间的误差增加，影响启动DVFS的时间。合适的采样间隔一方面可以保证系统具有较高的检测精度，另一方面可以减小系统占用的总面积。
[0093] 在此次试验中，插入峰值为200mV,宽度为1ns-3.5ns的电源电压降噪声。分别选取0.7ns，0.5ns，0.4ns，0.3ns，0.2ns，0.125ns六个采样间隔进行采样，通过观察片上电压降报警器的测试输出，找到第一个翻转位数i以及最后一个翻转位数j，从而判断检测的电源电压降区间大小，对于0.2V峰值，1-3.5ns宽度电源噪声检测测量结果如表三所示。
[0094]
[0095]
[0096] 表三
[0097] 从上表可以看到，对于宽度大于2.5ns的电源电压降噪声，通过采用0.2ns宽度的采样间隔，可以使报警区间的误差小于6.25％。
[0098] 考虑到制造不确定性的影响，对片上电压降报警器进行了蒙特卡洛仿真，测试的电源电压降宽度为1.1ns，峰值为0.1V。仿真结果如图5h所示。仿真的样本数量为100。结果表明，对于97％的蒙特卡洛样本，片上电压降报警器的报警区间误差小于6.8％。
[0099] 图6展示了当电源电压降超过片上电压降报警器的报警阈值时(45mV情况)，片上电压降报警器可以快速生成报警信号，通过电压调整决策模块快速生成电压调整使能信号，启动DVFS；同时，当电源电压恢复为正常水平后，停止电压调整，电压调整使能信号恢复为低电平。
[0100] 目前为止，已经详细说明了该发明设计的一种用于协同动态电压频率调整系统的片上电压降报警器的结构、工作原理、与DVFS系统协同工作的方法。该片上电压降报警器系统具有以下优点：
[0101] 1)当电源电压降超过设定阈值时，可以在一个采样窗口(约为0.125纳米-0.2纳秒)内产生DVFS调整使能信号；
[0102] 2)无需额外的高速采样时钟；
[0103] 3)全部由基本数字单元器件组成，具有面积小、低功耗的特点；
[0104] 4)电压降报警阈值可以通过对电路不同路径的选择进行配置。
[0105] 此外，通过软件仿真的方式验证了该片上电压降报警器的有效性；讨论了其对电路面积的影响；通过对强缓冲器路径缓冲器规格配置进行阈值电压选择，可以实现最小45mV的报警阈值；以及采样窗口宽度对报警区间误差的影响，采样精度可达到0.125ns，相当于8GHz采样率；最后，通过蒙特卡洛分析证明该传感器能够克服因制造不确定性带来的误差影响，97％样本的报警区间误差小于6.8％。该结构具有较高的可靠性。
| 标题 | 发布/更新时间 | 阅读量 |
|---|---|---|
| 用于菊花杀青的循环转料执行机构 | 2020-05-08 | 363 |
| 一种无烟艾灸黄泥丸及其制备方法 | 2020-05-08 | 892 |
| 用于高温应用的聚合物非织造结构 | 2020-05-08 | 305 |
| 一种BD B1频段的卫星导航终端天线及其工作方法 | 2020-05-08 | 139 |
| 一种具有梯度结构的高效过滤材料及其生产方法 | 2020-05-11 | 401 |
| 中空壁结构玻璃钢管道及其制作工艺 | 2020-05-08 | 147 |
| 梅花待转位双圈旋转泊车立体车库 | 2020-05-08 | 610 |
| 一种可清洁按摩奶牛乳头的硅胶毛刷 | 2020-05-08 | 421 |
| 一种轻薄凉爽型网布面料 | 2020-05-08 | 544 |
| 新型吹风机 | 2020-05-08 | 868 |
高效检索全球专利专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台，是提供专利分析，专利查询，专利检索等数据服务功能的知识产权数据服务商。
我们的产品包含105个国家的1.26亿组数据，免费查、免费专利分析。
分析报告
专利汇分析报告产品可以对行业情报数据进行梳理分析，涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度，系统通过AI智能系统对图表进行解读，只需1分钟，一键生成行业专利分析报告。
梳状结构热门专利
QQ群二维码
意见反馈
意见反馈