[0002] 单光子
雪崩二极管(SPAD)是具有p-n结的
半导体器件。
反向偏置用于增加耗尽区的宽度。当提供反向偏置的工作
电压以所谓的过偏置电压超过p-n结的
击穿电压时，注入到耗尽层中的单个电荷载流子触发自持雪崩。除非工作电压降至击穿电压或更低，否则
电流迅速上升。雪崩由
电子和空穴对引发，电子和空穴对由来自
光源的光子或由
正向偏置的p-n结产生。
[0003] 击穿电压随
温度而变化，并且由于
制造过程的公差，在同一温度下各个器件的击穿电压可能不同。重要的是通过合适的
电路控制过偏置电压，这是因为包括光子检测概率PDP、暗计数率DCR、后脉冲概率、串扰概率、定时抖动和电容的
单光子雪崩二极管的所有关键参数均取决于过偏置电压。需要低的暗计数率，但是它导致缓慢的触发并且可能因此阻止对过偏置电压的无延迟的控制。
[0004] 能够通过使用光源照射单光子雪崩二极管来实现用于校正的快速触发，但是光源可能不容易用于一些类型的应用。
[0005] 本
发明的目的是提出一种单光子雪崩二极管器件，其允许在相对低的温度和黑暗中快速测量击穿电压。
[0006] 该目的通过根据
权利要求1的SPAD器件来实现。
实施例源自
从属权利要求。
[0007] 除非另有说明，否则上述定义也适用于以下描述。
[0008] SPAD器件包括具有击穿电压的单光子雪崩二极管和另外的单光子雪崩二极管，这些单光子雪崩二极管集成在同一器件中，击穿电压相等或相差小于10％，特别是小于2.5％。单光子雪崩二极管配置为能够引发触发或具有比另外的单光子雪崩二极管的暗计数率高的暗计数率。
[0009] 特别地，单光子雪崩二极管设置用于调节或控制过偏置电压，同时另外的单光子雪崩二极管设置用于检测
辐射。单光子雪崩二极管和另外的单光子雪崩二极管配置为交替工作。
[0010] 在SPAD器件的实施例中，单光子雪崩二极管具有暗计数率，另外的单光子雪崩二极管具有另外的暗计数率，至少在低于25℃的一个温度下，暗计数率是另外的暗计数率的至少100倍。
[0011] 在SPAD器件的另外的实施例中，单光子雪崩二极管的p-n结形成包括发射极区、基极区和集
电极区的双极晶体管的结构的基极-集电极结。双极晶体管配置为以高于击穿电压的反向集电极-基极电压工作。
[0012] 特别地，双极晶体管是垂直双极晶体管。在垂直双极晶体管的工作期间，经过基极区的电流沿垂直于半导体衬底的主表面或器件的
晶圆的方向流动。另外，电流流动可以具有平行于主表面的横向分量。
[0013] 在另外的实施中，猝熄部件与基极或集电极电连接，并且
开关电路配置为将正向偏置施加到基极-发射极结。
[0014] 另外的实施例包括：半导体材料的衬底；第一导电类型的浅阱，其位于衬底中的相反的第二导电类型的深阱中；深阱和浅阱形成单光子雪崩
光电二极管的p-n结。第二导电类型的结形成区布置在浅阱下方的深阱中。在p-n结处，结形成区的掺杂浓度比结形成区外部的深阱的掺杂浓度高。另外的单光子雪崩二极管包括第一导电类型的另外的浅阱，其位于深阱中或位于衬底中的相反的第二导电类型的另外的深阱中，另外的浅阱与深阱或另外的深阱形成另外的p-n结。另外的结形成区布置在另外的浅阱的下方，另外的结形成区具有第二导电类型的掺杂浓度，在另外的p-n结处，所述掺杂浓度比另外的结形成区外部的深阱或另外的深阱的掺杂浓度高。单光子雪崩二极管和另外的单光子雪崩二极管能够布置在同一深阱中。p-n结和另外的p-n结的面积可以相同或相差最多2倍。介电材料的可选的
覆盖层可以布置在结形成区上方的浅阱上。
[0015] 在该实施例中，浅阱区布置在浅阱中，浅阱区具有比浅阱区外部的浅阱的掺杂浓度高的掺杂浓度。浅阱和浅阱区占用不同大小的衬底表面的面积。另外的浅阱区布置在另外的浅阱中，另外的浅阱区具有比另外的浅阱区外部的另外的浅阱的掺杂浓度高的掺杂浓度。
[0016] 另外的实施例包括浅阱的外围区，所述外围区横向延伸超过结形成区。特别地，外围区可以不被浅阱区覆盖。
[0017] 另外的实施例包括浅阱区中的开口，所述开口布置在结形成区的上方。开口可以包括分离的部分。
[0018] 另外的实施例包括多晶
硅层，其布置在浅阱上方和结形成区的上方，特别是布置在浅阱区中开口的上方。覆盖层凹陷在硅化物层下方。
[0019] 另外的实施例包括第二导电类型的高掺杂区，其位于结形成区上方的浅阱中，距离p-n结一定距离。高掺杂区、浅阱和结形成区分别形成双极晶体管的结构的发射极区、基极区和集电极区。
[0020] 另外的实施例包括深阱
接触区，其位于深阱中，深阱接触区具有比深阱的掺杂浓度高的掺杂浓度。
[0021] 另外的实施例包括分离的接触层，布置在深阱接触区上和浅阱区上。
[0022] 在另外的实施例中，布置在浅阱区上的接触层覆盖至少80％的结形成区。
[0023] 在另外的实施例中，浅阱区不覆盖整个结形成区，并且另外的浅阱区布置在整个另外的结形成的区的上方。
[0024] 以下是结合
附图对SPAD器件的示例的详细描述。
[0025] 图1是具有高的暗计数率的单光子雪崩二极管的局部横截面。
[0026] 图2是具有高的暗计数率的另外的单光子雪崩二极管的局部横截面。
[0027] 图3是根据图1的单光子雪崩二极管的局部横截面，其在浅阱区具有开口。
[0028] 图4是根据图2的单光子雪崩二极管的局部横截面，其在减小的浅阱区具有开口。
[0029] 图5是根据图3的单光子雪崩二极管的局部横截面，其具有
多晶硅层。
[0030] 图6是根据图3的单光子雪崩二极管的局部横截面，其在浅阱区上具有延伸的硅化物层。
[0031] 图7是单光子雪崩二极管的局部横截面，其在浅阱中具有相反的掺杂区。
[0032] 图8是根据图7的截面，其在浅阱区的开口中具有相反的掺杂区。
[0033] 图9是用于根据图7或图8的单光子雪崩二极管的电路图。
[0034] 图10是用于根据图7或图8的单光子雪崩二极管的可替代电路图。
[0035] 图11是具有低的暗计数率的单光子雪崩二极管的局部横截面。
[0036] 图12是包括布置在同一深阱中的具有低的暗计数率和高的暗计数率的单光子雪崩二极管的器件的局部横截面。
[0037] 图1是具有相对高暗计数率的单光子雪崩二极管AD1的局部横截面。单光子雪崩二极管AD1不需要是对称的，但可以包括对称。通过对称轴线S作为示例在图中示出
旋转对称。其它附图示出单光子雪崩二极管的同一部分，使得实施例之间的差异明显。
[0038] 单光子雪崩二极管AD1包括半导体材料构成的衬底1，例如，半导体材料可以是硅。衬底1中的掺杂区具有第一导电类型或相反的第二导电类型。如通过示例在图中示出，第一导电类型可以是p型导电，所以第二导电类型是n型导电。导电类型可以颠倒。高到足以在半导体材料上形成
欧姆接触的任一导电类型的掺杂浓度分别由p+和n+表示。
[0039] 衬底1可以是本征掺杂的或具有第一导电类型的低掺杂浓度。在衬底1的主表面10处，第一导电类型的浅阱3位于第二导电类型的深阱2中。在深阱2和浅阱3之间形成p-n结30。
[0040] 在深阱2的横向边界达到衬底表面10的地方可以有隔离区4，例如，隔离区可以是浅槽隔离。局部地阻止半导体材料的硅化的介电材料的覆盖层5可以位于衬底表面10上。覆盖层5可以是半导体材料的
氧化物，特别是例如氮化硅、
二氧化硅或氮化硅和氧化硅的组合物。
[0041] 如果需要衬底1的电连接，可以设置衬底接触区6，其对第一导电类型具有高掺杂浓度。衬底接触区6形成在衬底表面10处，并且可以布置在衬底区11中，衬底区的第一导电类型掺杂浓度产生的
导电性高于衬底1的基本导电性。
[0042] 为深阱2的电连接设置深阱接触区7，其对第二导电类型具有高掺杂浓度。深阱接触区7形成在衬底表面10处，并且可以布置在阱区12中，阱区的第二导电类型掺杂浓度产生的导电性高于深阱2的基本导电性。
[0043] 为浅阱3的电连接设置浅阱区8，浅阱区具有高的第一导电类型掺杂浓度。浅阱区8布置在浅阱3中的衬底表面10处。
[0044] 区6、7、8的高掺杂浓度能够使半导体材料和导电接触层之间形成欧姆接触。在所述的示例中，通过可选的硅化物层16、17、18设置接触层。如果设置有阻止硅化物的覆盖层5，则硅化物16、17、18形成在覆盖层5的开口中。接触插塞20、21、22可以布置在介电层中，特别是例如布线的金属间
电介质。这样的介电层本身在半导体技术，特别是标准CMOS技术中是已知的，并且在图中未示出。接触插塞20、21、22将接触层16、17、18电连接到相应的导体层24、25、26，例如，导体层可以是布线的结构化
金属化层中的导体迹线。如果未设置有硅化物层16、17、18，则接触插塞20、21、22能够直接应用于区6、7、8上。
[0045] 在图1中示出的示例中，设置在浅阱区8上的接触插塞22和相应的导体层26旋转对称地布置在对称轴线S上。接触插塞22、可选的接触层18和相应导体层26能够替代地布置在浅阱区8上方的任何合适
位置处。它们可以是对称的或不对称的。
[0046] 深阱2中存在特殊区，称为结形成区13，其在浅阱3下方，位于深阱2和浅阱3之间的p-n结30处。结形成区13至少在p-n结处具有升高的第二导电类型掺杂浓度，并且因此设置电荷载流子发生雪崩倍增的雪崩区。通过阴影示意性地示出雪崩区33的可能位置，雪崩区基本由p-n结30处的
空间电荷区设置。雪崩区33可以具有不同的延伸，甚至可以到达结形成的区13的下方。
[0047] 如图1所示，结形成区13可以限制在浅阱3的横向外围区31的外侧的p-n结30的区域。浅阱区8基本不横向地延伸超过结形成区13。在图1中所示的示例中，浅阱区8比结形成区13短。因此外围区31基本不与接触区8接触。
[0048] 衬底1的半导体材料和覆盖层5之间的界面32处的电荷载流子的不规则发生可能是增加的暗计数率的原因。为了单光子雪崩二极管的正常工作，需要低的暗计数率。这能够通过至少在结形成区13上方的衬底1的半导体材料和覆盖层5之间的界面32处，对浅阱3进行更高浓度地掺杂来实现。
[0049] 图11是具有低的暗计数率的单光子雪崩二极管AD9的局部横截面。根据图1的单光子雪崩二极管AD1的元件对应于根据图11的单光子雪崩二极管AD9的元件，使用相同的附图标记来标记。在根据图11的单光子雪崩二极管AD9中，浅阱区8’在结形成区13’的上方延伸，并且基本延伸到浅阱3’的外围区31’中。因此，衬底1的半导体材料和覆盖层5’之间的界面32’处的浅阱3’的掺杂浓度比浅阱3’的其余部分的掺杂浓度高。因此，浅阱区8’适合于去除可能导致暗计数率增加的电荷载流子。
[0050] 在根据本发明的实施例的SPAD器件中，具有低暗计数率的至少一个单光子雪崩二极管(可以是根据图11的单光子雪崩二极管AD9)与具有高暗计数率的至少一个单光子雪崩二极管(可以是根据图1的单光子雪崩二极管AD1)组合。对于SPAD器件的正常工作，采用一个低暗计数率的单光子雪崩二极管或布置成阵列的多个低暗计数率的单光子雪崩二极管，以便根据所需应用进行检测或测量。为了确定击穿电压并调节过偏置电压，一个高暗计数率的单光子雪崩二极管可能足以实现快速触发。
[0051] 根据图1和图11的单光子雪崩二极管在暗计数率上不同，但是在其它相关参数上匹配，特别是在不同温度下击穿电压的变化
水平。具有高暗计数率的单光子雪崩二极管的击穿电压可以等于具有低暗计数率的单光子雪崩二极管的击穿电压。例如，在25℃，如果具有高暗计数率的单光子雪崩二极管的击穿电压与具有低的暗计数率的单光子雪崩二极管的击穿电压相差小于10％，特别是小于2.5％，这就足够。高的暗计数率可以是低的暗计数率的至少100倍。实际上，高的暗计数率可以比低的暗计数率高几个数量级。
[0052] 图2是另一具有高的暗计数率的单光子雪崩二极管AD2的局部横截面。与根据图1的单光子雪崩二极管AD1的元件对应的根据图2的单光子雪崩二极管AD2的元件用相同的附图标记标记。在根据图2的单光子雪崩二极管AD2中，阱区12和结形成区13具有相同的深度。在该实施例中，能够通过针对第二导电类型的相同的
掺杂剂的注入形成阱区12和结形成的区13。图2还示出接触层18、接触插塞22和相应导体层26的不同布置，所述接触层、接触插塞和相应导体层设置用于浅阱区8的电连接，并且在根据图2的实施例中，不布置在可选的对称轴线S上。
[0053] 图3是另一具有高的暗计数率的单光子雪崩二极管AD3的局部横截面。与根据图1的单光子雪崩二极管AD1的元件对应的根据图3的单光子雪崩二极管AD3的元件用相同的附图标记标记。在根据图3的单光子雪崩二极管AD3中，如图3所示，浅阱区8延伸到外围区31中，但是在结形成区13的上方，浅阱区设置有开口28。开口28可以包括任何几何形状。所述开口相对于可选的对称轴线S可以是对称的或对称布置的，但是对称不是必需的。
[0054] 根据图3的浅阱3中的高掺杂的浅阱区8的布置具有以下优点：外围区31中的器件结构类似于根据图11的低暗计数率的单光子雪崩二极管AD9。因此，得到低暗计数率和高暗计数率的单光子雪崩二极管之间的很好匹配，特别是相对于横向p-n结处的击穿电压。因为在结形成区13上方的开口28中缺失p+表
面层，以与根据图1的单光子雪崩二极管AD1类似的方式获得高的暗计数率。
[0055] 在根据图3的单光子雪崩二极管AD3中，结形成区13可以比示出的更深，特别是像根据图2的单光子雪崩二极管AD2一样深。所有接触的布置可以与图3中所示的布置不同，特别地，设置用于浅阱区8的电连接的接触层18、接触插塞22和相应导体层26可以相对于可选的对称轴线S对称，但是对称不是必需的。
[0056] 图4是另一具有高暗计数率的单光子雪崩二极管AD4的局部截面。与根据图3的单光子雪崩二极管AD3的元件对应的根据图4的单光子雪崩二极管AD4的元件用相同的附图标记标记。在根据图4的单光子雪崩二极管AD4中，浅阱区8不全部横向地延伸超过外围区31，但是相比于根据图11的单光子雪崩二极管AD9的浅阱区8’减少了延伸。
[0057] 根据图4的单光子雪崩二极管AD4的浅阱区8在结形成区13上方包括开口28。开口28可以包括两个或更多个分离的开口，或图4中所示的开口28的区域可以是开口28的连接部分的横截面。
[0058] 图5是另一具有高暗计数率的单光子雪崩二极管AD5的局部横截面。与根据图3的单光子雪崩二极管AD3的元件对应的根据图5的单光子雪崩二极管AD5的元件用相同的附图标记标记。在根据图5的单光子雪崩二极管AD5中，在结形成区13上方，覆盖层5被类似于栅电极的层序列中断。层序列包括衬底表面10上的栅氧化物14和栅氧化物14上的多晶硅层15。
[0059] 另外的硅化物层29可以布置在多晶硅层上用于通过另外的接触插塞23电连接到另外的导体层27。连接到浅阱区8的导体层26和另外的导体层27可以特别地彼此连接或由连续的导体迹线形成，使得浅阱区8和多晶硅层15永久处于相同电势上。
[0060] 包括多晶硅层15的层序列局部地阻止浅阱3内的p+掺杂的形成，使得浅阱区8的开口28形成在多晶硅层15下方。多晶硅层15可以是n型多晶硅或p型多晶硅。能够与浅阱区8的注入一起掺杂多晶硅层15。在这种情况下，多晶硅层15包括第一导电类型，即图5所示的示例中的p-导电类型。
[0061] 图6是另一具有高暗计数率的单光子雪崩二极管AD6的局部横截面。与根据图3的单光子雪崩二极管AD3的元件对应的根据图6的单光子雪崩二极管AD6的元件用相同的附图标记标记。在根据图6的单光子雪崩二极管AD6中，浅阱区8上的接触层18与根据图3的单光子雪崩二极管AD3的对应的接触层18相比具有更大的延伸。接触层18覆盖结形成区13的一部分和浅阱区8的开口28。
[0062] 在根据图6的单光子雪崩二极管AD6中，接触层18可以延伸到外围区31。如图6中通过示例所示，接触层18可以替代地覆盖较小的区域并且可以特别地不到达外围区31。接触层18可以是硅化物，这导致半导体材料和接触层18之间的界面32的不良
质量，并且因此产生特别高的暗计数率。
[0063] 当根据图11的单光子雪崩二极管AD9在黑暗中在低于约50℃的温度下工作时，它以非常低的计数率触发，在10℃时通常低于10cps(每秒计数)。根据图1至图6的单光子雪崩二极管AD1、AD2、AD3、AD4、AD5、AD6的暗计数率在低于50℃的温度下基本上高出几个数量级。
[0064] 根据图1至图6的具有高暗计数率的单光子雪崩二极管AD1、AD2、AD3、AD4、AD5、AD6与根据图11的单光子雪崩二极管AD9在击穿电压方面匹配。因此理想地，具有高暗计数率的单光子雪崩二极管AD1、AD2、AD3、AD4、AD5、AD6能够与具有低暗计数率的一个或更多个单光子雪崩二极管AD9在同一
半导体芯片上组合以产生允许过偏置监测而不需要使用光源以
加速触发的SPAD器件。
[0065] 根据图1至图6的至少一个具有高暗计数率的单光子雪崩二极管以及如图11中所示的那样的具有低暗计数率的一个或更多个单光子雪崩二极管能够布置在同一SPAD器件中，并且特别是布置在同一深阱2中。
[0066] 图7是另一单光子雪崩二极管AD7的局部横截面。与根据图1的单光子雪崩二极管AD1的元件对应的根据图7的单光子雪崩二极管AD7的元件用相同的附图标记标记。在根据图7的单光子雪崩二极管AD7中，第二导电类型的高掺杂区9布置在浅阱3中的衬底表面10处，距离浅阱区8一小段距离，浅阱区可以限定为相对小的区。
[0067] 第二导电类型的高掺杂区9上的电接触能够通过另外的接触层19形成，例如，该接触层可以是硅化物层。另外的接触插塞23能够应用于将接触层19与另外的导体层27连接。或者，另外的接触插塞23能够直接应用于高掺杂区9上。高掺杂区9能够通过流过高掺杂区9和浅阱3之间的另外的p-n结的电流来精确控制注入到p-n结30中的电荷载流子的数量。
[0068] 高掺杂区9、浅阱3和结形成的区13的布置形成双极晶体管的结构。高掺杂区9对应于发射极，浅阱3对应于基极，而结形成区13对应于集电极。当将高于击穿电压的用于反向偏置的工作电压应用到用作基极-集电极结的p-n结30时，单光子
雪崩光电二极管的触发能够通过发射极电流或基极-发射极电压来控制。
[0069] 特别地，双极晶体管是垂直双极晶体管。提供集电极的深阱2的区比提供基极的浅阱3在衬底1中延伸得更深。特别地，结形成区13是布置在浅阱3下方的深阱2的区。因此结形成区13与衬底表面10的距离大于浅阱3与衬底表面10的距离。因此，流过浅阱3和p-n结30的电流的电荷载流子的移动具有垂直于衬底表面10的方向上的分量。
[0070] 在根据本发明的另外的实施例的SPAD器件中，具有低暗计数率的至少一个单光子雪崩二极管(可以是根据图11的单光子雪崩二极管AD9)与包括配置为触发的双极晶体管的结构的至少一个单光子雪崩二极管(可以是根据图7的单光子雪崩二极管AD7)组合。对于SPAD器件的正常工作，采用一个低暗计数率的单光子雪崩二极管或布置成阵列的多个低暗计数率单光子雪崩二极管，以便根据所需应用进行检测或测量。为了调节过偏置电压，包括双极晶体管的结构的一个单光子雪崩二极管可以足以快速触发。
[0071] 图8是包括双极晶体管的结构的另外的单光子雪崩二极管AD8的局部横截面。与根据图7的单光子雪崩二极管AD7的元件对应的根据图8的单光子雪崩二极管AD8的元件用相同的附图标记标记。在根据图8的单光子雪崩二极管AD8中，浅阱区8延伸到外围区31中。第二导电类型的高掺杂区9布置在浅阱区8的衬底表面10处，位于浅阱区8的开口28中。特别地，如以上结合图7所述，双极晶体管是垂直双极晶体管。
[0072] 图9是示出将根据图7或图8的单光子雪崩二极管用于触发的电路图。电路部件能够集成在同一半导体芯片中。电路包括双极晶体管T，配置为以超过基极-集电极结的击穿电压BV的反向集电极-基极电压VCB进行工作。根据图7或图8的单光子雪崩二极管的双极晶体管适合应用于根据图9的电路中。
[0073] 如图9所示，设置有猝熄部件Q，并且所述猝熄部件能够连接在集电极C和高压VHV之间。猝熄部件Q可以包括例如
电阻器或晶体管，或是已知的有源猝熄电路。
[0074] 在根据图9的电路中，双极晶体管T的发射极E连接到电容器(cap)。第一开关S1、第二开关S2和第三开关S3允许将电容器连接到地电势和专用电容器电压Vcap之间或连接到地电势和发射极E之间。器件的工作期间的典型开关顺序是：1.)S1和S3闭合以将电容器充电至Vcap；2.)S1和S3打开；3.)S2闭合，使得电容器通过发射极E放电以触发
雪崩击穿。
[0075] 图10是示出将根据图7或图8的单光子雪崩二极管用于触发的另外的电路图。电路部件能够集成在同一半导体芯片中。图10中所示的电路与图9中所示的电路不同之处在于猝熄部件Q连接到基极B。
[0076] 图12是包括布置在同一深阱中的具有低暗计数率的单光子雪崩二极管和根据图1至图8中的一个的单光子雪崩二极管的器件的局部横截面。在图12的左侧，器件结构类似于根据图11的单光子雪崩二极管，而在图12的右侧，器件结构类似于例如根据图7的实施例。这些单光子雪崩二极管AD9、AD7中的每个包括浅阱3、3’、结形成区13、13’和浅阱区8、8’。
[0077] 在图12中所示的示例中，单光子雪崩二极管AD7包括第二导电类型的高掺杂区9，这产生双极晶体管的结构。该单光子雪崩二极管能够用于通过施加的发射极电流或基极-发射极电压来控制对SPAD器件的触发。
[0078] 阱区12/12’和深阱接触区7/7’可以布置在单光子雪崩二极管AD9、AD7之间。衬底接触可以横向地设置并且未在图12的横截面中示出。接触和可选的接触层能够设置用于根据先前所述的实施例的掺杂区和阱。具有高暗计数率或低暗计数率或包括双极晶体管的结构的任何数量的单光子雪崩二极管可以因此布置在同一半导体芯片的同一深阱中。这具有的优点是，集成的单光子雪崩二极管彼此相对靠近，并且因此暴露于同一环境条件下，尤其是温度下。此外，单光子雪崩二极管的靠近布置增强了击穿电压的匹配。
[0079] 附图标记列表
[0080] ..
[0081] 1 衬底
[0082] 2 深阱
[0083] 2’ 深阱
[0084] 3 浅阱
[0085] 3’ 浅阱
[0086] 4 隔离区
[0087] 4’ 隔离区
[0088] 5 覆盖层
[0089] 5’ 覆盖层
[0090] 6 衬底接触区
[0091] 6’ 衬底接触区
[0092] 7 深阱接触区
[0093] 7’ 深阱接触区
[0094] 8 浅阱区
[0095] 8’ 浅阱区
[0096] 9 第二导电类型的高掺杂区
[0097] 10 衬底表面
[0098] 11 衬底区
[0099] 11’ 衬底区
[0100] 12 阱区
[0101] 12’ 阱区
[0102] 13 结形成区
[0103] 13’ 结形成区
[0104] 14 栅氧化物
[0105] 15 多晶硅层
[0106] 16 接触层
[0107] 16’ 接触层
[0108] 17 接触层
[0109] 17’ 接触层
[0110] 18 接触层
[0111] 18’ 接触层
[0112] 19 接触层
[0113] 20 接触插塞
[0114] 20’ 接触插塞
[0115] 21 接触插塞
[0116] 21’ 接触插塞
[0117] 22 接触插塞
[0118] 22’ 接触插塞
[0119] 23 接触插塞
[0120] 24 导体层
[0121] 24’ 导体层
[0122] 25 导体层
[0123] 25’ 导体层
[0124] 26 导体层
[0125] 26’ 导体层
[0126] 27 导体层
[0127] 28 开口
[0128] 29 另外的硅化物层
[0129] 30 p-n结
[0130] 30’ p-n结
[0131] 31 外围区
[0132] 31’ 外围区
[0133] 32 界面
[0134] 32’ 界面
[0135] 33 雪崩区
[0136] ADn 单光子雪崩二极管
[0137] B 基极
[0138] BV 击穿电压
[0139] C 集电极
[0140] cap 电容器
[0141] E 发射极
[0142] Q 猝熄部件
[0143] S 对称轴线
[0144] S1 第一开关
[0145] S2 第二开关
[0146] S3 第三开关
[0147] T 双极晶体管
[0148] Vcap 电容器电压
[0149] VCB 集电极-基极电压
[0150] VHV 高电压
