씨모스형 촬상 장치 {CMOS TYPE IMAGE SENSOR}

본 발명은 고체 촬상 장치에 관한 것으로, 보다 상세하게는 CMOS(Complementary Metal Oxide Semiconductor)형 촬상 장치(CIS: CMOS type Image Sensor)의 화소 구조에 관한 것이다.

고체 촬상 장치에는 전하 결합 소자(CCD:Charge Coupled Device)를 이용한 CCD형 촬상 장치와 함께 CMOS형 촬상 장치가 있다. CMOS형 촬상 장치는 화소당 4개의 트랜지스터를 사용하는 4트랜지스터형과 화소당 3개의 트랜지스터를 사용하는 3트랜지스터형이 있다. 이스트만 코닥(상표명)사(社)의 미국특허 (USPN 6,051,447 및 USPN 5,903021)에는 3트랜지스터형 CMOS 촬상 장치의 일 예에 대한 구성과 형성 방법이 잘 나타나 있다.

도1은 통상의 3트랜지스터형 CMOS형 촬상 장치의 단위 화소의 개념적 구성을 나타내는 회로도이며, 도2는 단위 화소의 평면 구성의 일 예를 나타내는 평면도, 도3은 도2의 평면도를 I-I'라인에 따라 절단한, 포토다이오드와 리셋 트랜지스터를 포함하는 기판 부분의 단면 구성을 나타내는 단면도로 부분적 전위 고정층을 가지는 포토다이오드(PFPP: Partially filled pinned photodiod)를 나타내는 도면이다.

도1 내지 도3을 참조하면, 전체 감지 화면을 구성하는 개별 감지 화소는 하나의 포토다이오드(11)와 3개의 트랜지스터(13,15,17)로 이루어진다. P형의 전위 고정층(120)으로 상당 부분(170)이 덮인 포토다이오드(11)의 N형 불순물 영역(110)과 NMOS형 리셋 트랜지스터(13)의 고농도로 도핑된 소오스 영역(130)이 결합되어 포토다이오드(11)의 N형 불순물 영역(110) 전체가 리셋 트랜지스터(13)의 소오스영역인 것처럼 작용한다. 리셋 트랜지스터(13)의 소오스 영역(130)에는 포토다이오드(11)에서 발생한 광전하가 축적된다. 광전하가 축적된 수준을 측정하기 위해 외부 회로의 단자가 P형 전위 고정층(120)으로 덮이지 않은 N형 불순물 영역(180)에 있는 리셋 트랜지스터(13)의 소오스 영역(130)과 접속된다. 기판(100)과 게이트 절연막(160)에 의해 이격된 리셋 트랜지스터(reset transistor:13)의 게이트 전극(150)에는 주기적으로 클럭(clock) 신호가 입력되어 소오스 영역(130)에 축적된 광전하(photo electron)를 리셋 트랜지스터(13)의 드레인 영역(140)으로 배출시킨다. 외부 회로 단자가 접속되는 소오스 영역(130)은 포토다이오드(11)의 다른 영역과 달리 고농도 N형 불순물 영역으로 형성된다. 따라서 광전하의 축적이 먼저 집중적으로 이루어진다.

포토다이오드(11)와 연결된 외부 회로는 CCD형 촬상 장치의 수평 전송단 단부와 연결되는 소오스 플라워(source follower) 회로와 동일한 형태가 된다. 포토다이오드(11)와 연결되는 외부 회로 단자의 다른 한 쪽은 소오스 플라워 회로의 리드 아웃(read out) 트랜지스터(15)의 게이트 전극에 연결되어 있다. 리드 아웃 트랜지스터(15)의 드레인은 정전압(Vdd)와 연결되고, 소오스는 줄 선택 트랜지스터(row selection transistor:17) 혹은 어드레스(address) 트랜지스터의 드레인과 연결된다. 리드 아웃 트랜지스터(15)의 게이트에는 리셋 트렌지스터(13)의 소오스 전위, 즉, 축적된 광전자량에 따라 변동하는 전위가 걸린다. 줄 선택 트랜지스터(17)의 게이트 전극은 화소로 이루어진 전체 화면을 좌우로 가로지르는 게이트 라인(19)과 연결되고, 줄 선택 트랜지스터(17)의 소오스는 정전류 전원(21)및 출력측과 연결된다. 줄 선택 트랜지스터(17)의 게이트 전극에 게이트 라인(19)을 통한 클럭 신호가 인가되면 리드 아웃 트랜지스터(15)의 소오스에 걸리는 전압이 화소의 출력 전압(Vout)으로서 출력된다.

이러한 구성에 의하면, 이전의 트랜스퍼 게이트와 플로팅 디퓨전을 가지는 4트랜지스터형 CMOS형 촬상 장치에 비해 화소에서 포토다이오드부의 면적의 비율(fill factor)을 증가시킬 수 있다. 포토다이오드부의 플로팅(floating)된 영역이 작아지면, 기생 용량이 작아지므로 화소가 외부 빛에 대해 높은 감도(sensitivity)를 가질 수 있다. 직전 측정 단계의 광전하 일부 잔류에 의한 영향(image lag)을 줄일 수 있다. 또한, 리셋 트랜지스터 채널의 도핑 농도 조절을 통하여 광전하 오버 플로우(over flow)를 이용하면, 정상 감도를 초과하는 밝은 영역에서의 인근 화소로의 색 번짐 현상(blooming) 방지가 가능해진다.

그러나, 이런 종래의 구성에 따르면, 해당 화소의 밝기 측정을 위해 외부 회로와 단자를 통해 접속되는 고농도 N형 도핑 영역인 리셋 트랜지스터의 소오스 영역(130)이 포토다이오드부의 N형 불순물 영역(110) 내에 한정되어 형성된다. 이런 경우 가운데, 도3과 같이 고농도 N형 도핑 영역인 소오스 영역(130)이 포토다이오드부의 N형 불순물 영역(110)에 내접할 경우는 문제가 없다. 반면, 고농도 N형 이온주입 단계에서 정렬의 잘못으로 이온주입 마스크가 도3을 기준으로 왼쪽으로 약간 옮겨지면, 도4와 같이 리셋 트랜지스터의 게이트 전극(150) 하부인 채널 영역과 고농도 N형 도핑 영역인 소오스 영역(130') 사이에 저농도인 포토다이오드부의 N형 불순물 영역(110)이 일부 존재하는 구간(190)이 발생하여 광전하를 리셋 트랜지스터(13)의 드레인 영역(140)으로 배출하는 과정에서 전위 장벽(barrier)으로 작용하게 된다. 도5는 도4와 같은 도핑 영역 배열에서 ⅡⅡ선을 따른 전위 분포를 나타내는 그래프이다.

도5에서 나타난 것과 같은 전위 장벽(190')이 존재하는 경우, 리셋 트랜지스터의 게이트 전극에 클럭 신호가 인가되어 채널이 열린 상태(ON)에서도 광전하의 배출이 완전히 이루어지지 않는다. 따라서, 리셋 기능이 정상적으로 운영되지 않고, 이미지 렉(image lag)가 존재하게 되며, 전달될 화상이 왜곡되는 문제가 발생한다.

본 발명은 이러한 종래 기술의 문제점을 해결하기 위한 것으로, 특정 시점에서 고체 촬상 장치의 해당 화상 영역의 광도를 정확히 측정하기 위한 리셋 기능이 정상적으로 작동할 수 있는 CMOS형 촬상 장치(CIS)를 제공하는 것을 목적으로 한다.

본 발명은 즉, 전단계에서 축적된 광전하의 영향, 혹은 전 단계 화상의 영향을 충분히 배제할 수 있는 CMOS형 촬상 장치를 제공하는 것을 목적으로 한다.

특히, 본 발명은 기판에 불순물 도핑 영역을 형성함에 있어서, 종래의 기술과 동일한 기본적 효과를 가지면서 그 형성 상의 공정 여유도(margine)를 높일 수 있는 CMOS형 촬상 장치를 제공하는 것을 목적으로 한다.

도1은 통상의 3트랜지스터형 CMOS형 촬상 장치의 단위 화소의 개념적 구성을 나타내는 회로도,

도2는 단위 화소의 평면 구성의 일 예를 나타내는 평면도,

도3은 도2의 평면도를 I-I'라인에 따라 절단한, 포토다이오드와 리셋 트랜지스터를 포함하는 기판 부분의 단면 구성을 나타내는 단면도,

도4는 포토다이오드와 리셋 트랜지스터를 포함하는 기판 부분의 단면 구성을 나타내되, 이온주입시 정렬이 잘못된 경우를 나타내는 단면도,

도5는 도4와 같은 도핑 영역 배열에서 ⅡⅡ선을 따른 전위 분포를 나타내는 그래프,

도6은 본 발명의 일 실시예에 따른 기판 화소부의 평면도,

도7은 도6을 도1의 Ⅰ-Ⅰ' 라인과 같은 라인을 따라 절단한 경우, 화소부 기판의 도핑 상태를 나타내는 단면도,

도8은 도7의 단면도에서 점선 Ⅲ-Ⅲ'를 따라 측정한 각 도핑 영역의 전위를 나타내는 그래프이다.

상기 목적을 달성하기 위한 본 발명의 CMOS형 촬상 장치는 화상을 감지하는영역에 적어도 하나의 화소를 가지며, 각 화소는 제1 도전형으로 도핑된 반도체 기판층, 상기 반도체 기판층의 일부에서 표면측에 제2 도전형으로 형성되는 포토다이오드 영역 및 리셋 트랜지스터를 구비한다. 리셋 트랜지스터의 소오스 및 드레인 영역은 제2 도전형으로 도핑되며, 특히 소오스 영역은 고농도의 제2 도전형 불순물로 도핑된다. 포토다이오드 영역은 그 일 부분이 상부가 제1 도전형으로 도핑된 전위 고정층(pinning layer)으로 덮인 고정 영역이 된다. 리셋 트렌지스터의 게이트 전극과 인접된 포토다이오드 영역의 포토다이오드 영역의 다른 부분인 개방 영역의 상부에는 전위 고정층이 덮이지 않고, 리셋 트랜지스터의 소오스 영역 일부가 겹쳐진다. 즉, 리셋 트랜지스터의 소오스 영역은 포토다이오드 영역의 전위 고정층으로 덮이지 않는 영역과 겹치된 소오스 영역의 일부만이 겹치게 된다.

본 발명에서, 기판층 위에서 볼 때, 소오스 영역은 리셋 트랜지스터의 게이트 전극과 일정 영역 겹치도록 형성되며, 포토다이오드 영역의 개방 영역은 상기 게이트 전극의 측벽에 이르도록 형성될 수 있다. 혹은, 소오스 영역은 리셋 트랜지스터의 게이트 전극 측벽에 이르도록 형성되고, 포토다이오드 영역의 개방 영역은 게이트 전극의 측벽과 일정 거리 이격되도록 형성될 수도 있다. 그리고, 이격된 일정 거리는 이 거리를 측정하는 방향으로 측정되는 소오스 영역 형성 폭의 절반이 되도록 하는 것이 촬상 장치 형성 공정에서 공정 마아진을 높이기 위해 바람직하다.

리셋 트랜지스터의 채널 영역에는 포토다이오드 영역과 동일한 도전형 불순물이 포토다이오드 영역에 비해 낮은 농도로 도핑되는 것이 바람직하다. 이 경우,리셋 트랜지스터의 게이트 전극에 전압이 인가되지 않은 상태에서 전위가 포토다이오드 영역의 전위에 비해 낮고, 영전위 보다 높게 형성되어 블루밍 현상을 방지하는 오버 플로우가 가능해진다.

한편, 본 발명에서 리셋 트랜지스터의 채널은 일반적 표면 채널 (surface channel) 혹은 매몰 채널 (buried channel)로 이루어질 수 있다.

본 발명의 특징적인 구성을 제외한 기타의 본 발명 구성, 가령, 리드 아웃 트랜지스터 및 줄 선택 트랜지스터로 이루어지는 소오스 플라워 회로 등은 종래의 3트랜지스터형 CMOS형 촬상 장치의 구성과 유사하게 이루어질 수 있다.

이하 도면을 참조하면서 본 발명의 실시예를 통해 본 발명을 보다 상세히 설명하기로 한다.

도6은 본 발명의 일 실시예에 따른 기판 화소부의 평면도이며, 도7은 도6을 도1의 Ⅰ-Ⅰ' 라인가 같은 라인을 따라 절단한 경우, 화소부 기판의 도핑 상태를 나타내는 단면도이다. 또한, 도8은 도7의 단면도에서 점선 Ⅲ-Ⅲ'를 따라 측정한 각 도핑 영역의 전위를 나타내는 그래프이다.

도6 및 도7을 참조하여 설명하면, 먼저, 영상을 감지하는 촬상영역의 개별 화소 사이에 도시되지 않은 소자 분리막이 형성되어 촬상영역을 화소별로 분리하고 있다. 개별 화소를 살펴보면, 개별 화소의 하부는 저농도 p형 불순물로 도핑된 반도체 기판(100)으로 이루어진다. 기판(100)의 표면에는 게이트 절연막(160)이 전반적으로 형성되어 있다. 개별 화소를 이루는 활성영역의 일부에서 표면 측에는 도핑에 의해 n형 불순물 영역(111)이 형성되어 기판(100)의 P형 불순물로 도핑된 영역과 함께 포토다이오드를 이룬다. 도7에서, 포토다이오드 영역 외부인 우측에는 기판(100)과 게이트 절연막(160)으로 이격된 리셋 트렌지스터의 게이트 전극(150)이 형성되어 있다. 게이트 전극(150)의 양쪽에는 일정 폭으로 고농도 n형 불순물로 도핑된 소오스/드레인 영역(131,140)이 표층에 형성되어 있다. 리셋 트랜지스터의 소오스 영역(131)은 포토다이오드 영역을 이루는 n형 불순물 영역(111)과 일부가 겹치도록 형성되어 있다. 포토다이오드 영역에서 리셋 트랜지스터 인근에는 상부에 전위 고정층(120)이 별도로 형성되지 않고, 리셋 트랜지스터와 먼 쪽에는 상부에 p형 불순물로 도핑된 전위 고정층(120)이 형성되어 있다.

도8을 참조하여 설명하면, 기판이 접지된 상태로 생각하여, 포토다이오드 영역이 기판과 접하는 접합면을 영전위점으로 할 수 있다. 포토다이오드 영역 대부분이 균일하게 저농도 N형 불순물로 도핑된 상태이므로 영전위를 기준으로 다소 높은 상태에서 일정 값의 전위를 형성한다. 그리고, 고농도 N형 불순물로 도핑된 리셋 트랜지스터의 소오스 영역에 이르면 전위가 더 높아진다. 리셋 트랜지스터의 게이트 전극 아래인 채널은 P형 불순물로 도핑되며, 기판을 이루므로 게이트 전극에 클럭 신호가 인가되지 않은 상태에서는 전위는 영전위를 가진다. 즉, 포토다이오드 영역의 저농도 N형 불순물 도핑 영역보다 높은 상태를 유지한다. 채널 부분의 전위는 채널에 도핑되는 불순물을 조절하여, 가령 N형 불순물을 미약하게 주입하여 영전위보다 높은 전위로 유지하는 것도 가능하다. 채널이 영전위보다 높은 값을 가지면 축적된 광전하가 채널 전위를 넘어 블루밍 현상을 방지하는 오버 플로우가 가능하다. 리셋 트랜지스터의 드레인 영역도 고농도 N형 불순물로 도핑되므로 소오스영역과 함께 높은 전위를 가진다.

따라서, 게이트 전극에 전압이 인가되지 않으면 전위 베리어의 역할을 한다. 외부의 빛을 받아 포토다이오드 영역 경계부에서 발생한 광전자는 포토다이오드 영역, 특히, 포토다이오드 영역과 겹쳐진 리셋 트래지스터의 고전위 소오스 영역에 먼저 축적되어 전위를 낮추게 된다. 그리고, 일정 전위 이하가 되면 저농도 N형 불순물 도핑 영역인 포토다이오드 영역 전반에 축적된다. 따라서, 도8의 그래프와 같이 광도의 빛을 화소에 조사하는 경우에도 시간에 축적 광전하에 따라 전위가 낮아지는 비율은 일정 점을 기준으로 달라질 수 있다.

리셋 트랜지스터의 게이트에 일종의 클럭 신호인 리셋 전압이 인가되면 채널의 전위는 높아져 인근 고농도 N형 불순물 도핑 영역과 같은 높은 전위를 가진다. 따라서 소오스 영역과 포토다이오드 영역 전반에 축적된 광전하는 리셋 트랜지스터의 드레인 영역을 통해 배출된다.

게이트 전극에 걸린 리셋 전압이 없어지면 채널의 전위 베리어는 낮은 전위로 복귀한다. 따라서, 외부 빛에 따라 다시 소오스 영역과 포토다이오드 영역 전반에 차례로 광전하가 축적된다. 소오스 영역에 축적된 광전하의 양에 따른 전위가 도1과 같이 화소의 소오스 플라워 회로의 리드 아웃 트랜지스터의 게이트 전압으로 작용한다. 리셋 전압이 없어진 일정 시간 후에 줄 선택 트랜지스터의 게이트에 클럭 신호에 따른 전압이 인가되면, 리드 아웃 트랜지스터의 소오스이며 줄 선택 트랜지스터의 드레인이 되는 영역에 인가된 전압이 줄 선택 트랜지스터 채널이 열리면서 (on state) 바로 줄 선택 트랜지스터의 소오스에도 인가된다. 이때, 리드 아웃 트랜지스터의 소오스에 걸린 전압은 일정 시간 동안 리셋 트랜지스터의 소오스 및 포토다이오드 영역에 축적된 광전하에 따라 변화된 리셋 트랜지스터의 소오스의 전위에 따른 것이다. 결국, 리셋 트랜지스터의 소오스에 축적된 광전하량에 따라 결정되는 전압이 화소의 출력 신호로써 출력되고, 영상을 복원하는 표시 장치로 전송될 것이다.

본 발명에 따르면, 종래의 기술에서 리셋 트랜지스터의 소오스 역할을 하는 포토다이오드 영역에서 고농도 도핑 영역과 리셋 트랜지스터의 채널 영역 사이에 저농도 도핑 영역이 존재하여 리셋 트랜지스터 열림 상태에서 광전하 배출의 배리어로 작용할 가능성을 배재할 수 있다. 따라서, CMOS형 촬상 장치(CIS)를 형성하는 공정 단계에서 이온주입 마스크 형성을 위한 노광 정렬이 다소 어긋나는 경우에도리셋 기능이 정상적으로 작동할 수 있고, 전단계에서 축적된 광전하가 다음 단계에서 영향을 미치는 것을 방지할 수 있다.