固态成像器件、固态成像器件的制造方法及电子装置
阅读：909发布：2020-05-19
专利汇可以提供固态成像器件、固态成像器件的制造方法及电子装置专利检索，专利查询，专利分析的服务。并且本 发明 提供了固态成像器件、固态成像器件的制造方法和 电子 装置。更具体地，固态成像器件包括 硅 基板 和形成在所述硅基板中的至少第一光电 二极管 。所述器件还包括 外延 层和传输晶体管，所述外延层的第一表面与所述硅基板的表面相邻，且所述传输晶体管的栅极 电极 从所述至少第一 光电二极管 延伸至所述外延层的与所述第一表面相对的第二表面。在其它 实施例 中，提供了具有多个 像素 的固态成像器件，所述多个像素形成在第二 半导体 基板中，且所述多个像素关于中心点对称。浮动扩散部形成在外延层中，且提供了多个传输栅极电极，每个所述传输栅极电极通过一个所述传输栅极电极电连接到所述浮动扩散部。，下面是固态成像器件、固态成像器件的制造方法及电子装置专利的具体信息内容。
1.一种固态成像器件，其包括：
硅基板；
第一光电二极管，所述第一光电二极管形成在所述硅基板中；
外延层，所述外延层的第一表面与所述硅基板的表面相邻；以及
传输晶体管，所述传输晶体管的栅极电极从所述第一光电二极管延伸至所述外延层的与所述第一表面相对的第二表面。
2.如权利要求1所述的固态成像器件，其还包括：
浮动扩散部，所述浮动扩散部形成在所述外延层中，并电接触所述传输晶体管的所述栅极电极。
3.如权利要求1所述的固态成像器件，其还包括：
多个像素晶体管，所述多个像素晶体管形成在所述外延层中。
4.如权利要求3所述的固态成像器件，其中，所述多个像素晶体管与所述硅基板的形成有所述第一光电二极管的至少一部分重叠。
5.如权利要求1-4中任一项所述的固态成像器件，其还包括：
第二光电二极管，所述第二光电二极管形成在所述外延层中。
6.如权利要求5所述的固态成像器件，其中，所述第二光电二极管电接触所述传输晶体管的所述栅极电极。
7.如权利要求6所述的固态成像器件，其还包括：
多个所述第二光电二极管；以及
多个钉扎层，形成在所述外延层中的所述多个第二光电二极管通过所述多个钉扎层层叠在深度方向上。
8.如权利要求7所述的固态成像器件，其中，在与所述外延层的所述第一表面平行的平面上，形成在所述外延层中的所述多个第二光电二极管中的至少一者的面积不同于形成在所述外延层中的所述多个第二光电二极管中的其它光电二极管的至少一者的面积。
9.如权利要求8所述的固态成像器件，其中，形成在所述外延层中的所述第二光电二极管与形成在所述硅基板中的所述第一光电二极管的至少一部分重叠。
10.如权利要求9所述的固态成像器件，其还包括：
浮动扩散部，所述浮动扩散部的至少一部分与所述第一光电二极管的至少一部分重叠。
11.如权利要求10所述的固态成像器件，其还包括：
多个像素晶体管，所述多个像素晶体管形成在所述外延层中，并与所述第一光电二极管的至少一部分重叠。
12.一种固态成像器件，其包括：
多个像素，每个所述像素形成在半导体基板中，且所述多个像素关于中心点对称；
外延层，其位于所述半导体基板上；
浮动扩散部，所述浮动扩散部形成在所述外延层中；
多个传输栅极电极，每个所述像素通过一个所述传输栅极电极电连接到所述浮动扩散部。
13.如权利要求12所述的固态成像器件，其中，所述多个像素布置成关于所述浮动扩散部对称。
14.如权利要求13所述的固态成像器件，其还包括：
多个像素晶体管，所述像素晶体管形成在所述外延层中。
15.如权利要求13所述的固态成像器件，其中，所述多个传输栅极电极布置成关于所述浮动扩散部对称。
16.一种用于制造固态成像器件的方法，其包括：
在硅基板中形成光电二极管；
在所述硅基板上形成外延层；
通过进行从所述外延层的表面至所述硅基板的挖除来形成挖除部，所述挖除部到达P型阱，且所述P型阱环绕所述光电二极管的N型区域；
通过在所述挖除部的内表面上形成栅极氧化膜来形成栅极电极。
17.一种电子装置，其包括：
光学系统；
包括固态成像器件的成像元件，所述固态成像器件从所述光学系统接收光，所述固态成像器件为权利要求1-15中任一项所述的固态成像器件；以及
信号处理电路，所述信号处理电路从所述成像元件接收信号。
固态成像器件、固态成像器件的制造方法及电子装置
[0001] 相关申请的交叉引用
[0002] 本申请要求2013年7月31日提交的日本优先权专利申请JP 2013-159565和2013年3月11日提交的日本优先权专利申请JP 2013-048404的权益，将这些日本优先权专利申请的全部内容以引用的方式并入本文。
技术领域
[0003] 本发明涉及固态成像器件、固态成像器件的制造方法及电子装置。特别地，本发明涉及能够进一步提高饱和电荷量和灵敏度特性的固态成像器件、固态成像器件的制造方法以及电子装置。
背景技术
[0005] 通常，在CMOS图像传感器中，为使光电二极管的开口率最大化(伴随像素尺寸的小型化增加)，通常使用共用像素技术。在此像素共用技术中，在多个像素之间共用晶体管，且通过使像素部中的除光电二极管之外的元件占用的面积最小化来确保光电二极管的面积。于是，可以通过使用像素共用技术来例如提高光电二极管的饱和信号量和灵敏度特性。
[0006] 例如，在专利文献1、专利文献2、专利文献3和专利文献4中，披露了采用像素共用技术的CMOS图像传感器中的各种像素部的布局。
[0007] [引用列表]
[0008] [专利文献]
[0009] [专利文献1]
[0010] 日本未审查专利申请公开号2010-147965
[0011] [专利文献2]
[0012] 日本未审查专利申请公开号2010-212288
[0013] [专利文献3]
[0014] 日本未审查专利申请公开号2007-115994
[0015] [专利文献4]
[0016] 日本未审查专利申请公开号2011-049446
发明内容
[0017] 技术问题
[0018] 在相关技术的CMOS图像传感器中，用于驱动光电二极管所需的晶体管和像素形成在与硅基板相同的平面上，且传感器在面积方面受到约束以确保面积下限值的特性。例如，如果为了提高光电二极管的饱和电荷量和灵敏度特性而扩大光电二极管面积，那么由于减小了伴随该光电二极管的晶体管的区域，所以由晶体管引起的随机噪声加剧，且电路的增益下降。另一方面，在确保晶体管的面积时，光电二极管的饱和电荷量和灵敏度特性下降。因此，存在着在不减小晶体管的面积的情况下提高光电二极管的饱和信号量和灵敏度特性的需求。
[0019] 期望能够进一步提高饱和电荷量和灵敏度特性。
[0020] 问题的解决方案
[0021] 根据本发明的实施例，提供了具有硅基板的固态成像器件。至少第一光电二极管形成在所述硅基板中。还包括外延层和传输晶体管，所述外延层的第一表面与所述硅基板的表面相邻，且所述传输晶体管的栅极电极从所述至少第一光电二极管延伸至所述外延层的与所述第一表面相对的第二表面。
[0022] 根据其它实施例，所述固态成像器件包括浮动扩散部，所述浮动扩散部形成在所述外延层中并电接触所述传输晶体管的所述栅极电极。
[0023] 可还包括形成在所述外延层中的多个像素晶体管。所述像素晶体管可与所述硅基板的形成有所述至少第一光电二极管的至少一部分重叠。
[0024] 所述固态成像器件可还包括形成在所述外延层中的第二光电二极管。所述第二光电二极管可电接触所述传输晶体管的所述栅极电极。
[0025] 在所述外延层中可形成多个光电二极管。所述第一光电二极管和形成在所述外延层中的所述光电二极管可电接触所述传输晶体管的所述栅极电极。此外，可设置多个钉扎层，且形成在所述外延层中的所述多个光电二极管可通过所述多个钉扎层层叠在深度方向上。另外，在与所述外延层的所述第一表面平行的平面上，形成在所述外延层中的所述多个光电二极管中的至少一者的面积可不同于形成在所述外延层中的所述多个光电二极管中的其它光电二极管的面积。形成在所述外延层中的所述光电二极管可与形成在所述硅基板中的所述光电二极管的至少一部分重叠。可还包括浮动扩散部，所述浮动扩散部的至少一部分与所述第一光电二极管的至少一部分重叠。所述固态成像器件可还包括多个像素晶体管，所述多个像素晶体管形成在所述外延层中并与所述第一光电二极管的至少一部分重叠。
[0026] 根据本发明其它实施例，提供了固态成像器件。所述固态成像器件包括多个像素，每个所述像素形成在半导体基板中，且所述多个像素关于中心点对称。所述固态成像器件还包括位于所述半导体基板上的外延层以及形成在所述外延层中的浮动扩散部。还提供了多个传输栅极电极，每个所述像素通过一个所述传输栅极电极电连接到所述浮动扩散部。
[0027] 根据所述固态成像器件的至少一些实施例，所述多个像素布置成关于所述浮动扩散部对称。所述固态成像器件可还包括形成在所述外延层中的多个像素晶体管。所述多个传输栅极电极可以布置成关于所述浮动扩散部对称。
[0028] 根据本发明更其它实施例，提供了用于制造固态成像器件的方法。所述方法包括在硅基板中形成光电二极管以及在所述硅基板上形成外延层。所述方法还包括通过进行从所述外延层的表面至所述硅基板的挖除来形成挖除部，所述挖除部到达环绕所述光电二极管的N型区域的P型阱。此外，所述方法包括通过在所述挖除部的内表面上形成栅极氧化膜来形成栅极电极。
[0029] 根据其它实施例，提供了包括光学系统的电子装置。此外，提供了包括固态成像器件的成像元件，所述固态成像器件从所述光学系统接收光。所述装置的固态成像器件包括片上透镜、防反射膜和硅基板，所述防反射膜与所述硅基板的第一表面连接，且所述片上透镜通过至少所述防反射膜与所述硅基板的所述第一表面分离。至少第一光电二极管形成在所述硅基板中。还提供了外延层，所述外延层的第一表面与所述硅基板的表面相邻。所述固态成像器件还包括传输晶体管，所述传输晶体管的栅极电极从至少第一光电二极管延伸至所述外延层的与所述第一表面相对的第二表面。此外，所述装置还包括从所述成像元件接收信号的信号处理电路。
[0030] 根据本发明的其它实施例，提供了电子装置。所述电子装置包括光学系统和成像元件，所述成像元件包括从所述光学系统接收光的固态成像器件。所述固态成像器件包括形成在半导体基板中的多个像素，所述多个像素关于中心点对称。所述固态成像器件还包括位于所述半导体基板上的外延层以及形成在所述外延层中的浮动扩散部。还包括多个传输栅极电极，每个所述像素通过一个所述传输栅极电极电连接到所述浮动扩散部。所述装置还包括从所述成像元件接收信号的信号处理电路。
[0031] 本发明的有益效果
[0032] 根据本发明的实施例，可以进一步提高饱和电荷量和灵敏度特性。
附图说明
[0034] 图1是示出了具有本发明的固态成像器件的像素的第一实施例的构造示例的剖面图。
[0035] 图2A是示出了使用4像素共用结构的像素的结构的平面图。
[0036] 图2B是示出了使用4像素共用结构的像素的结构的平面图。
[0037] 图3A是示出了相关技术的像素的结构的剖面图。
[0038] 图3B是示出了相关技术的像素的结构的平面图。
[0039] 图4是示出了像素的第一实施例的构造示例的剖面图。
[0040] 图5是示出了像素的第二实施例的构造示例的剖面图。
[0041] 图6是示出了像素的第三实施例的构造示例的剖面图。
[0042] 图7是示出了像素的第四实施例的构造示例的剖面图。
[0043] 图8是示出了像素的第五实施例的构造示例的剖面图。
[0044] 图9是示出了像素的第六实施例的构造示例的剖面图。
[0045] 图10是示出了像素的第七实施例的构造示例的剖面图。
[0046] 图11是描述了第一步骤的剖面图。
[0047] 图12是描述了第二步骤的剖面图。
[0048] 图13是描述了第三步骤的剖面图。
[0049] 图14是描述了第四步骤的剖面图。
[0050] 图15是描述了第五步骤的剖面图。
[0051] 图16是描述了第六步骤的剖面图。
[0052] 图17是描述了第七步骤的剖面图。
[0053] 图18是描述了第八步骤的剖面图。
[0054] 图19是描述了第九步骤的剖面图。
[0055] 图20是描述了第十步骤的剖面图。
[0056] 图21是描述了第十一步骤的剖面图。
[0057] 图22是描述了第十二步骤的剖面图。
[0058] 图23是示出了像素的第八实施例的构造示例的剖面图。
[0059] 图24示出了在固态成像器件的结构中使用的SOI基板。
[0060] 图25是描述了第二十一步骤的剖面图。
[0061] 图26是描述了第二十二步骤的剖面图。
[0062] 图27是描述了第二十三步骤的剖面图。
[0063] 图28是描述了第二十四步骤的剖面图。
[0064] 图29是描述了第二十五步骤的剖面图。
[0065] 图30是描述了第二十六步骤的剖面图。
[0066] 图31是描述了第二十七步骤的剖面图。
[0067] 图32是描述了第二十七步骤的平面图。
[0068] 图33是描述了第二十八步骤的剖面图。
[0069] 图34是描述了第二十八步骤的平面图。
[0070] 图35是描述了第二十九步骤的剖面图。
[0071] 图36是描述了第三十步骤的剖面图。
[0072] 图37是描述了第三十一步骤的剖面图。
[0073] 图38是描述了第三十二步骤的剖面图。
[0074] 图39是描述了第三十三步骤的剖面图。
[0075] 图40是描述了第三十四步骤的剖面图。
[0076] 图41是描述了第三十五步骤的剖面图。
[0077] 图42是描述了第三十六步骤的剖面图。
[0078] 图43是描述了第三十七步骤的剖面图。
[0079] 图44是描述了第三十八步骤的剖面图。
[0080] 图45是示出了像素的第九实施例的构造示例的剖面图。
[0081] 图46是描述了第四十一步骤的剖面图。
[0082] 图47是描述了第四十二步骤的剖面图。
[0083] 图48是描述了第四十三步骤的剖面图。
[0084] 图49是描述了第四十四步骤的剖面图。
[0085] 图50是示出了像素的第十实施例的构造示例的剖面图。
[0086] 图51是示出了像素的第十一实施例的构造示例的剖面图。
[0087] 图52是示出了像素的第十二实施例的构造示例的剖面图。
[0088] 图53是示出了被安装在电子装置中的成像器件的构造示例的框图。
具体实施方式
[0089] 下面将参考附图详细地说明本发明的具体实施例。
[0090] 图1是示出了具有本发明的固态成像器件的像素的第一实施例的构造示例的剖面图。此外，在图1中，图1的上侧被设定为固态成像器件1的背表面侧，且图1的下侧被设定为固态成像器件1的正表面侧。
[0091] 如图1所示，以如下方式形成固态成像器件1：像素晶体管区域2和光电二极管区域3在固态成像器件1的深度方向(图1中的垂直方向)上分离。
[0092] 换句话说，固态成像器件1通过如下方式构造：从图1的下侧依次层叠P型外延层21、硅基板22、防反射膜23、滤色层24和片上透镜25。然后，在固态成像器件1中，针对每个像素11，在P型外延层21中设置像素晶体管32，且在硅基板22中设置光电二极管33。此外，在像素11中还设置传输晶体管31，以用于传输来自光电二极管33的电荷。
[0093] 这里，在像素晶体管32中包括用于驱动像素11所需的预定数量的晶体管之中的除传输晶体管31之外的晶体管。例如，在4晶体管型构造中，像素晶体管32是放大晶体管、选择晶体管和复位晶体管。在3晶体管型构造中，像素晶体管32是放大晶体管和复位晶体管。另外，在图1中，这些预定数量的晶体管都被表示和描述为像素晶体管32。
[0094] 用于构成传输晶体管31的栅极电极41被构造成以穿透P型外延层21的方式被嵌入并且从P型外延层21的表面(图1中的面朝上的表面)到达光电二极管33。形成在P型外延层21的正表面侧并与栅极电极41相邻的N型区域42充当FD(浮动扩散)部。即，N型区域42经由图中未示出的布线连接到放大晶体管的栅极电极，从而对经由传输晶体管31从光电二极管
33传输的电荷进行累积，且将所积累的电荷施加至放大晶体管的栅极电极。
33传输的电荷进行累积，且将所积累的电荷施加至放大晶体管的栅极电极。
[0095] 像素晶体管32由N型区域44和45构成，N型区域44和45形成在P型外延层21的正表面侧以及栅极电极43的两侧，并与层叠在P型外延层21上的栅极电极43相邻。在N型区域44和45之中，一者充当像素晶体管32的源极，且另一者充当像素晶体管32的漏极。此外，通过杂质注入来执行P型外延层21中的元件分离。
[0096] 光电二极管33形成在硅基板22中，并通过接收向固态成像器件1的背表面(图1的面向上侧的表面)照射的光来执行光电转换，且生成并累积与光量相一致的电荷。
[0097] 对于每个像素11，片上透镜25收集向光电二极管33照射的光，且对于每个像素11，滤色层24相对特定颜色(例如，红色、蓝色和绿色三种颜色)的波长区域中的光是透明的。此外，防反射膜23防止穿过片上透镜25和滤色层24的光的反射。
[0098] 由此，以如下方式构造固态成像器件1：像素晶体管32形成在P型外延层21(其是像素晶体管区域2)中，且光电二极管33(其是光电二极管区域3)形成硅基板22中。
[0099] 因此，在固态成像器件1中，例如，可避免用于形成像素晶体管32的区域侵占光电二极管33的一部分(参考后述的图3A和图3B)的结构，从而可避免减小光电二极管33的区域。即，通过设定像素11的结构，可以使光电二极管33的面积增大至大于相关技术中的面积，并可以避免降低光电二极管33的饱和信号量和灵敏度特性，并进一步提高这些特性。
[0100] 此外，在固态成像器件1中，可通过对称地布置晶体管来避免在像素之间产生特性差异，并可以增大传输晶体管31和像素晶体管32的面积。
[0101] 这里，将参考图2A至图3B并通过与相关技术的像素结构的比较来进行说明。
[0102] 在图2A和2B中，示出了使用4像素共用结构的像素11的结构；在图2A中示出了光电二极管区域3中的平面布局，且在图2B中示出了像素晶体管区域2中的平面布局。另外，在图3A和图3B中，示出了相关技术的像素11'的结构；在图3A中示出了像素11'的剖面布局，且在图3B中示出了像素11'的平面布局。
[0103] 如图3A所示，在像素11'中，光电二极管33'和像素晶体管32'形成在相同的区域中，即，两者均形成在硅基板22中。因此，在像素11'中，存在如下结构：用于形成像素晶体管32'的区域侵占了光电二极管33'的一部分。
[0104] 相对地，在像素11中，可以通过在不同的区域中形成光电二极管33和像素晶体管32将光电二极管33的面积增大至大于像素11'的构造中的面积。以此方式，可以提高光电二极管33的饱和信号量和灵敏度特性。
[0105] 另外，如图3B所示，在采用了使用四像素11'-1至11'-4的共用结构的共用像素12'中，像素晶体管32A'、像素晶体管32B'和像素晶体管32C'变得不对称。
[0106] 此外，像素晶体管32A'、像素晶体管32B'和像素晶体管32C'由于他们各自的用途的差异以及它们面积的差异而变得不对称。例如，由于分离并接触的像素晶体管32A'和像素晶体管32B'具有对称的布局，所以像素11'-3和像素11'-4的特性大体上相同。然而，在像素11'-2和像素11'-4中，由于分离并接触的像素晶体管32C'和像素晶体管32B'的面积不同，所以由栅极引起的反射的影响或由栅极电压引起的电位调制不同，从而出现特性差异。此外，像素11'-1由于不与像素晶体管相邻而不受影响，且像素11'-2、像素11'-3和像素
11'-4的特性变得不同。
11'-4的特性变得不同。
[0107] 相对地，如图2A所示，在采用了使用四像素11-1至11-4的共用结构的共用像素12中，由于像素11-1至11-4可以以完全对称的方式布置，所以可以避免像素之间的特性差异的出现。以此方式，可以提高像素11-1至11-4的特性。
[0108] 此外，如图2B所示，在像素11中，可以确保能够使像素晶体管32A、像素晶体管32B和像素晶体管32C的布置面积变宽，且可以充分地确保沟道宽度(W)与沟道宽度(L)之间的比率。以此方式，可以抑制由像素晶体管32引起的随机噪声的发生，并可以提高像素11-1至11-4的特性。
[0109] 接着，将参考图4对像素11的作为第一实施例的构造进行说明。此外，在图4中，图4的上侧被设定为固态成像器件1的正表面侧，且图4的下侧被设定为固态成像器件1的背表面侧。
[0110] 在图4中，图中未示出的光电二极管33的一部分是N型区域，背表面钉扎层51形成在光电二极管33的背表面侧，且正表面钉扎层52形成在光电二极管33的正表面侧。即，背表面钉扎层51形成在硅基板22与防反射膜23之间，并与作为N型区域的光电二极管33的背表面接触。另外，正表面钉扎层52形成在硅基板22中并与作为N型区域的光电二极管33的正表面接触。此外，P阱53形成在硅基板22中，并环绕光电二极管33的侧面。
[0111] 另外，传输晶体管31的栅极电极41被嵌入到P型外延层21和硅基板22中，且用于抑制电荷从光电二极管33流动的沟道区域54形成为环绕栅极电极41的嵌入部分。另外，用于抑制电荷在N型区域44和45之间流动的沟道区域55形成为覆盖像素晶体管32的栅极电极43的底面。另外，用于防止光从斜方向入射的挡光金属56形成在防反射膜23中。
[0112] 以此方式，在像素11中，像素晶体管32形成在P型外延层21中，且光电二极管33与像素晶体管32形成在深度方向上的不同的区域中，光电二极管33形成在硅基板22中。然后，在像素11中，以栅极电极41被嵌入的方式形成的传输晶体管31用于传输来自光电二极管33的电荷。
[0113] 因此，在像素11中，如上所述，可以通过在不同区域中形成光电二极管33和像素晶体管32提高光电二极管33的饱和信号量和灵敏度特性。
[0114] 接着，在图5中示出了像素11的第二实施例的构造示例的剖面图。另外，在下面的每个实施例中，与图4的像素11共用的构造使用相同的附图标记，且将不对这些构造进行详细地说明。
[0115] 例如，如图5所示，像素11A的构造与图4的像素11的构造的共同点在于，光电二极管33形成在硅基板22中，且像素晶体管32形成在P型外延层21中。然而，像素11A的构造与图4的像素11的构造的不同点在于，传输晶体管31A通过在P型外延层21中形成挖除部61形成。
[0116] 即，在像素11A中，与使用在图4的像素11中的嵌入型传输晶体管31相比，形成在挖除部61中的传输晶体管31A用于传输光电二极管33的电荷。
[0117] 传输晶体管31A被构造成具有栅极电极41A，栅极电极41A形成为层叠在挖除部61的底面(即，硅基板22的表面)上，其中挖除部61是通过挖除P型外延层21直到暴露出硅基板22而形成的。另外，沟道区域54A形成在硅基板22中并覆盖栅极电极41A的底面。另外，充当FD部的N型区域42A形成为与栅极电极41A相邻并处于硅基板22的表面中的与光电二极管33相对的一侧的位置处。
[0118] 而且，以此方式，在像素11A中，与图4的像素11类似，可以通过在不同的区域中形成光电二极管33和像素晶体管32来提高光电二极管33的饱和信号量和灵敏度特性。
[0119] 另外，在像素11A中，可以通过缩短从光电二极管33到N型区域42A(FD部)的传输路径来提高电荷的传输特性。
[0120] 接着，在图6中示出了像素11的第三实施例的构造示例的剖面图。
[0121] 例如，如图6所示，像素11B的构造与图4的像素11的构造的共同点在于，光电二极管33形成在硅基板22中，且像素晶体管32形成在P型外延层21中。然而，像素11B的构造与图4的像素11的构造的不同点在于，传输晶体管31B形成在P型外延层21的表面中，且N型扩散层71形成在P型外延层21中并与光电二极管33B连接。
[0122] 即，在图4的像素11中，通过使用嵌入型传输晶体管31传输光电二极管33的电荷。相对地，在像素11B中，电荷累积在N型扩散层71和光电二极管33B中，且经由N型扩散层71来传输光电二极管33B的电荷。
[0123] 在像素11B中，光电二极管33B和表面钉扎层52B形成为使得光电二极管33B的一部分暴露在硅基板22的表面上。然后，N型扩散层71形成为在P型外延层21的深度方向上延伸并与光电二极管33B的暴露在硅基板22的表面上的一部分连接。然后，表面钉扎层72形成在P型外延层21(N型扩散层71的正表面侧)中，并与N型扩散层71接触。
[0124] 传输晶体管31B被构造成具有栅极电极41B，栅极电极41B形成为层叠在P型外延层21的表面上，且沟道区域54B形成在P型外延层21中并覆盖栅极电极41B的底面。另外，充当FD部的N型区域42B形成为与栅极电极41B相邻并处于P型外延层21的表面中的与N型扩散层
71相对的一侧的位置处。
71相对的一侧的位置处。
[0125] 以此方式，在像素11B中，与图4的像素11类似，也可以通过在不同的区域中形成光电二极管33和像素晶体管32来提高光电二极管33的饱和信号量和灵敏度特性。
[0126] 此外，在像素11B中，形成有由N型扩散层71和表面钉扎层72构成的PN结，且与光电二极管33B类似，N型扩散层71能够通过执行光电转换来累积电荷。换句话说，由于执行光电转换的光电二极管的总体积增大，所以像素11B比图4的像素11更能够增加饱和电荷量。此外，N型扩散层71由于形成在从光在像素11B上入射的方向的深的区域中而能够执行红色的波长区域的光的光电转换，且像素11B能够实现对红色光的灵敏度的提高。
[0127] 另外，像素11B能够缩短从N型扩散层71经由传输晶体管31B至N型区域42B(FD部)的传输路径，并能够提高电荷的传输路径。
[0128] 接着，在图7中示出了像素11的第四实施例的构造示例的剖面图。
[0129] 例如，如图7所示，像素11C的构造与图4的像素11的构造的共同点在于，光电二极管33形成在硅基板22中，且像素晶体管32形成在P型外延层21中。然而，像素11C的构造与图4的像素11的构造的不同点在于，在P型外延层21的表面上形成元件分离部81。
[0130] 即，在像素11C中，形成有由氧化膜构成的元件分离部81，以便使P型外延层21中的像素晶体管32与N型区域42分离。以此方式，可以在P型外延层21中的元件分离中使用不同于杂质扩散层的氧化膜。
[0131] 而且，在以此方式构造的像素11C中，与图4的像素11类似，可以通过在不同的区域中形成光电二极管33和像素晶体管32来提高光电二极管33的饱和信号量和灵敏度特性。
[0132] 接着，在图8中示出了像素11的第五实施例的构造示例的剖面图。
[0133] 例如，如图8所示，像素11D的构造与图4的像素11的构造的共同点在于，光电二极管33形成在硅基板22中，且像素晶体管32形成在P型外延层21中。然而，像素11D的构造与图4的像素11的构造的不同点在于，嵌入氧化膜91形成为环绕光电二极管33的侧面，且氧化膜
92形成在P型外延层21中并与嵌入氧化膜91接触。此外，在像素11D中，用于执行元件分离的氧化膜93形成在像素晶体管32与传输晶体管31之间。
92形成在P型外延层21中并与嵌入氧化膜91接触。此外，在像素11D中，用于执行元件分离的氧化膜93形成在像素晶体管32与传输晶体管31之间。
[0134] 而且，在以此方式构造的像素11D中，与图4的像素11类似，可以通过在不同的区域中形成光电二极管33和像素晶体管32来提高光电二极管33的饱和信号量和灵敏度特性。
[0135] 此外，在像素11D中，可以通过从背表面侧嵌入嵌入氧化膜91来抑制硅基板22内部的混色和光晕(blooming)。另外，在像素11D中，可以通过设定如下结构来使像素11D与相邻的像素完全地分离：形成在硅基板22中的嵌入氧化膜91和形成在P型外延层21中的氧化膜92彼此连接。
[0136] 此外，在像素11D中，如图8所示，嵌入氧化膜91形成为与挡光金属56连接。以此方式，例如，可以防止由片上透镜25聚集的光泄漏至相邻的像素11D。因此，在像素11D中，由片上透镜25聚集的光可以被光电二极管33可靠地接收，且可以提高光电二极管33的灵敏度。
[0137] 此外，在像素11D中，例如，作为嵌入氧化膜91的替代，可以将诸如与挡光金属56相同的材料之类的金属(例如，钨)嵌入到硅基板22中并使其环绕光电二极管33的侧面。
[0138] 接着，在图9中示出了像素11的第六实施例的构造示例的剖面图。
[0139] 例如，如图9所示，像素11E的构造与图4的像素11的构造的共同点在于，光电二极管33形成在硅基板22中，且像素晶体管32形成在P型外延层21中。然而，像素11E的构造与图4的像素11的构造的不同点在于，高浓度P型外延层101形成为布置在P型外延层21与硅基板
22之间。
22之间。
[0140] 即，在像素11E中，在对硅基板22的表面执行外延生长时，通过执行掺杂来形成高浓度P型外延层101，而不是形成图4的像素11的表面钉扎层52。
[0141] 例如，为了执行高质量的外延生长，需要大约1000度的加热条件。这里，在通过在硅基板22中执行杂质注入形成表面钉扎层52之后开始外延生长的情况下，假定界面附近的杂质由于外延生长期间的加热而发生扩散。在此情况下，由于在具有尖锐轮廓的界面的附近区域中生成PN结变得困难，所以PN结的电容值减小，且饱和电荷量减小。
[0142] 相对地，如在像素11E中，可以通过形成高浓度P型外延层101来在保持预定的尖锐轮廓的同时形成P型外延层21。因此，在像素11E中，可以避免饱和电荷量的减小。
[0143] 接着，图10示出了像素11的第七实施例的构造示例的剖面图。
[0144] 例如，如图10所示，像素11F的构造与图4的像素11的构造的共同点在于，光电二极管33形成在硅基板22中，且像素晶体管32形成在P型外延层21中。然而，像素11F的构造与图4的像素11的构造的不同点在于，在P型外延层21中，在像素晶体管32与光电二极管33之间形成有阱111，且阱111是具有比P型外延层21更高的P型杂质浓度的杂质区域。
[0145] 即，在像素11F中，例如，即使在P型外延层21的杂质浓度低的情况下，也可以通过形成阱111执行光电二极管33和像素晶体管32的分离。以此方式，例如，可以缩短光电二极管33与像素晶体管32之间的距离，即，使P型外延层21的厚度更薄，并实现固态成像器件1的薄化。
[0146] 此外，如果P型外延层21的杂质浓度高且该浓度能够使光电二极管33与像素晶体管32分离，则不需要形成阱111。此外，如果P型外延层21处于不会发生硅基板22的光电二极管33和P型外延层21的像素晶体管32的特性的干扰的区域中，则P型外延层21的厚度不受限制。
[0147] 接着，将参考图11至图22对具有像素11的固态成像器件1的制造方法的示例进行说明。
[0148] 如图11所示，在第一步骤中，针对n型硅基板22(n-Si)形成光电二极管33。即，通过在硅基板22中注入n型杂质来在硅基板22的内部形成N型区域33b(n)，且在比N型区域33b更远离正表面侧的位置处形成具有比N型区域33b更高杂质浓度的N型区域33a(n+)。然后，通过在硅基板22的表面上形成表面钉扎层52(p+)来形成光电二极管33，其中表面钉扎层52(p+)是通过在硅基板22中注入高浓度p型杂质形成的。此外，通过在硅基板22中注入p型杂质来形成作为分离层的P阱53(P)，P阱53(P)形成为环绕N型区域33a和33b以及表面钉扎层52的侧面。
[0149] 如图12所示，在第二步骤中，通过执行外延生长来形成P型外延层21(p-epi)，在该外延生长中，生成单晶薄膜，该单晶薄膜的晶体取向在硅基板22上对准。
[0150] 如图13所示，在第三步骤中，为了形成嵌入型栅极电极41(如图4)，通过从P型外延层21的表面至硅基板22的挖除来形成挖除部121。这里，挖除部121被挖除，以便形成在栅极电极41的侧面上的沟道区域54在与光电二极管33接触的位置处到达P阱53。
[0151] 如图14所示，在第四步骤中，通过在P型外延层21中注入n型杂质来形成沟道区域54和沟道区域55。然后，在P型外延层21的表面以及挖除部121的内表面上形成栅极氧化膜
123。
123。
[0152] 如图15所示，在第五步骤中，形成用于构成传输晶体管31的栅极电极41和用于构成像素晶体管32的栅极电极43。
[0153] 如图16所示，在第六步骤中，通过在与P型外延层21的栅极电极41相邻的位置处注入高浓度n型杂质来形成充当FD部的N型区域42(n++)。同时，通过在与P型外延层21的栅极电极43相邻的两侧位置处注入高浓度n型杂质来形成N型区域44和45(n++)，由此形成像素晶体管32。
[0154] 如图17所示，在第七步骤中，在P型外延层21上形成布线层131。如图所示，在布线层131中例如形成有多层布置的布线132-1至132-4。然后，接触部133-1至133-4形成为与布线132-1至132-4一起分别连接至栅极电极43和栅极电极41。此外，到此步骤，硅基板22的正表面是朝上的，且对硅基板22的正表面侧执行处理。
[0155] 如图18所示，在第八步骤中，使硅基板22翻转，使硅基板22的背表面朝上，且随后开始对硅基板22的背表面侧进行处理。
[0157] 如图20所示，在第十步骤中，在硅基板22上形成背表面钉扎层51。
[0158] 如图21所示，在第十一步骤中，在背表面钉扎层51上形成防反射膜23，且在像素11与相邻的像素之间形成被嵌入到防反射膜23中的挡光金属56。
[0159] 如图22所示，在第十二步骤中，在防反射膜23上层叠滤色层24，且在滤色层24上层叠片上透镜25。
[0160] 通过上述步骤形成像素11。
[0161] 对于像素11，可以通过这种制造方法在不同的区域中形成光电二极管33和像素晶体管32来提高光电二极管33的饱和信号量和灵敏度特性。
[0162] 另外，对于像素11，由于在硅基板22中形成光电二极管33之后P型外延层21形成为层叠在硅基板22上，所以可以将光电二极管33形成为使得电位的梯度变得尖锐。以此方式，可以进一步提高光电二极管33的饱和信号量和灵敏度特性。
[0163] 接着，图23图示了像素11的第八实施例的构造示例的剖面图。
[0164] 例如，如图23所示，像素11G的构造与图4的像素11的构造的共同点在于，光电二极管33形成在硅基板22中，且像素晶体管32形成在P型外延层21中。然而，像素11G的构造与图4的像素11的构造的不同点在于，在硅基板22中形成充当FD部的N型区域201，且仅使用嵌入型传输晶体管31的底面将电荷从光电二极管33传输至N型区域201。
[0165] 即，在像素11G中，用于构成传输晶体管31的栅极电极41的底面形成为经由氧化膜123与硅基板22接触，且沟道区域203形成在硅基板22中的与栅极电极41的底面相对应的区域中。然后，N型区域201形成在硅基板22中的经由沟道区域203与光电二极管33分离的位置上。此外，在N型区域201与N型区域33b之间形成P型区202，以便使N型区域201与N型区域33b分离。
[0166] 此外，在像素11G中，通过被嵌入到P型外延层21中的导体来形成接触部211，以使接触部211通过穿透P型外延层21连接到N型区域201，从而接触部211与布线层131的布线132-6连接。
[0167] 此外，在接触部211的侧面上例如形成由氧化膜形成的绝缘膜212-1，从而减小电容值。类似地，在连接栅极电极41与布线132-4的接触部133-4的侧面上形成绝缘膜212-2，且在连接栅极电极43与布线132-3的接触部133-3的侧面上形成绝缘膜212-3。此外，在栅极电极43的侧面上形成侧壁213-1，且在栅极电极41的侧壁形成侧壁213-2。此外，在像素11G中，在P型外延层21上形成用于分离像素晶体管32的分离部204和205。
[0168] 与相关技术的背表面照射型CMOS图像传感器类似，采用这种结构的像素11G能够将电荷从光电二极管33传输至N型区域201(FD部)。以此方式，可以使光电二极管33的电位充分深，并确保饱和电荷量。换句话说，如在像素11G中，通过采用将光电二极管33和像素晶体管32形成在深度方向上的不同的区域中的构造，可以将光电二极管33的电位设定为与相关技术的背表面照射型CMOS图像传感器相同的深度。以此方式，在将光电二极管33和像素晶体管32形成在深度方向上的不同的区域中的构造中，可以避免降低每单位面积的饱和电荷量。另外，通过设定将光电二极管33和像素晶体管32形成在深度方向上的不同的区域中的构造，例如，可以增大放大晶体管的面积，并可以比相关技术的背表面照射型CMOS图像传感器的结构减小更多噪声。
[0169] 此外，可以将P型外延层21中的杂质浓度设定成充分高于硅基板22的杂质浓度，并可通过将沟道仅形成在底面部上将用于构成传输晶体管31的栅极电极41的侧壁部的阈值电压Vth设定成高于底面。
[0170] 接着，将参考图24至图44对具有像素11G的固态成像器件1的制造方法的示例进行说明。
[0172] 如图25所示，在第二十一步骤中，通过向硅基板22注入p型杂质来形成表面钉扎层52(p+)，且通过注入n型杂质来形成N型区域33a(n+)。以此方式，形成了由表面钉扎层52和N型区域33a形成的PN结。
[0173] 如图26所示，在第二十二步骤中，通过向硅基板22注入n型杂质来形成N型区域33b(n)，由此形成光电二极管33。此外，注入高浓度n型杂质且形成充当FD部的N型区域201(n)。然后，通过注入p型杂质来形成环绕光电二极管33的侧面的P阱53(p)，并在N型区域33b与N型区域201之间形成与P阱53连接的P型区202(p)。
[0174] 如图27所示，在第二十三步骤中，通过在外延生成(原位掺杂的外延沉积)期间对硅基板22的表面执行掺杂来形成成为像素晶体管区域2(参考图1)的P型外延层21。
[0175] 这里，当在对背表面侧进行处理时的光刻步骤中正表面和侧面匹配时，形成用作目标的掩膜。
[0176] 如图28所示，在第二十四步骤中，在与形成有像素11G的区域不同的区域中形成沟槽232(例如，位置分离缺口等)。沟槽232是通过在除形成沟槽232的位置之外的位置处形成掩膜231并执行刻蚀形成的。
[0177] 如图29所示，在第二十五步骤中，例如，在沟槽232中嵌入诸如氮化硅(SiN)之类的绝缘体233，并一起执行平坦化以及掩膜231的去除，从而形成标记。
[0178] 如图30所示，在第二十六步骤中，对P型外延层21执行用于形成阱和沟道的杂质注入。此外，由于在形成型外延层21时的外延生长期间执行掺杂，所以可不必执行用于形成阱的杂质注入。此外，在P型外延层21上形成氧化膜123。
[0179] 如图31所示，在第二十七步骤中，形成用于形成嵌入型栅极电极41的沟槽235。沟槽235是例如通过在除形成沟槽235的位置之外的位置上生成诸如氮化硅(SiN)之类的硬质掩膜234并执行刻蚀形成的。这里，期望将沟槽235形成为与N型区域201重叠，以便抑制沟槽235的图案和N型区域201的图案的对准偏移的影响。
[0180] 此外，在形成沟槽235之后，通过在沟槽235的底面中注入n型杂质来形成沟道区域203。通过形成沟道区域203，在通过传输晶体管31传输电荷时被施加至栅极电极41的阈值电压Vth被设定成是可调节的。此外，通过在此步骤中形成沟道区域203，能够实现传输晶体管31的栅极电极41与沟道区域203的自对准。
[0181] 此外，在图32中示出了执行第二十七步骤时的像素11G的平面布局。如图32所示，P阱53形成在光电二极管33和N型区域201的外围，且沟槽235形成为分离光电二极管33和N型区域201。换句话说，沟槽235形成为使得当平面地观察时，沟槽235的两端延伸至P阱53。
[0182] 如图33所示，在第二十八步骤中，在P型外延层21的表面和沟槽235的内表面上形成栅极氧化膜123。然后，形成栅极电极43和栅极电极41，且通过执行栅极加工(gate working)来形成像素晶体管32和传输晶体管31。例如，对于栅极电极43和栅极电极41，即使在不执行杂质注入的情况下，也适合使用诸如通过使用磷原位掺杂而变得导电的非晶硅之类的材料。原因在于，在执行杂质注入的情况下，难以将杂质注入至沟槽235的深的部分。
[0183] 此外，在图34中示出了执行第二十八步骤时的像素11G的平面布局。如图34所示，P阱53形成在光电二极管33和N型区域201的外围，且沟槽235形成为分离光电二极管33和N型区域201。换句话说，沟槽235形成为使得当平面地观察时，沟槽235的两端延伸至P阱53。此外，在像素11G中，栅极电极43(这里，放大晶体管的栅极电极在图中被示为栅极电极43)和光电二极管33布置成当平面地观察时发生重叠。
[0184] 如图35所示，在第二十九步骤中，通过注入p型杂质来形成用于分离像素晶体管32的分离部204和205。
[0185] 如图36所示，在第三十步骤中，在栅极电极43的侧面上形成侧壁213-1，且在栅极电极41的侧面上形成侧壁213-2。另外，在此步骤中，执行活化退火(activation annealing)，以用于激活被注入到硅基板22和P型外延层21中的杂质。
[0186] 如图37所示，在第三十一步骤中，形成用于构成布线层131的层间膜131-1。
[0187] 如图38所示，在第三十二步骤中，形成用于形成接触部133-3的开口部236、用于形成接触部133-4的开口部237以及用于形成接触部211的开口部238。此时，开口部238是通过同时对层间膜131-1和P型外延层21进行处理直到暴露出充当FD部的N型区域201而形成的。
[0188] 如图39所示，在第三十三步骤中，在层间膜131-1的表面和开口部236至238的内表面上形成绝缘膜239。
[0189] 如图40所示，在第三十四步骤中，通过回蚀来去除形成在开口部236至238的底面上的绝缘膜239。以此方式，绝缘膜212-3形成在开口部236的侧面上，绝缘膜212-2形成在开口部237的侧面上且绝缘膜212-1形成在开口部238的侧面上。例如，通过形成绝缘膜212-1，可以防止接触部211与P型外延层21发生短路。
[0190] 如图41所示，在第三十五步骤中，例如，在开口部236至238中嵌入诸如钨(W)、氮化钛(TiN)或钛(Ti)之类的金属。然后，通过使用化学机械研磨(CMP)的研磨来形成接触部133-3、接触部133-4和接触部211。
[0191] 如图42所示，在第三十六步骤中，将布线132-3、布线132-4和布线132-6形成为与接触部133-3、接触部133-4和接触部211连接。然后，通过层叠层间膜来形成布线132-1、布线132-2和布线132-5，并且通过进一步层叠层间膜来形成由多层布线层形成的布线层131。
[0192] 如图43所示，在第三十七步骤中，例如，在经由由二氧化硅(SiO2)形成并用于接合的绝缘层241将支撑基板242接合至布线层131并使其翻转之后，对背表面侧执行对BOX层222(图23)的剥离。
[0193] 如图44所示，在第三十八步骤中，在硅基板22上形成防反射膜23，形成挡光金属56并层叠滤色层24之后，在滤色层24上形成片上透镜25。
[0194] 可由具有上述步骤的制造方法制造具有像素11G的固态成像器件1。
[0195] 接着，图45图示了作为图23的像素11G的变形例(第九实施例)的像素11H的构造示例的剖面图。此外，在图45的像素11H中，与图23的像素11G相同的构造使用相同的附图标记，且不再详细说明这些构造。
[0196] 像素11H的构造与图23的像素11G的构造的不同点在于，使用形成在P型外延层21中的N型区域301和形成在布线层131中的接触区域302，以便增加来自充当FD部的N型区域201的电荷。即，N型区域301形成为在P型外延层21的深度方向上延伸，以通过穿透P型外延层21连接到N型区域201，且接触区域302形成为连接N型区域301与布线132-6。
[0197] 与图23中的像素11G类似，以此方式构造的像素11H能够提高光电二极管33的饱和信号量和灵敏度特性。
[0198] 接着，将参考图46至49示例说明具有像素11H的固态成像器件1的制造方法。
[0199] 例如，在像素11H的制造步骤中，以与像素11G相同的方式执行上述的从第二十一步骤(图25)至第三十步骤(图36)的处理，且在执行第三十步骤中的活化退火之前执行下面的处理。
[0200] 如图46所示，在第四十一步骤中，通过在多个阶段中将n型杂质注入至P型外延层21将N型区域301形成为直到P型外延层21的表面，以使N型区域301连接到N型区域201并在P型外延层21的深度方向上延伸。
[0201] 如图47所示，在第四十二步骤中，形成用于构成布线层131的层间膜131-1。
[0202] 如图48所示，在第四十三步骤中，以与上述第三十二步骤相同的方式形成开口部，且以与上述第三十五步骤相同的方式形成接触部133-3、接触部133-4和接触区域302。此时，用于形成接触区域302的开口部形成为使得P型外延层21没有被挖除，所以可将接触区域302的侧面形成为不与P型外延层21接触，且在开口部上形成绝缘膜的步骤变得不必要。
[0203] 如图49所示，在第四十四步骤中，以与第三十六步骤相同的方式形成由多层布线层构成的布线层131。随后，执行防反射膜23、挡光金属56、滤色层24和片上透镜25的形成步骤。
[0204] 可由具有上述步骤的制造方法制造具有像素11H的固态成像器件1。
[0205] 接着，图50示出了像素11的第十实施例的构造示例的剖面图。
[0206] 例如，如图50所示，像素11J的构造与图4的像素11的构造的共同点在于，光电二极管33形成在硅基板22中，且像素晶体管32形成在P型外延层21中。然而，像素11J的构造与图4的像素11的构造的不同点在于，在P型外延层21中形成光电二极管302和表面钉扎层301。
[0207] 即，在像素11J中，在光电二极管33形成在硅基板22中且P型外延层21形成在硅基板22上之后在P型外延层21中形成用于执行光电转换的光电二极管302。此外，光电二极管302形成为经由沟道区域54与传输晶体管31的栅极电极41相邻，且与光电二极管33的电荷类似，由光电二极管302生成的电荷经由传输晶体管31传输。
[0208] 以此方式，在像素11J中，通过在P型外延层21上设置除硅基板22的光电二极管33之外的光电二极管302，可以通过光电二极管33和光电二极管302来执行光电转换并累积电荷。以此方式，可以整体上增加像素11J的饱和电荷量，并提高灵敏度特性。
[0209] 接着，在图51中示出了作为图50中的像素11J的构造示例(第十一实施例)的像素11K的构造示例的剖面图。
[0210] 例如，相比于图50中的像素11J在P型外延层21上形成一个光电二极管302，在像素11K中，多个光电二极管302形成为在P型外延层21的深度方向(图中的垂直方向)上层叠。
即，如图51所示，在像素11K中，在P型外延层21上设置有层叠N层的光电二极管302-1至302-N和表面钉扎层301-1至301-N。
即，如图51所示，在像素11K中，在P型外延层21上设置有层叠N层的光电二极管302-1至302-N和表面钉扎层301-1至301-N。
[0211] 以此方式，例如，像素11K能够增加光电二极管电容值(高电压界面)而使其超过像素11J中的光电二极管电容值，且能够通过将光电二极管302-1至302-N改变成多级来实现饱和电荷量的增加。
[0212] 接着，在图52中示出了作为图51中的像素11L的变形例(第十二实施例)的像素11K的构造示例的剖面图。
[0213] 例如，相比于在图51中的像素11K(其中，具有大体上相同面积的多个光电二极管302通过层叠而形成在P型外延层21上)，如图52所示，在像素11L中，多层的光电二极管302中的一部分光电二极管形成为在P型外延层21上具有不同面积。换句话说，对于像素11L，布置在硅基板22和P型外延层21附近的第N层的光电二极管302-N'和表面钉扎层301-N'的面积形成为宽于其它光电二极管302和表面钉扎层301的面积。
[0214] 即，在像素11L中，多层的光电二极管302之中的布置在P型外延层21的表面附近的部分光电二极管302的面积形成为宽于其它光电二极管302的面积。此时，在不侵占P型外延层21中的形成有像素晶体管32的区域的范围内，较宽的形成的光电二极管302的面积被设定为像素11L的形成区域中的最大面积。此外，在图52的示例中，一层光电二极管302-N'较宽地形成。然而，本发明不限于一层。即，可以将P型外延层21的表面附近的预定数量层的光电二极管302的面积形成为宽于其它光电二极管302的面积。以此方式，可以减小P型外延层21中的无效区域，并可以进一步实现饱和电荷量的增加。
[0215] 此外，在本实施例中，采用了如下构造的固态成像器件1：相对于N型硅基板22，形成P型外延层21。然而，也可以采用相反的构造，即相对于P型硅基板，形成N型外延层。
[0216] 另外，可以例如将上述固态成像器件1应用至诸如数码相机或数码摄像机的图像采集系统、包括图像采集功能的移动电话和其它包括图像采集功能的装置之类的各种电子装置。
[0217] 图53是示出了安装在电子装置中的成像器件的构造示例的框图。
[0218] 如图53所示，成像装置501被构造成包括光学系统502、成像元件503、信号处理电路504、监控器505和存储器506，并能够采集静态图像和移动图像。
[0219] 光学系统502被构造成具有一个或多个透镜，且将来自物体的图像光(入射光)引导至成像元件503，从而在成像元件503的光接收面(传感器部)上形成图像。
[0220] 成像元件503被应用于具有每个上述构造示例的像素11的固态成像器件1。在成像元件503中，经由光学系统502根据形成在光接收面上的图像来在预定时段内累积电子。然后，将根据累积在成像元件503中的电子的信号提供至信号处理电路504。
[0221] 信号处理电路504对从成像元件503输出的像素信号执行各种信号处理。通过信号处理电路504执行信号处理而获得的图像(图像数据)被提供至监控器505而进行显示或被提供至储器506而进行存储(记录)。
[0222] 在以此方式构造的图像采集装置501中，可以提高饱和电荷量和灵敏度特性并可以通过应用具有上述各种构造示例的像素11的固态成像器件1的构造来获得具有更好的图像质量的图像。
[0223] 此外，本发明还可采用下列构造。
[0224] (1)一种固态成像器件，其包括：光电二极管，其针对每个像素设置并通过执行光电转换来生成与接收的光量一致的电荷；传输晶体管，其传输由所述光电二极管生成的所述电荷；像素晶体管，其包括用于驱动所述像素所需的预定数量的晶体管但不包括所述传输晶体管；光电二极管区域，在所述光电二极管区域中形成有所述光电二极管；以及晶体管区域，其形成为在深度方向上与所述光电二极管区域分离，且在所述晶体管区域中形成有所述像素晶体管，在所述光电二极管区域中形成所述光电二极管之后，所述晶体管区域形成为与所述光电二极管区域层叠。
[0225] (2)如(1)所述的固态成像器件，其中，所述晶体管区域是通过对作为所述光电二极管区域的硅基板的表面执行外延生长而形成的外延层，且所述像素晶体管形成在所述外延层的表面中。
[0226] (3)如(1)或(2)中任一项所述的固态成像器件，其中，所述传输晶体管被构造成具有栅极电极，所述栅极电极被嵌入以从所述晶体管区域的所述正表面侧穿透至所述光电二极管。
[0227] (4)如(1)至(3)中任一项所述的固态成像器件，其中，所述传输晶体管形成在挖除部的底面上，所述挖除部是通过从所述晶体管区域的所述正侧面挖除所述晶体管区域直到暴露出所述光电二极管区域而形成的。
[0228] (5)如(1)至(4)中任一项所述的固态成像器件，其还包括扩散层，所述扩散层形成为直到所述晶体管区域附近并与所述光电二极管区域的所述光电二极管接触；其中，所述传输晶体管形成在所述晶体管区域的表面中，以经由所述扩散层传输由所述光电二极管生成的电荷。
[0229] (6)如(1)至(5)中任一项所述的固态成像器件，其还包括元件分离部，所述元件分离部用于在所述晶体管区域中使所述像素与相邻的像素分离。
[0230] (7)如(1)至(6)中任一项所述的固态成像器件，其还包括第一元件分离部和第二元件分离部，所述第一元件分离部使所述晶体管区域中的所述像素与相邻像素分离，所述第二元件分离部使所述晶体管区域中的所述像素与相邻像素分离并具有与所述第一元件分离部连接的结构。
[0231] (8)如(1)至(7)中任一项所述的固态成像器件，其还包括具有高杂质浓度杂质区，所述高杂质浓度杂质区布置在所述光电二极管区域与所述晶体管区域之间，并且是通过执行外延生长形成的。
[0232] (9)如(1)至(8)中任一项所述的固态成像器件，其还包括用于使所述光电二极管与所述晶体管区域中的所述像素晶体管分离的杂质区。
[0233] (10)如(1)至(9)中任一项所述的固态成像器件，其中，在所述光电二极管区域中形成用于传输由所述光电二极管生成的电荷的浮动扩散部，且所述传输晶体管包括被嵌入到所述晶体管区域中的栅极电极。
[0234] (11)如(1)至(10)中任一项所述的固态成像器件，其还包括由被嵌入到晶体管区域中的导体形成的接触部，所述接触部通过穿透所述晶体管区域而连接到所述浮动扩散部。
[0235] (12)如(1)至(11)中任一项所述的固态成像器件，其还包括杂质区，所述杂质区形成为通过穿透所述晶体管区域而连接到所述浮动扩散部并在所述晶体管区域的深度方向上延伸。
[0236] (13)如(1)至(12)中任一项所述的固态成像器件，其中，在所述晶体管区域中形成通过执行光电转换生成与接收的光量相一致的电荷的第二光电二极管。
[0237] (14)如(1)至(13)中任一项所述的固态成像器件，其中，多个第二光电二极管形成为在所述晶体管区域的深度方向上层叠。
[0238] (15)如(1)至(14)中任一项所述的固态成像器件，其中，在所述多个第二光电二极管之中，布置在所述晶体管区域与所述光电二极管区域的界面附近的部分所述第二光电二极管形成为具有比其它第二光电二极管的面积更大的面积。
[0239] [1]一种固态成像器件，其包括：硅基板；至少第一光电二极管，所述第一光电二极管形成在所述硅基板中；外延层，所述外延层的第一表面与所述硅基板的表面相邻；传输晶体管，所述传输晶体管的栅极电极从所述至少第一光电二极管延伸至所述外延层的与所述第一表面相对的第二表面。
[0240] [2]如[1]所述的固态成像器件，其还包括：浮动扩散部，所述浮动扩散部形成在所述外延层中并电接触所述传输晶体管的所述栅极电极。
[0241] [3]如[1]或[2]所述的固态成像器件，其还包括：多个像素晶体管，所述多个像素晶体管形成在所述外延层中。
[0242] [4]如[3]所述的固态成像器件，其中，所述多个像素晶体管与所述硅基板的形成有所述至少第一光电二极管的至少一部分重叠。
[0243] [5]如[1]至[4]中任一项所述的固态成像器件，其还包括：第二光电二极管，所述第二光电二极管形成在所述外延层中。
[0244] [6]如[5]所述的固态成像器件，其中，所述第二光电二极管电接触所述传输晶体管的所述栅极电极。
[0245] [7]如[1]至[6]中任一项所述的固态成像器件，其还包括：形成在所述外延层中的多个光电二极管。
[0246] [8]如[7]中所述的固态成像器件，其中，所述第一光电二极管和形成在所述外延层中的所述光电二极管电接触所述传输晶体管的所述栅极电极。
[0247] [9]如[8]所述的固态成像器件，其还包括：多个钉扎层，形成在所述外延层中的所述多个光电二极管通过所述多个钉扎层层叠在深度方向上。
[0248] [10]如[9]所述的固态成像器件，其中，在与所述外延层的所述第一表面平行的平面上，形成在所述外延层中的所述多个外延层中的至少一者的面积不同于形成在所述外延层中的所述多个光电二极管中的其它光电二极管的至少一者的面积。
[0249] [11]如[10]所述的固态成像器件，其中，形成在所述外延层中的所述光电二极管与形成在所述硅基板中的所述光电二极管的至少一部分重叠。
[0250] [12]如[11]所述的固态成像器件，其还包括：浮动扩散部，所述浮动扩散部的至少一部分与所述第一光电二极管的至少一部分重叠。
[0251] [13]如[12]所述的固态成像器件，其还包括：多个像素晶体管，所述多个像素晶体管形成在所述外延层中并与所述第一光电二极管的至少一部分重叠。
[0252] [14]一种固态成像器件，其包括：多个像素，每个所述像素形成在半导体基板中，且所述多个像素关于中心点对称；外延层，其位于所述半导体基板上；浮动扩散部，所述浮动扩散部形成在所述外延层中；多个传输栅极电极，每个所述像素通过一个所述传输栅极电极电连接到所述浮动扩散部。
[0253] [15]如[14]所述的固态成像器件，其中，所述多个像素布置成关于所述浮动扩散部对称。
[0254] [16]如[15]所述的固态成像器件，其还包括：多个像素晶体管，所述像素晶体管形成在所述外延层中。
[0255] [17]如[15]或[16]所述的固态成像器件，其中，所述多个传输栅极电极布置成关于所述浮动扩散部对称。
[0256] [18]一种用于制造固态成像器件的方法，其包括：在硅基板中形成光电二极管；在所述硅基板上形成外延层；通过进行从所述外延层的表面至所述硅基板的挖除来形成挖除部，所述挖除部到达P型阱，所述P型阱环绕所述光电二极管的N型区域；通过在所述挖除部的内表面上形成栅极氧化膜来形成栅极电极。
[0257] [19]一种电子装置，其包括：光学系统；包括固态成像器件的成像元件，所述固态成像器件从所述光学系统接收光，所述固态成像器件包括：片上透镜；防反射膜；硅基板，所述防反射膜与所述硅基板的第一表面连接，且所述片上透镜通过至少所述防反射膜而与所述硅基板的所述第一表面分离；至少第一光电二极管，所述第一光电二极管形成在所述硅基板中；外延层，所述外延层的第一表面与所述硅基板的表面相邻；传输晶体管，所述传输晶体管的栅极电极从所述至少第一光电二极管延伸至所述外延层的与所述第一表面相对的第二表面；信号处理电路，所述信号处理电路从所述成像元件接收信号。
[0258] [20]一种电子装置，其包括：光学系统；包括固态成像器件的成像元件，所述固态成像器件从所述光学系统接收光，所述固态成像器件包括：多个像素，每个所述像素形成在半导体基板中，所述多个像素关于中心点对称；外延层，其位于所述半导体基板上；浮动扩散部，所述浮动扩散部形成在所述外延层中；多个传输栅极电极，每个所述像素通过一个所述传输栅极电极电连接到所述浮动扩散部；信号处理电路，所述信号处理电路从所述成像元件接收信号。
[0260] [附图标记列表]
[0261] 1 固态成像器件 2 像素晶体管区域
[0262] 3 光电二极管区域 11 像素
[0263] 12 共用像素 21 P型外延层
[0264] 22 硅基板 23 防反射膜
[0265] 24 滤色层 25 片上透镜
[0266] 31 传输晶体管 32 像素晶体管
[0267] 33 光电二极管 41 栅极电极
[0268] 42 N型区域 43 栅极电极
[0269] 44，45 N型区域
| 标题 | 发布/更新时间 | 阅读量 |
|---|---|---|
| 具有混合型异质结构的图像传感器 | 2020-05-12 | 68 |
| 一种半导体器件单元以及图像识别装置 | 2020-05-15 | 179 |
| 像素单元、图像传感器及其制造方法 | 2020-05-17 | 54 |
| 具有混合型异质结构的图像传感器 | 2020-05-11 | 153 |
| 一种半导体结构及其制造方法 | 2020-05-14 | 349 |
| 图像传感器、减少发光二极管闪烁的方法及成像系统 | 2020-05-15 | 526 |
| 带溢出能力的图像传感器像素 | 2020-05-15 | 619 |
| 与垂直晶体管组合的垂直溢流漏极 | 2020-05-11 | 609 |
| 一种背照式图像传感器 | 2020-05-18 | 327 |
| 藉由升壓光電二極體驅動之成像感測器 | 2020-05-17 | 150 |
高效检索全球专利专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台，是提供专利分析，专利查询，专利检索等数据服务功能的知识产权数据服务商。
我们的产品包含105个国家的1.26亿组数据，免费查、免费专利分析。
分析报告
专利汇分析报告产品可以对行业情报数据进行梳理分析，涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度，系统通过AI智能系统对图表进行解读，只需1分钟，一键生成行业专利分析报告。
钉扎光电二极管热门专利
QQ群二维码
意见反馈
意见反馈