[0002] 本申请案主张2012年5月21日申请的第13/476,784号美国
专利申请案及2011年12月12日申请的第61/569,734号美国临时专利申请案的权益，所述申请案特此全文以引用的方式并入本文中。
技术领域
[0003] 本
发明涉及固态图像传感器，且更明确地说，涉及前侧照明或背侧照明的具有小尺寸像素的图像传感器。小像素尺寸有助于降低图像传感器阵列的成本。然而，传感器性能不应随着像素尺寸减小而受到影响。
背景技术
[0004] 常规图像传感器通过将撞击
光子转换成集成(收集)在传感器像素内的
电子而检测光。在完成每一集成循环之后，经收集的电荷即刻转换为
电压信号，所述电压信号接着供应给与图像传感器相关联的相应输出
端子。通常，电荷到电压的转换直接在像素内执行，且产生的模拟像素电压信号通过各种像素寻址及扫描方案转移到输出端子。
模拟信号有时可在被芯片外转达之前在芯片上转换为等效数字。每一像素包含通常被称为
源极跟随器(SF)的缓冲
放大器，其用于驱动经由相应地址晶体管连接到像素的输出感测线。
[0005] 在完成电荷到电压的转换之后且在产生的信号从像素转移出来后，在随后的集成循环开始之前复位像素。在具有充当电荷检测
节点的浮动扩散(FD)起的像素内，此复位操作通过暂时接通复位晶体管而完成，所述复位晶体管将FD节点连接到固定的电压参考用于排放(或移除)在FD节点处剩余的任何电荷。
[0006] 然而，如在所属领域中众所周知，使用复位晶体管从
浮动扩散节点移除电荷会生成kTC复位噪声。为了达到希望的低噪声性能，必须使用相关双取样(CDS)
信号处理技术移除kTC噪声。利用CDS的图像传感器通常需要每一像素三个晶体管(3T)或四个晶体管(4T)。可在Lee(第5,625,210号美国专利，其作为参考并入本文中)中找到具有针扎型光电
二极管的4T像素
电路的实例。
[0007] 图1是常规图像传感器像素100的横截面侧视图的简化呈现。如图1中所示，常规图像传感器像素100包含经配置以收集光生载流子的
光电二极管107、电荷转移晶体管栅极108、N+掺杂浮动扩散区111、复位晶体管栅极109及源极跟随器晶体管栅极110。所述复位晶体管及所述源极跟随器晶体管共享偏置为固定的正
电源电压Vdd的N+漏极区112。所述源极跟随器晶体管具有N+源极区113，其经由金属通路115连接到列感测线Vout(即，给定列中的每一像素连接到的输出线)。
[0008] 注意，浮动扩散区111是经由连接件116连接到源极跟随器栅极110。此连接件将收集在浮动扩散区的信号供应到源极跟随器晶体管栅极。像素100可包含在区113与感测线Vout之间插入的地址晶体管，其对于图像传感器像素的给定列中的所有像素是公共的。为了简单起见，所述地址晶体管未在图1中展示。
[0009] 像素100在
外延衬底101中制造。如果传感器是背侧照明图像传感器，那么P+掺杂层102在传感器的背部表面上沉积。衬底101还可针对前侧照明图像传感器在实质上较厚的P+衬底(相对于层102)上沉积。外延层101由
氧化物层103
覆盖，所述氧化物层103为栅极108、109及110提供电气隔离。氧化物材料103通常延伸进入
浅沟槽隔离(STI)区114内且填满浅沟槽隔离(STI)区114。额外的氧化物层104在栅极之上沉积且为在像素
100之上形成的金属布线充当隔离。额外的氧化物隔离层及金属布线层通常在像素100的顶部之上沉积(未图示)。
[0010] 光电二极管107包含P+层105，其直接在层103下面形成且连接到接地。此P+掺杂层通过用空穴填充
硅到
二氧化硅界面状态而降低暗
电流。光生电子在N型掺杂区106内积累。当接通转移栅极108时，经积累的电荷被转移到N+浮动扩散区111。在接通电荷转移栅极108之前，浮动扩散区111需要由供应到复位晶体管的栅极109的脉冲调制信号复位。
[0011] 额外的底部P植入(BTP)层117从在STI区114下面形成的P+层105延伸到在复位晶体管栅极109及源极跟随器晶体管栅极110下方的区(见图1)。层117连接到接地且起到阻挡光生电子进入区111、112及113的作用。
[0012] 如从图1显而易见，大部分的有用像素面积由晶体管栅极108、109及110占用。使用这种布置使晶体管在衬底101的表面上并排形成可能是不利的。因此，可能希望提供具有降低的像素面积的图像传感器，其中较小部分的像素面积由晶体管占用，且较大部分的像素面积由光电二极管占用。
发明内容
[0013] 已描述各种
实施例，说明展示改进的存储阱容量及低
暗电流的小尺寸像素设计。所述像素可包括光电二极管(例如，针扎型光电二极管)，电荷转移晶体管(有时被称作电荷转移栅极)，复位晶体管(有时被称作复位栅极)及源极跟随器晶体管。小尺寸像素可包括垂直结型
场效应晶体管(JFET)，其充当源极跟随器。
[0014] 小尺寸像素可包含在电荷转移栅极的源极到漏极、复位栅极的源极到漏极及垂直JFET源极跟随器的栅极之间共享的浮动扩散区。使用多个垂直堆叠的N型掺杂区可形成浮动扩散区(作为一实例)。P+掺杂区可在堆叠区中的一者中形成以为垂直SF充当源极，然而，P型掺杂区域可在剩余的堆叠区中形成以充当用于垂直JFET源极跟随器的
沟道。底部P+植入层可在堆叠浮动扩散区下面形成以充当用于垂直JFET源极跟随器的漏极。
[0015] 垂直JFET源极跟随器的使用可提供降低的随机电报信号(RTS)噪声，所述噪声通常与小金属氧化物
半导体源极跟随器晶体管相关联。如果需要，不必使用额外的地址晶体管。经选择的像素可复位为降低的偏置电平以沿着可具有保持在较高偏置电平下的SF栅极的像素列与未经选择的像素区别开来。
附图说明
[0016] 图1是常规图像传感器像素的简化横截面侧视图。
[0017] 图2是根据本发明的实施例具有垂直结型栅极源极跟随器的说明性图像传感器像素的简化示意图。
[0018] 图3是根据本发明的实施例图2中展示的类型的说明性图像传感器像素的简化横截面侧视图。
[0019] 图4是根据本发明的实施例说明可如何操作图2中展示的类型的图像传感器像素的时序图的实例。
具体实施方式
[0020] 图2是展示用于图像传感器像素(例如像素200)的一个适合的电路布置的简化电路图。如图2中所示，像素200可包含针扎型光电二极管207、电荷转移晶体管208、复位晶体管209及源极跟随器晶体管300。从撞击光子生成的电荷可使用光电二极管207来收集。复位晶体管209可用于将与像素200相关联的浮动扩散节点302复位(例如，通过临时脉冲调制复位栅极
控制信号Rx)。复位操作后，经收集的电荷可经由电荷转移晶体管208的栅极转移到浮动扩散节点302(例如，通过临时脉冲调制电荷转移栅极控制信号Tx)。源极跟随器晶体管300可用于缓冲从呈现在浮动扩散节点上的经转移的电荷产生的信号，且用于驱动相应列输出线Vout。
[0021] 光电二极管207可具有耦合到接地电源端子312(例如，在上面提供接地电源信号Vss的电源线)的P型掺杂区，及经由电荷转移晶体管208耦合到浮动扩散节点302的N型掺杂区。复位晶体管209可具有耦合到可调整的电源端子310(例如，在上面提供可调整的电源电压Vddx的可调整的电源端子)的漏极区，及耦合到浮动扩散节点302的源极区。
[0022] 根据本发明的实施例，源极跟随器晶体管300可为结型场效应晶体管(JFET)，然而，晶体管208及209可为N沟道金属氧化物半导体(NMOS)晶体管。源极跟随器晶体管300可具有耦合到输出感测线Vout的源极、耦合到接地312的漏极及耦合到浮动扩散区302的栅极。如图2中所示，地址晶体管304(例如，使用地址信号Addr选择性地接通的晶体管)可任选地插入在晶体管300的源极与输出线Vout之间的输出路径中。
[0023] 图3展示图像传感器像素200的简化横截面侧视图。如图3中所示，像素200可在外延衬底201内形成。如果像素200将被用于背侧照明布置中，那么P+掺杂层202可沉积在衬底201的背侧上。如果像素200将被用于前侧照明配置中，那么外延衬底201可沉积在较厚P+硅载体(即，厚度实质上比层202的厚度大的硅载体)上。层202可通过用空穴填充硅界面状态且因此猝灭暗电流生成而起到降低暗电流的作用。针扎型光电二极管区207内的衬底201的前侧上的硅到二氧化硅界面还用P+掺杂层201作
内衬以帮助降低暗电流生成。层205可延伸进入衬底201内在浅沟隔离区250下方。
[0024] 针扎型光电二极管207可由P+掺杂区205及N掺杂206形成。撞击光子可生成电荷(例如，电子)，所述电荷临时存储在N型区206中。外延衬底201可由
电介质层(例如，二氧化硅层203)覆盖。层203可在像素200的栅极导体(例如，栅极导体208'及209')与衬底201之间形成。
[0025] N+区218可充当用于复位晶体管209的漏极。N+区218可经由导电通路219耦合到可调整的电源电压Vddx。电压偏置Vddx可用作像素200可复位到的参考电压电平。复位晶体管209具有经配置以经由在层间氧化物层204的顶部之上形成的相应控制路由路径接收信号Rx的栅极209'。相似地，电荷转移晶体管208具有经配置以经由在层204的顶部之上形成的相应控制路由路径接收信号Tx的栅极208'。
[0026] 为了简单起见，图2中未展示上面提供信号Tx、Vout、Rx及Vddx的控制路径的详细路由。还包含导电通路层及金属路由层的交替层的电介质堆叠可在层204之上的像素200顶部之上形成。
[0027] 如图3中所示，像素200可包含N型掺杂区210、212及213，其对于像素200共同地充当浮动扩散区302。以此方式形成的浮动扩散区302同时为电荷转移晶体管208充当源极-漏极，为复位晶体管209充当源极，且为源极跟随器晶体管300充当栅极(例如，晶体管300可具有经集成到浮动扩散区302内的栅极)。
[0028] 为SF晶体管300充当源极的P+掺杂区211可在区210内形成。为晶体管300充当沟道的P型掺杂区214及215可各自在区212及213内形成。具有p型沟道的晶体管300有时可被称为p沟道JFET。P+掺杂区217可在区214及215下面及附近处形成以为晶体管300充当漏极。区217可用作光
电阻挡层用于防止像素串扰，且有时可被称为底部P植入(BTP)层。BTP层217可与区205连续且可耦合到接地312(例如，参见图2)。
[0029] 当来自光电二极管207内的区206的电荷转移到浮动扩散302(即，区210、212及213)上时，可在浮动扩散节点302处发生电压改变。当恒定电流(或空穴)从区211流到区216时(如由箭头216所标示)，这种电压改变可导致JFET晶体管300的源极电压的改变。
[0030] 在图3的实例中，层212及213可起到为垂直延伸进入衬底201内的晶体管300界定沟道长度Lch的作用。在衬底201的表面内垂直形成的晶体管300有时可因此被称为垂直JFET。如果Lch太短，由于漏极引发的势垒降低(DIBL)效应，那么SF晶体管300可展现降低的增益。因此，可希望形成多个区(例如在P+区211与217之间的区212及213)以便Lch是大于预定的最小长度。举例来说，各自包含P型掺杂沟道区的至少三个N型区、至少四个N型区或至少五个N型区可在垂直JFET源极跟随器300的源极与漏极区之间形成。以此方式优化源极跟随器沟道长度不会引入任何不需要的像素面积开销。
[0031] 如结合图3描述的布置(其中像素200使用P型掺杂外延衬底及N型PD层206来收集光生电子)仅仅是说明性的且不起限制本发明的范围的作用。在一些情况下，建立积累空穴而不是电子的像素可能是有利的。因此，结合图2及3描述的相同的垂直JFET晶体管概念也可用于此类像素。衬底的掺杂类型，源极-漏极区的掺杂类型及载流子收集的类型不应理解为是本发明的限制性情况。
[0032] 举例来说，像素200内每一区的掺杂类型可交换以便像素200使用N型掺杂外延衬底及P型PD层206来收集光生空穴而不是电子。垂直源极跟随器晶体管300可为n沟道JFET，其中P+掺杂BTP层217由N+底部植入(BTN)层代替。浮动扩散区302可包含P型掺杂
植入物210、212及213，然而，区211变成N+掺杂区，而区214及215变成N型区。同样地，与复位晶体管209相关联的区218还可变成P+掺杂区。
[0033] 对于此类型的像素200的偏置方案也将倒转。举例来说，电荷转移栅极208及复位栅极209可由相应的脉冲调制栅极控制信号Tx及Rx接通为负电压电平。像素200可改为复位到可调整的负电源电平而不是Vddx。
[0034] 如之前结合图2所论述的，不必形成用于寻址像素200的额外的晶体管(例如，不必使用将晶体管300的源极端子连接到列感测线Vout的地址晶体管)。举例来说，为了像素寻址目的，可调制施加到区218的像素复位偏置电平。图4展示用于像素200的一个适合的寻址方案。在集成期间，Vddx及Rx保持为高以从过度曝光的光电二极管排放任何存在的溢出电荷。这种排放溢出电荷的技术有时被称为晕染(blooming)控制。在读出操作开始时(在时间t1处)，将未经选择的线上的复位信号Rx驱动为低，借此在整个电流读出操作期间保持与未经选择的像素相关联的浮动扩散节点处于标称正电源电压Vdd1。这样做有效确保与未经选择的像素相关联的p沟道JFET是断开的。
[0035] 在时间t2，Vddx可从Vdd1下降到降低的正电源电压电平Vdd2。偏置电平Vdd1可等于3.3V，然而，Vdd2可等于2V(作为一实例)。这样做将引起经寻址的浮动扩散区的复位电平降低，这接通经选择的像素内的p沟道JFET。在时间t3，将与经选择的线相关联的信号Rx驱动为低。当所有的复位线被去活时，所有的浮动扩散区现在正在浮动。
[0036] 在时间t4，对源极跟随器输出进行取样以获得参考取样电平，所述参考取样电平存储在CDS参考存储节点中。在时间t5，将与经选择的像素相关联的转移信号Tx脉冲调制为高以将光生电荷转移进入浮动扩散区内。在时间t6，对源极跟随器输出进行取样以获得信号取样电平。CDS可接着从经存储的参考取样电平减去信号取样电平以获得相应的
输出信号电平。随后，Vddx及Rx可驱动为高以便来自光电二极管的溢出电荷可再一次排放到Vdd1，为另一集成或读出循环做准备。
[0037] 因此已描述用于背侧照明或用于前侧照明图像传感器阵列的新颖像素的优选实施例，其具有小像素尺寸、高阱容量、低暗电流及充当源极跟随器的垂直JFET晶体管(其希望是说明性的而非限制性的)，注意到，所属领域的技术人员可在不脱离本发明的范围及精神的情况下作出本发明的原理及各种
修改。
[0038] 根据一实施例，可提供一种图像传感器像素，其包含：光敏元件；浮动扩散区；耦合在所述光敏元件与所述浮动扩散区之间的电荷转移晶体管；及经由所述电荷转移晶体管耦合到所述光敏元件的垂直结型场效应晶体管(JFET)源极跟随器，其中所述垂直结型场效应晶体管源极跟随器具有栅极，所述栅极经集成到所述浮动扩散区内。
[0039] 根据另一实施例，光敏元件包含经配置以收集及存储光生电子的针扎型光电二极管。
[0040] 根据另一实施例，电荷转移晶体管包含n沟道金属氧化物半导体(NMOS)晶体管。
[0041] 根据另一实施例，图像传感器像素进一步包含n沟道金属氧化物半导体复位晶体管。
[0042] 根据另一实施例，垂直结型场效应晶体管源极跟随器包含p沟道结型场效应晶体管。
[0043] 根据另一实施例，图像传感器像素进一步包含半导体衬底，在所述半导体衬底内形成图像传感器像素，其中浮动扩散区包含在所述半导体衬底内相应的深度处形成的至少两个N型掺杂区。
[0044] 根据另一实施例，垂直结型场效应晶体管源极跟随器进一步包含沟道，所述沟道由在与浮动扩散区相关联的至少两个N型掺杂区内分别植入的至少两个P型掺杂区形成。
[0045] 根据另一实施例，垂直结型场效应晶体管源极跟随器进一步包含漏极，所述漏极由在与浮动扩散区相关联的至少两个N型掺杂区下方植入的P+掺杂层形成，且所述P+掺杂层耦合到接地电源端子。
[0046] 根据另一实施例，光敏元件包含经配置以收集及存储光生空穴的针扎型光电二极管。
[0047] 根据另一实施例，电荷转移晶体管包含p沟道金属氧化物半导体(PMOS)晶体管。
[0048] 根据另一实施例，图像传感器像素进一步包含p沟道金属氧化物半导体复位晶体管。
[0049] 根据另一实施例，垂直结型场效应晶体管源极跟随器包含n沟道结型场效应晶体管。
[0050] 根据另一实施例，图像传感器像素进一步包含半导体衬底，在所述半导体衬底内形成图像传感器像素，其中浮动扩散区包含在所述半导体衬底内相应的深度处形成的至少两个P型掺杂区。
[0051] 根据另一实施例，垂直结型场效应晶体管源极跟随器进一步包含沟道，所述沟道由在与浮动扩散区相关联的至少两个P型掺杂区内分别植入的至少两个N型掺杂区形成。
[0052] 根据另一实施例，垂直结型场效应晶体管源极跟随器进一步包含漏极，所述漏极由在与浮动扩散区相关联的至少两个P型掺杂区下方植入的N+掺杂层形成，且所述N+掺杂层耦合到正电源端子。
[0053] 根据一实施例，可提供一种图像传感器，其包含图像传感器像素阵列，其中在所述图像传感器像素阵列中的每一图像传感器像素包含：光敏元件；耦合到所述光敏元件的电荷转移晶体管；及经由所述电荷转移晶体管耦合到所述光敏元件的垂直结型场效应晶体管(JFET)源极跟随器。
[0054] 根据另一实施例，其中在图像传感器像素阵列中的每一图像传感器像素进一步包含浮动扩散区，其中电荷转移晶体管耦合在浮动扩散区与光敏元件之间，且其中垂直结型场效应晶体管源极跟随器具有栅极，所述栅极集成到浮动扩散区内。
[0055] 根据另一实施例，其中在图像传感器像素阵列内的每一图像传感器像素进一步包含耦合在可调整电源端子与浮动扩散区之间的复位晶体管，其中所述复位晶体管及电荷转移晶体管包含n沟道金属氧化物半导体(NMOS)晶体管。
[0056] 根据一实施例，可提供一种用于操作图像传感器像素的方法，所述方法包含：用光敏元件收集光生电荷；用电荷转移晶体管将所收集的电荷转移到浮动扩散区；及用垂直结型场效应晶体管(JFET)源极跟随器将浮动扩散区处的所收集电荷转换为相应的电压信号。
[0057] 根据另一实施例，所述方法进一步包含用复位晶体管将浮动扩散节点复位到降低的电压电平，用于选择性地寻址图像传感器像素以供读出。
[0058] 根据另一实施例，电荷转移晶体管及复位晶体管包含金属氧化物半导体场效应晶体管(MOSFET)。
[0059] 以上仅仅说明本发明的原理，所述原理可在其它实施例中实践。以上实施例可单独实施或以任意组合来实施。
