制作高紫外－阈值电压电可擦除可编程只读存储器的方法
专利汇可以提供制作高紫外－阈值电压电可擦除可编程只读存储器的方法专利检索，专利查询，专利分析的服务。并且制作高紫外- 阈值 电压 电可擦除可编程只读 存储器 的方法，包含，形成隧穿 氧 化层于一衬底上以及形成第一多晶 硅 层于上述隧穿氧化层之上，其中第一 多晶硅 层的制作包含采用 离子注入 法将 硼 离子注入而成；之后蚀刻第一多晶硅层形成浮置栅结构以及形成漏极与源极区域于浮置栅结构侧的衬底中，随之形成一绝缘层于浮置栅极之上作为栅极间 电介质 层，栅极间电介质层的材质包含ONO或NO；在高阈值电压区域制作高阈值电压氧化层，形成第二多晶硅层同时作为低阈值电压组件的控制栅极以及高阈值电压HV组件的栅极；利用 光刻 程序制作该低阈值电压LV组件控制栅极以及HV组件的栅极图案以及利用斜 角 注入离子进入HV组件区域以制作轻微掺杂漏极区域LDD。，下面是制作高紫外－阈值电压电可擦除可编程只读存储器的方法专利的具体信息内容。
1.一种制作高紫外-阈值电压电可擦除可编程只读存储器的方法，其 特征包含：
形成隧穿氧化层于一衬底上；
形成第一多晶硅层于上述隧穿氧化层之上，所述多晶硅层为硼掺杂多 晶硅；
蚀刻该第一多晶硅层形成浮置栅结构；
形成漏极与源极区域于该浮置栅结构侧的衬底中；
形成一绝缘层于该浮置栅极之上，作为栅极间电介质层；
于高临界电位区域制作高临界电位氧化层；
形成第二多晶硅层同时作为电可擦除可编程只读存储器组件的控制 栅极，选择栅极以及外围组件的栅极；
利用光刻程序制作该电可擦除可编程只读存储器组件的控制栅极，选 择栅极以及外围组件栅极图案；
利用斜角注入离子进入该高临界电位组件区域以制作轻微掺杂漏极 区域。
2.如权利要求1所述的制作高紫外-阈值电压电可擦除可编程只读存 储器的方法，其特征是，所述的隧穿氧化层在摄氏温度700至1100度以下， 于氧环境中以热氧化法形成。
3.如权利要求1所述的制作高紫外-阈值电压电可擦除可编程只读存 储器的方法，其特征是，所述的硼掺杂多晶硅层的制作包含采用离子注入 法将硼离子注入而成。
4.如权利要求3所述的制作高紫外-阈值电压电可擦除可编程只读存 储器的方法，其特征是，所述的硼离子注入的能量与注入剂量分别为5至 50KeV及1E14至5E15原子/平方公分。
5.如权利要求1所述的制作高紫外-阈值电压电可擦除可编程只读存 储器的方法，其特征是，所述的栅极间电介质层的材质包含ONO。
6.如权利要求1所述的制作高紫外-阈值电压电可擦除可编程只读存 储器的方法，其特征是，所述的栅极间电介质层的材质包含NO。
7.如权利要求1所述的制作高紫外-阈值电压电可擦除可编程只读存 储器的方法，其特征是，所述的制作轻微掺杂漏极区域的离子注入的能量 为20至200KeV。
8.如权利要求1所述的制作高紫外-阈值电压电可擦除可编程只读存 储器的方法，其特征是，所述的制作轻微掺杂漏极区域的离子注入的注入 剂量为1E12至1E15原子/平方公分。
9.如权利要求1所述的制作高紫外-阈值电压电可擦除可编程只读存 储器的方法，其特征是，所述的制作轻微掺杂漏极区域的注入角度为0-60 度。
10.如权利要求1所述的制作高紫外-阈值电压电可擦除可编程只读存 储器的方法，其特征是，完成上述制作轻微掺杂漏极区域之后，更包含：
覆盖一绝缘层以作为绝缘用途：
制作金属栓塞于该绝缘层之中。
11.一种制作高紫外-阈值电压电可擦除可编程只读存储器的方法， 其特征包含：
形成隧穿氧化层于一衬底上；
形成第一多晶硅层于上述隧穿氧化层之上，其中上述第一多晶硅 层的制作包含采用离子注入法将硼离子注入而成；
蚀刻该第一多晶硅层形成浮置栅结构；
形成漏极与源极区域于该浮置栅结构侧的衬底中；
形成一绝缘层于该浮置栅极之上，作为栅极间电介质层，其中上述栅 极间电介质层的材质包含ONO或NO：
于高临界电位区域制作高临界电位氧化层：
形成第二多晶硅层同时作为电可擦除可编程只读存储器组件的控制 栅极，选择栅极以及外围组件的栅极；
利用光刻程序制作该电可擦除可编程只读存储器组件的控制栅极，选 择栅极以及外围组件的栅极图案；以及
利用斜角注入离子进入该高临界电位组件区域以制作轻微掺杂漏极 区域。
12.如权利要求11所述的制作高紫外-阈值电压电可擦除可编程只读 存储器的方法，其特征是，所述的隧穿氧化层在摄氏温度700至1100度 以下于氧环境中以热氧化法形成。
13.如权利要求11所述的制作高紫外-阈值电压电可擦除可编程只读 存储器的方法，其特征是，所述的硼离子注入的能量与注入剂量分别为5 至50KeV及1E14至5E15原子/平方公分。
14.如权利要求11所述的制作高紫外-阈值电压电可擦除可编程只读 存储器的方法，其特征是，所述的制作轻微掺杂漏极区域的离子注入的能 量为20至200KeV。
15.如权利要求11所述的制作高紫外-阈值电压电可擦除可编程只读 存储器的方法，其特征是，所述的制作轻微掺杂漏极区域的离子注入的注 入剂量为1E12至1E15原子/平方公分。
16.如权利要求11所述的制作高紫外-阈值电压电可擦除可编程只读 存储器的方法，其特征是，所述的制作轻微掺杂漏极区域的注入角度为 0-60度。
技术领域
本发明涉及一种半导体组件，特别是一种制作高紫外(Ultra Violet， UV)-阈值电压(Threshold Voltage，VT)电可擦除可编程只读存储器 (EEPROM)的方法。
背景技术
目前的低电压快闪储存器通常在3到5伏特的操作电压下对悬浮栅 极进行充电或放电动作。对于现今电可擦除只读存储器EEPROM制程中， 为达到低编程阈值电压(low programming VT)以得到高读取电流，UV-VT 不可以太高。通常，在高紫外(UltraViolet，UV)-阈值电压(Threshold Voltage，VT)下此储存单元为低阈值电压单元。
发明内容
本发明提供一种制作高紫外-阈值电压电可擦除可编程只读存储器的 方法，其特征包含形成隧穿氧化层于一衬底上；形成第一多晶硅层于上述 隧穿氧化层之上，其中上述第一多晶硅层的制作包含采用离子注入法将硼 B(boron)离子注入而成，其中上述离子注入的能量与注入剂量分别为约5 至50KeV及1E14至5E15原子/平方公分；蚀刻第一多晶硅层形成浮置 栅结构。形成漏极与源极区域于浮置栅结构侧的衬底中，形成一绝缘层于 浮置栅极(floating gate)之上作为栅极间电介质层，其中上述栅极间电介质 层的材质包含ONO或NO；于高阈值电压(HV)区域制作高临界电位氧化层 (HVOX)，形成第二多晶硅层同时作为低阈值电压(LOW Voltage，LV)组件 的控制栅极(control gate)以及HV组件的栅极；利用光刻程序制作该LV组 件控制栅极以及HV组件的栅极图案以及利用斜角注入离子进入HV组件 区域以制作轻微掺杂漏极区域(lightIv doped drain region；LDD)。其中上 述制作轻微掺杂漏极区域的离子注入的能量为约20至200KeV。注入剂量 为约1E12至1E15原子/平方公分。其中上述制作轻微掺杂漏极区域的注 入角度约为0-60度。
附图说明
本发明的较佳实施例将于往后的说明文字中辅以下列图形做更详细 的阐述：
图1为本发明的形成浮置栅极的示意图。
图2为本发明形成栅极间电介质层的示意图。
图3为本发明形成HV组件LDD的示意图。
图4为本发明形成绝缘层以及导电栓塞的示意图。
具体实施方式
首先参阅图1，提供一半导体衬底(substrate)2，在较佳实施例中，衬 底2为结晶面向<100>或<111>的单晶硅(single crystal silicon)。其它的半导 体材质亦可以使用。一般在衬底2上的各组件间均会形成数个隔离区(未图 标)，此隔离区的形成可以采场氧化隔离法或渠沟隔离法。接着于衬底2 上形成由氧化硅所构成的隧穿氧化层(tuning oxide)4，此隧穿氧化层4一般 可以在摄氏温度约700至1100度以下于氧环境中以热氧化法长成。此外， 也可以采用其它方法形成此隧穿氧化层4。在本实施例中，隧穿氧化层4 的厚度约为60-150埃。然后，掺杂的多晶硅层6沉积于隧穿氧化层4上。 此多晶硅层6的制作可以采用以离子注入法将硼B(boron)离子注入而成。 此离子注入的能量与注入剂量分别为约5至50KeV及1E14至5E15原子 /平方公分。硼B离子注入及随后炉管回火或快速升温退火(RTA anneal) 后，印刷定义浮置栅极(Floating Gate)，然后通过蚀刻制程制作浮置栅极 (Floating Gate)，如图1所示。(After B implant and the following furnace or RTA anneal，a Litho step is used to define the Floating-Gate，then followed by a etching process to pattern the Floating Gate.)
如图1所示，随后以栅极以及光阻10作为掩模进行离子注入(ion implantation)以形成漏极与源极区域8。之后去除光阻10；随后，形成一绝 缘层12于浮置栅极(floating gate)之上，作为栅极间电介质层，材质可以采 用ONO或是NO。之后，以光刻制程(LITHOGRAPHY)定义其图案，参阅 图2；接着于高阈值电压(High Voltage，HV)区域制作高阈值电压氧化层 (HVOX)14。
接续步骤为制作第二多晶硅层16同时作为电可擦除可编程只读存储 器光电组件(EEPROM Cell)的控制栅极(control gate)以及电可擦除可编程 只读存储器光电组件高阈值电压(EEPROM Cell HV)选择栅极(select-gate) 和外围(periphery)组件的栅极。随后利用光刻程序制作出控制栅极以及HV 组件的栅极图案，如图3所示。之后，利用斜角注入离子进入HV组件区 域以制作轻微掺杂漏极区域(lightly doped drain region；LDD)18。此离子 注入的能量与注入剂量分别为约20至200KeV及1E12至1E15原子/平 方公分。此注入角度约为0-60度。最后，在两组件区域覆盖一绝缘层20 以作为绝缘用途，并以已知技术制作金属栓塞(conductive plug)22于绝缘 层20之中，如图4所示。
| 标题 | 发布/更新时间 | 阅读量 |
|---|---|---|
| 叠置集成电路器件的晶体管的技术和构造 | 2020-06-30 | 0 |
| 用于形成用于应变硅MOS晶体管的第二隔片的方法和结构 | 2023-12-28 | 0 |
| 用于形成取代金属栅极的方法及相关装置 | 2020-06-08 | 1 |
| 非易失性存储器单元及其控制方法 | 2022-08-20 | 1 |
| SEMICONDUCTOR DEVICE HAVING VERTICAL GATES AND FABRICATION THEREOF | 2021-02-11 | 0 |
| Power MOSFET with recessed field plate | 2023-01-15 | 0 |
| Composite dummy Gate With conformal Polysilicon layer For FinFet Device | 2020-08-15 | 2 |
| Semiconductor structure and manufacturing method thereof | 2020-10-02 | 2 |
| ANALOG FLOATING-GATE CAPACITOR WITH IMPROVED DATA RETENTION IN A SILICIDED INTEGRATED CIRCUIT | 2020-12-13 | 1 |
| Method for adjusting the height of a gate electrode in a semiconductor device | 2021-05-30 | 1 |
高效检索全球专利专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台，是提供专利分析，专利查询，专利检索等数据服务功能的知识产权数据服务商。
我们的产品包含105个国家的1.26亿组数据，免费查、免费专利分析。
专利汇分析报告产品可以对行业情报数据进行梳理分析，涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度，系统通过AI智能系统对图表进行解读，只需1分钟，一键生成行业专利分析报告。
