技术领域
[0001] 本
发明涉及
发光二极管的技术领域，特别提供一种氮化物系发光二极管。
背景技术
[0002] 近年来盛行氮化物发光二极管元件等的氮化物系发光元件的开发，所述氮化物发光二极管具备由氮化物系
半导体构成的氮化物系半导体元件层。特别是最近为了将氮化物系发光二极管元件作为照明器具的
光源使用，则促进提高元件的光输出特性以及增大附加
电流的开发。
[0003] 然而，在LED的实际应用中，面临着随电流注入变大引起的效率下降(Efficiency-Droop)和器件的可靠性变差问题。
发明内容
[0004] 本发明为解决上述问题，提供了一种氮化物系发光二极管。
[0005] 为实现上述目的，本发明采用的技术方案为：
[0006] 一种氮化物系发光二极管，包括一衬底，在所述衬底上依次设置有非掺层u-GaN、n型导电层n-GaN、有源区和限制层P-AlGaN，在所述限制层P-AlGaN上设置有V型坑蚀刻层，在所述V型坑蚀刻层上设置有V型坑成核层，在所述V型坑成核层上设置有V型坑三维快速层，在所述V型坑三维快速层上设置有V型坑二维快速层，在所述V型坑二维快速层上依次设置有P型导电层、P型
接触层和ITO导电层。
[0007] 优选的，所述V型坑蚀刻层的构成材料包含GaN；V型坑蚀刻层的厚度为1-2nm。
[0008] 优选的，所述V型坑成核层的构成材料包含GaN、AlGaN、AlGaInN三五族化合物；V型坑成核层的厚度为5-10nm。
[0009] 优选的，所述V型坑三维快速层的构成材料包含GaN三五族化合物；V型坑三维快速层的厚度为10-40nm。
[0010] 优选的，所述V型坑二维快速层的构成材料包含GaN三五族化合物；V型坑二维快速层的厚度为50-100nm。
[0011] 优选的，所述V型坑成核层和V型坑三维快速层均为非掺杂三五族材料构成；V型坑二维快速层为P型掺杂三五族材料构成。
[0012] 优选的，还包括一n
电极，所述n电极制作在通过蚀刻工艺暴露出的部分n型导电层n-GaN之上。
[0013] 优选的，还包括一电极隔离层，所述电极隔离层制作在所述n电极和所述有源区、限制层P-AlGaN、V型坑蚀刻层、V型坑成核层、V型坑三维快速层、V型坑二维快速层、P型导电层、P型接触层以及ITO导电层之间。
[0014] 优选的，还包括一p电极，所述p电极制作在所述ITO导电层之上。
[0015] 本发明增加P型区域空穴注入有源区的数量，提高内
量子效率，减少V型坑形成漏电通道，提高发光二极管的可靠性，有效提高蓝绿光芯片的
内量子效率。
附图说明
[0016] 此处所说明的附图用来提供对本发明的进一步理解，构成本发明的一部分，本发明的示意性
实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
[0017] 图1为本发明结构示意图；
[0018] 图2为本发明各个步骤中反应室压
力示意图；
[0019] 图3为本发明各个步骤中反应室
温度示意图；
[0020] 图4为本发明各个步骤中生长速率示意图；
[0021] 图5为本发明各个步骤中大盘转速示意图。
具体实施方式
[0022] 为了使本发明所要解决的技术问题、技术方案及有益效果更加清楚、明白，以下结合附图和实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。
[0023] 如图1所示，本发明提供一种氮化物系发光二极管，包括一衬底；在所述衬底上依次设置有非掺层u-GaN、n型导电层n-GaN、有源区和限制层P-AlGaN，在所述限制层P-AlGaN上设置有V型坑蚀刻层，在所述V型坑蚀刻层上设置有V型坑成核层，在所述V型坑成核层上设置有V型坑三维快速层，在所述V型坑三维快速层上设置有V型坑二维快速层，在所述V型坑二维快速层上依次设置有P型导电层、P型接触层和ITO导电层。
[0024] 请参照图2-5所示，在所述限制层P-AlGaN上设置形成V型坑蚀刻层时采用低反应室压力(50mbar)、高反应室温度(900度)、低生长速率(TMGa流量4sccm)、高大盘转速(1000转/秒)的
外延条件，持续800s，对V型坑的锥形底部进行有效地蚀刻，减小V型坑底部的尖锐程度，形成底部小平区。在GaN生长中,生长速率取决于TMGa的输运速率。低生长速率和高反应室温度的外延条件一方面可以对V型坑底部尖
角位置进行有效蚀刻，另一方面可以保护平面上的限制层P-AlGaN。
[0025] 请继续参照图2-5所示，在所述V型坑蚀刻层上设置V型坑成核层时采用高反应室压力(700mbar)、中反应室温度(800度)、中生长速率(TMGa流量30sccm)、低大盘转速(100转/秒)的外延条件，持续150s，在V型坑底部的小平台形成3D岛状氮化镓。采用以上的外延条件，能在V型坑底部被蚀刻平的位置进行更多的形核，而在V型坑斜面上尽量地没有形核，避免后续填平V型坑时，V型坑斜面上晶体
质量变差，减小有效的进入有源区的空穴数量。
[0026] 请继续参照图2-5所示，在所述V型坑成核层上设置形成V型坑三维快速层时采用高反应室压力(700mbar)、中反应室温度(900度)、中生长速率(TMGa流量45sccm)、低大盘转速(100转/秒)的外延条件，持续400s，在V型坑底部的小平台形成3D岛状氮化镓。上述的外延条件可以使V型坑底部的形核快速长大，并在V型坑底部形成一个有效的阻止
电子、空穴泄露的阻挡层。
[0027] 请继续参照图2-5所示，在所述V型坑三维快速层上设置形成V型坑二维快速层时采用低反应室压力(150mbar)、高反应室温度(1000度)、高生长速率(TMGa流量80sccm)、高大盘转速(1000转/秒)的外延条件，持续50s，快速铺平岛状氮化镓，填满V型坑。通过以上的外延条件，能把V型坑迅速填满，在V型坑斜面形成较好的界面，有利于提高空穴进入有源区进行有效复合的数量。
[0028] 优选的，所述V型坑蚀刻层的构成材料包含GaN；V型坑蚀刻层的厚度为1-2nm；V型坑蚀刻层可以对限制层P-AlGaN起到保护作用，限制层P-AlGaN经过较长的高温
烘烤，表面晶体质量不会变差，因此越薄越好，避免V型坑底部未被有效蚀刻。所述V型坑成核层的构成材料包含GaN、AlGaN、AlGaInN三五族化合物；V型坑底部的有效蚀刻较小，该V型坑成核层厚度优选为5-10nm。所述V型坑三维快速层的构成材料包含GaN三五族化合物；V型坑三维快速层的厚度为10-40nm；V型坑三维快速层厚度不能偏厚，偏厚的V型坑三维快速层会导致V型坑斜面在后续填平过程中界面变差。所述V型坑二维快速层的构成材料包含GaN三五族化合物；V型坑二维快速层的厚度优选为50-100nm；由于P型区域厚度需要薄些，因此V型坑二维快速层的厚度也不能偏厚。所述V型坑成核层和V型坑三维快速层均为非掺杂三五族材料构成；V型坑成核层和V型坑三维快速层均非掺能够有效地在V型坑底部形成阻挡电子、空穴泄露的阻挡层；V型坑二维快速层为P型掺杂三五族材料构成；采用V型坑二维快速层掺杂，能提供更多的进入有源区进行有效复合的空穴数量。
[0029] 优选的，还包括一n电极，所述n电极制作在通过蚀刻工艺暴露出的部分n型导电层n-GaN之上；还包括一电极隔离层，所述电极隔离层制作在所述n电极和所述有源区、限制层P-AlGaN、V型坑蚀刻层、V型坑成核层、V型坑三维快速层、V型坑二维快速层、P型导电层、P型接触层以及ITO导电层之间；还包括一p电极，所述p电极制作在所述ITO导电层之上。
[0030] 本发明在限制层P-AlGaN上逐渐形成V型坑蚀刻层、V型坑成核层、V型坑三维快速层、V型坑二维快速层、P型导电层，替代传统的在限制层P-AlGaN上形成P型导电层；此结构可让空穴有效地迁移至有源区，而避免在漏电通道形成无效复合，从而提高内量子效率和减小LED的漏电。
[0031] 具体的，本发明先采用低反应室压力、高反应室温度、低生长速率、高大盘转速的外延条件，能有效对V型坑的底部进行蚀刻，减小形成V型坑底部的尖锐程度，形成小平台；然后采用高反应室压力、低反应室温度、中等生长速率、低大盘转速，在V型坑底部的小平台形成3D岛状氮化镓；再采用低反应室压力、高反应室温度、高生长速率、高大盘转速，铺平岛状氮化镓，逐渐填满V型坑；有效地在V型坑底部形成非掺区，有效地阻挡空穴和电子从位错线泄露过去造成电子空穴的非发光复合。
[0032] 本发明增加P型区域空穴注入有源区的数量，提高内量子效率，减少V型坑形成漏电通道，提高发光二极管的可靠性，能够提高蓝绿光芯片的内量子效率。
[0033] 上述说明示出并描述了本发明的优选实施例，如前所述，应当理解本发明并非局限于本文所披露的形式，不应看作是对其他实施例的排除，而可用于各种其他组合、
修改和环境，并能够在本文所述发明构想范围内，通过上述教导或相关领域的技术或知识进行改动。而本领域人员所进行的改动和变化不脱离本发明的精神和范围，则都应在本发明所附
权利要求的保护范围内。
