沟槽型MOS结构肖特基二极管及其制备方法
阅读：653发布：2020-05-08
专利汇可以提供沟槽型MOS结构肖特基二极管及其制备方法专利检索，专利查询，专利分析的服务。并且本 发明 提供了沟槽型MOS结构肖特基 二极管 及其制备方法。所述沟槽型MOS结构 肖特基二极管 包括N型掺杂衬底、设置在所述N型掺杂衬底上表面上的N型掺杂 外延 层和从所述N型掺杂外延层的上表面向所述N型掺杂外延层中延伸的多个沟槽，其中，所述N型掺杂外延层中的掺杂浓度由上至下逐渐升高。由此，通过改变肖特基二极管中N型掺杂外延层的杂质掺杂浓度(N型掺杂外延层中的掺杂浓度由上至下逐渐升高)，可以改变N型掺杂外延层 电场 强度分布，进而降低沟槽底部拐 角 处的峰值电场，达到改善肖特基二极管的反向阻断特性和器件的正向导通特性，即降低肖特基二极管的反向漏 电流 ，升高反向击穿 电压 。，下面是沟槽型MOS结构肖特基二极管及其制备方法专利的具体信息内容。
1.一种沟槽型MOS结构肖特基二极管，包括N型掺杂衬底、设置在所述N型掺杂衬底上表面上的N型掺杂外延层和从所述N型掺杂外延层的上表面向所述N型掺杂外延层中延伸的多个沟槽，其特征在于，所述N型掺杂外延层中的掺杂浓度由上至下逐渐升高。
2.根据权利要求1所述的肖特基二极管，其特征在于，所述N型掺杂外延层中的掺杂浓度由上至下线性或接近线性升高。
3.根据权利要求1所述的肖特基二极管，其特征在于，每个所述沟槽底部的拐角处为弧面。
4.根据权利要求1所述的肖特基二极管，其特征在于，位于相邻两个所述沟槽之间的所述N型掺杂外延层中设有从所述N型掺杂外延层的上表面向所述N型掺杂外延层中延伸的减N型浓度浅层。
5.根据权利要求4所述的肖特基二极管，其特征在于，所述减N型浓度浅层的厚度为
0.01微米～0.3微米。
6.根据权利要求4所述的肖特基二极管，其特征在于，所述减N型浓度浅层的P型杂质掺杂剂量为1e10～1e16ea/cm2。
7.根据权利要求1～6中任一项所述的肖特基二极管，其特征在于，包括：
所述N型掺杂外延层，在所述N型掺杂衬底上表面上；
多个所述沟槽，多个所述沟槽从所述N型掺杂外延层的上表面向所述N型掺杂外延层中延伸；
栅氧化层，所述栅氧化层设置在多个所述沟槽的内壁上；
掺杂多晶硅，所述掺杂多晶硅填充在多个所述沟槽内；
绝缘层，所述绝缘层设置在所述N型掺杂外延层的上表面上，且所述绝缘层具有开口，所述开口暴露出多个所述沟槽和多个所述沟槽之间的所述N型掺杂外延层的上表面；
所述减N型浓度浅层，所述减N型浓度浅层位于相邻两个所述沟槽之间，且从所述N型掺杂外延层的上表面向所述N型掺杂外延层中延伸；
势垒金属层，所述势垒金属层设置在所述开口中和所述绝缘层远离所述N型掺杂衬底的表面上；
阳极金属，所述阳极金属设置在所述势垒金属层的上表面上；
保护层，所述保护层设置在所述阳极金属的上表面上，并覆盖暴露的所述绝缘层；
阴极金属，所述阴极金属设置在所述N型掺杂衬底的下表面上。
8.一种制备权利要求1～7中任一项所述的沟槽型MOS结构肖特基二极管的方法，其特征在于，包括：
在N型掺杂衬底的一个表面上通过渐变外延工艺或渐变扩散工艺形成N型掺杂外延层，在所述渐变外延工艺或渐变扩散工艺中，逐渐降低掺杂浓度；
在所述N型掺杂外延层的上表面挖槽，形成从所述N型掺杂外延层的上表面向所述N型掺杂外延层中延伸的多个沟槽。
9.根据权利要求8所述的方法，其特征在于，进一步包括对所述N型掺杂外延层进行退火处理的步骤。
10.根据权利要求8所述的方法，其特征在于，进一步包括：
在多个所述沟槽内和所述N型掺杂外延层的表面上形成牺牲氧化层，使每个所述沟槽底部的拐角处呈弧面，之后去除所述牺牲氧化层。
11.根据权利要求8所述的方法，其特征在于，进一步包括：
对位于相邻两个所述沟槽之间的所述N型掺杂外延层的上表面进行P型杂质掺杂，以便形成减N型浓度浅层。
12.根据权利要求8～11中任一项所述的方法，其特征在于，包括：
在所述N型掺杂衬底的一个表面上通过渐变外延工艺或渐变扩散工艺形成所述N型掺杂外延层，在所述渐变外延工艺或渐变扩散工艺中，逐渐降低杂质的掺杂浓度；
对所述N型掺杂外延层进行退火处理；
在所述N型掺杂外延层的上表面挖槽，形成从所述N型掺杂外延层的上表面向所述N型掺杂外延层中延伸的多个沟槽；
在多个所述沟槽内和所述N型掺杂外延层的表面上形成牺牲氧化层，使每个所述沟槽的底部呈弧面，之后去除所述牺牲氧化层；
在多个所述沟槽内壁形成栅氧化层，并在多个所述沟槽内填充掺杂多晶硅；
在所述N型掺杂外延层的上表面上形成绝缘层，所述绝缘层具有开口，所述开口暴露出多个所述沟槽和多个所述沟槽之间的所述N型掺杂外延层的上表面；
对位于相邻两个所述沟槽之间的所述N型掺杂外延层的上表面进行P型掺杂，以便形成减N型浓度浅层；
在所述开口中和所述绝缘层的上表面上形成势垒金属层，通过合金工艺使所述开口处对应的所述势垒金属层和N型掺杂外延层之间形成所述势垒层；
在所述势垒金属层的上表面上淀积形成阳极金属；
在所述阳极金属的上表面上通过淀积或涂布形成保护层，所述保护层覆盖暴露的所述绝缘层；
在所述N型掺杂衬底远离所述沟槽的表面上形成阴极金属。
沟槽型MOS结构肖特基二极管及其制备方法
技术领域
背景技术
[0002] 目前沟槽型MOS结构肖特基二极管(TMBS)是利用MOS结构围绕肖特基势垒结， 通过改变在MOS结构之间漂移区的电场强度分布，抑制了漂移区肖特基势垒结表面峰值电 场强度，使得峰值电场强度出现在器件的体内，从而优化了器件的正反向电参数特性。
[0003] TMBS整流器件接反向偏压时，沟槽MOS结构有利于降低肖特基表面的电场强度，抑 制了肖特基势垒结随反向偏压增大而势垒高度降低的效应，其中，沟槽之间的宽度和深度 对肖特基势垒降低效应影响显著，沟槽的宽度越窄和沟槽的深度越深，肖特基表面的电场 强度越小，这样有利于器件的反向漏电流的降低和反向击穿电压的升高，但是沟槽的宽度 的减少和深度的增加会降低器件的正向导通特性，引起导通电阻的升高。
[0004] 因此，关于沟槽型MOS结构肖特基二极管的研究还有待深入。
发明内容
[0005] 本发明旨在至少在一定程度上解决相关技术中的技术问题之一。为此，本发明的一个 目的在于提出一种具有低反向漏电流、高反向击穿电压、正向导通特性优良或性能稳定的 沟槽型MOS结构肖特基二极管。
[0006] 在本发明的一个方面，本发明提供了一种沟槽型MOS结构肖特基二极管。根据本发明 的实施例，所述沟槽型MOS结构肖特基二极管包括N型掺杂衬底、设置在所述N型掺杂 衬底上表面上的N型掺杂外延层和从所述N型掺杂外延层的上表面向所述N型掺杂外延层 中延伸的多个沟槽，其中，所述N型掺杂外延层中的掺杂浓度由上至下逐渐升高。由此， 通过改变肖特基二极管中N型掺杂外延层的杂质掺杂浓度(N型掺杂外延层中的掺杂浓度 由上至下逐渐升高)，可以改变N型掺杂外延层电场强度分布，进而降低沟槽底部拐角处 的峰值电场，达到改善肖特基二极管的反向阻断特性和器件的正向导通特性，即相比现有 技术可以更有效的降低肖特基二极管的反向漏电流，升高反向击穿电压，而且不会影响肖 特基二极管的正向导通电阻，进而更好的改善肖特基二极管的使用性能。
[0007] 在本发明的一个方面，本发明提供了一种制备前面所述的沟槽型MOS结构肖特基二极 管的方法。根据本发明的实施例，上述方法包括：在N型掺杂衬底的一个表面上通过渐变 外延工艺或渐变扩散工艺形成N型掺杂外延层，在所述渐变外延工艺或渐变扩散工艺中， 逐渐降低杂质的掺杂浓度；在所述N型掺杂外延层的上表面挖槽，形成从所述N型掺杂外 延层的上表面向所述N型掺杂外延层中延伸的多个沟槽。由此，上述制备方法简单快捷， 工艺成熟，易于工业化生产，且在上述方法中通过改变肖特基二极管中N型掺杂外延层的 杂质掺杂浓度(N型掺杂外延层中的掺杂浓度由上至下逐渐升高)，可以改变N型掺杂外延 层电场强度分布，进而降低沟槽底部拐角处的峰值电场，达到改善肖特基二极管的反向阻 断特性和器件的正向导通特性，即相比现有技术更有效的降低肖特基二极管的反向漏电流， 升高反向击穿电压，而且不会影响肖特基二极管的正向导通电阻，进而更好的改善肖特基 二极管的使用性能。附图说明
[0008] 图1是本发明一个实施例中沟槽型MOS结构肖特基二极管的结构示意图。
[0009] 图2是现有技术中沟槽结构的示意图和本发明又一个实施例中沟槽形状的示意图。
[0010]
[0011] 图3是本发明又一个实施例中沟槽型MOS结构肖特基二极管的结构示意图。
[0012] 图4是本发明又一个实施例中制备沟槽型MOS结构肖特基二极管的方法流程图。
[0013] 图5是本发明又一个实施例中制备沟槽型MOS结构肖特基二极管的结构流程图。
[0014] 图6是本发明又一个实施例中制备沟槽型MOS结构肖特基二极管的结构流程图。
[0015] 图7是本发明又一个实施例中制备沟槽型MOS结构肖特基二极管的结构流程图。
[0016] 图8是本发明又一个实施例中制备沟槽型MOS结构肖特基二极管的结构流程图。
[0017] 图9是本发明又一个实施例中制备沟槽型MOS结构肖特基二极管的结构流程图。
[0018] 图10是本发明又一个实施例中制备沟槽型MOS结构肖特基二极管的结构流程图。
[0019] 图11是本发明又一个实施例中制备沟槽型MOS结构肖特基二极管的结构流程图。
[0020] 图12是本发明又一个实施例中制备沟槽型MOS结构肖特基二极管的结构流程图。
[0021] 图13是本发明又一个实施例中制备沟槽型MOS结构肖特基二极管的结构流程图。
具体实施方式
[0022] 下面详细描述本发明的实施例。下面描述的实施例是示例性的，仅用于解释本发明， 而不能理解为对本发明的限制。实施例中未注明具体技术或条件的，按照本领域内的文献 所描述的技术或条件或者按照产品说明书进行。
[0023] 在本发明的一个方面，本发明提供了一种沟槽型MOS结构肖特基二极管。根据本发明 的实施例，所述沟槽型MOS结构肖特基二极管包括N型掺杂衬底9、设置在N型掺杂衬 底9上表面上的N型掺杂外延层8和从N型掺杂外延层8的上表面向N型掺杂外延层8 中延伸的多个沟槽11，其中，N型掺杂外延层8中的掺杂浓度由上至下逐渐升高。由此， 通过改变肖特基二极管N型掺杂外延层8的杂质掺杂浓度(N型掺杂外延层8中的掺杂浓 度由上至下逐渐升高)，可以改变N型掺杂外延层电场强度分布，进而降低沟槽底部拐角 处的峰值电场，达到改善肖特基二极管的反向阻断特性和器件的正向导通特性，即相比现 有技术可以更有效的降低肖特基二极管的反向漏电流，提升反向击穿电压，而且不会影响 肖特基二极管的正向导通电阻，进而更好的改善肖特基二极管的使用性能。
[0024] 发明人发现，在TMBS整流器件中，沟槽MOS结构可以减少器件的反向漏电流和提 高器件的反向击穿电压，但是由于现有技术中沟槽底部拐角通常为直角或接近直角(如2 图中的(a))，如此沟槽底部的拐角处的峰值电场较大，相邻两个沟槽的底部拐角之间的电 场强度较低，很大程度上限制了肖特基二极管的反向击穿电压的改善，使其很难具有理想 的使用性能。发明人通过改变二极管N型掺杂外延层的杂质掺杂浓度(N型掺杂外延层中 的掺杂浓度由上至下逐渐升高)，可以改变N型掺杂外延层电场强度分布，进而可以降低 沟槽底部拐角处的峰值电场，使得N型掺杂外延层中的电场强度具有接近水平线的分布曲 线(代表电场强度分布较为均匀)，使上述分布曲线具有更大的积分面积，最终达到降低二 极管的反向漏电流、提升反向击穿电压的效果，改善肖特基二极管的正向导通电阻和反向 阻断特性。
[0025] 根据本发明的实施例，为了提高二极管的性能，N型掺杂外延层8中的掺杂浓度由上 至下线性或接近线性升高。由此，该掺杂浓度的变化规律最契合肖特基二极管中耗尽层扩 展曲线，可更好的提升肖特基二极管的反向击穿电压，改善肖特基二极管性能。
[0026] 如前所述，发明人发现现有技术中沟槽底部的直角或接近直角的拐角处的峰值电场较 大，很大程度上限制了二极管的反向击穿电压的改善，使其很难具有理想的使用性能，为 了进一步提升反向击穿电压，参照图2中的(b)，每个沟槽11底部的拐角处为弧面12。 由此，将沟槽11的底部拐角设置为弧面12，这样的结构设置可以降低沟槽底部拐角处的 电场强度，进而提升肖特基二极管的反向击穿电压。需要说明的是，参照图2中的(b)， 上述仅仅是将沟槽底部拐角处设置为弧面，沟槽11底部部分依然保持平面13。
[0027] 根据本发明的实施例，为了更进一步的提升反向击穿电压，参照图3，位于相邻两个沟 槽11之间的N型掺杂外延层8中设有从N型掺杂外延层8的上表面向N型掺杂外延层8 中延伸的减N型浓度浅层7。由此，减N型浓度浅层7可以降低肖特基势垒层附近的N型 掺杂外延层的掺杂浓度，进而降低肖特基二极管的反向漏电流，提升反向击穿电压。
[0028] 根据本发明的实施例，为了较为便利的达到降低肖特基势垒层附近的N型掺杂外延层 的掺杂浓度，可以通过对位于相邻两个沟槽11之间的N型掺杂外延层8的表面进行P型 杂质掺杂，即减N型浓度浅层为P型掺杂。由此，N型外延表面进行P型掺杂后，N型杂 质浓度降低，硅的功函数增加，电势差减小，势垒高度降低，正向压降(VF值)减小，进 而可以很好的降低肖特基势垒层附近的N型掺杂外延层的N型掺杂浓度，且不影响二极管 的其他性能。需要说明的是，肖特基势垒层是指势垒金属层3与多个沟槽之间的N型掺杂 外延层8相互接触形成的具有一定厚度的势垒层，虽然本申请中的P型掺杂的减N型浓度 浅层设置在势垒金属层3与N型掺杂外延层8之间，但是由于减N型浓度浅层的厚度较薄， 且远小于势垒层的厚度，再者，P型杂质掺杂后的外延层(减N型浓度浅层)还是N型掺 杂外延层，减N型浓度浅层7中P型杂质的掺杂，只是相对降低了肖特基势垒层附近的N 型掺杂外延层的掺杂浓度，因此肖特基二极管中的势垒层还是势垒金属层与N型掺杂外延 层相互接触形成的肖特基势垒层。
[0029] 根据本发明的实施例，为了保证势垒金属层与N型掺杂外延层之间接触形成的势垒层 的性能，减N型浓度浅层7的厚度为0.01微米～0.3微米(减N型浓度浅层的厚度小于势 垒层的厚度，通常势垒层的厚度为0.1微米～0.5微米)，比如为0.01微米、0.05微米、0.1 微米、0.15微米、0.2微米、0.25微米或0.3微米。由此，可以在不影响到势垒金属层与N 型掺杂外延之间接触形成的势垒层的性能的基础上降低肖特基二极管的反向漏电流，提升 反向击穿电压。
[0030] 根据本发明的实施例，为了更进一步保证势垒金属层与N型掺杂外延之间接触形成的 势垒层的性能，减N型浓度浅层7的P型杂质掺杂剂量为1e10～1e1 6ea/cm2(每平方厘米 的离子个数)，比如为1e1 0ea/cm2、1e1 1ea/cm2、1e1 2ea/cm2、1e1 3ea/cm2、1e1 4ea/cm2、 1e1 5ea/cm2或1e1 6ea/cm2。由此，可以在不影响到势垒金属层与N型掺杂外延之间接触 形成的势垒层的性能的基础上更好的降低肖特基二极管的反向漏电流，提升反向击穿电压。
[0031] 根据本发明的实施例，肖特基二极管除了包括前面所述的N型掺杂衬底9、N型掺杂 外延层8和沟槽11之外，还包括常规肖特基二极管所必备的结构或部件，如图1和图3所 示，沟槽型MOS结构肖特基二极管包括：N型掺杂外延层8，在N型掺杂衬底9上表面上； 多个沟槽11，多个沟槽11从N型掺杂外延层8的上表面向N型掺杂外延层8中延伸；栅 氧化层5，栅氧化层5设置在多个沟槽11的内壁上；掺杂多晶硅6，掺杂多晶硅6填充在 多个沟槽11内；绝缘层
4，绝缘层4设置在N型掺杂外延层8的上表面上，且绝缘层4具 有开口，开口暴露出多个沟槽
11和多个沟槽之间的N型掺杂外延层8的上表面；减N型 浓度浅层7，减N型浓度浅层7位于相邻两个沟槽11之间，且从N型掺杂外延层8的上表 面(即开口暴露的多个沟槽之间的N型掺杂外延层8的上表面)向N型掺杂外延层8中延 伸；势垒金属层3，势垒金属层3设置在开口中和绝缘层4远离N型掺杂衬底9的表面上； 阳极金属2，阳极金属2设置在势垒金属层3的上表面上；保护层1，保护层1设置在阳极 金属2的上表面上，并覆盖暴露的绝缘层4；阴极金属
10，阴极金属10设置在N型掺杂 衬底9的下表面上。由此，上述结构的肖特基二极管具有较低的反向漏电流以及较高的反 向击穿电压。
4，绝缘层4设置在N型掺杂外延层8的上表面上，且绝缘层4具 有开口，开口暴露出多个沟槽
11和多个沟槽之间的N型掺杂外延层8的上表面；减N型 浓度浅层7，减N型浓度浅层7位于相邻两个沟槽11之间，且从N型掺杂外延层8的上表 面(即开口暴露的多个沟槽之间的N型掺杂外延层8的上表面)向N型掺杂外延层8中延 伸；势垒金属层3，势垒金属层3设置在开口中和绝缘层4远离N型掺杂衬底9的表面上； 阳极金属2，阳极金属2设置在势垒金属层3的上表面上；保护层1，保护层1设置在阳极 金属2的上表面上，并覆盖暴露的绝缘层4；阴极金属
10，阴极金属10设置在N型掺杂 衬底9的下表面上。由此，上述结构的肖特基二极管具有较低的反向漏电流以及较高的反 向击穿电压。
[0032] 根据本发明的实施例，N型掺杂衬底9的掺杂杂质可以为砷和磷中的至少一种，掺杂 电阻率小于0.005Ω·cm，N型掺杂衬底的晶向可以为<100>晶向，该晶向的N型掺杂衬底 中生长氧化层厚度较为均匀，及侧壁形貌角度更为接近90°，进而有利于提升肖特基二极 管的性能；N型掺杂外延层8的掺杂杂质选自砷和磷中的至少一种，N型掺杂外延层8的 厚度和掺杂电阻率没有限制要求，本领域技术人员可以根据不同的反向击穿电压灵活选择， 比如掺杂电阻率可以为0.1～10Ω·cm；沟槽11的深度可以为1～5微米；栅氧化层5的厚 度可以根据不同的反向电压灵活调整，比如可以为 掺杂多晶硅6的厚度可 以根据沟槽的宽度进行灵活调整，比如可以为 掺杂电阻率要小于10 Ω·cm，
掺杂多晶硅的电阻率越小其接触电阻就越小，对肖基特二极管的正向电压的影响 就越小；
绝缘层4可以为磷或硼掺杂的绝缘氧化层，也可以是无杂质掺杂的绝缘氧化层； 形成势垒金属层的材料选自镍、铂、金、钛和钼中的至少一种，其通过合金工艺与N型掺 杂外延层之间形成势垒层；形成阳极金属的材料可以选自铝、金、钛和镍中的至少一种； 形成保护层的材料选自聚酰亚胺、氧化层、氮化硅中的至少一种；形成阴极金属的材料包 括但不限于钛-镍-银、镍-银、铝-钛-镍-银等合金，阴极金属与硅界面形成欧姆接触，降低 背面接触电阻，并形成背面引线。
掺杂多晶硅的电阻率越小其接触电阻就越小，对肖基特二极管的正向电压的影响 就越小；
绝缘层4可以为磷或硼掺杂的绝缘氧化层，也可以是无杂质掺杂的绝缘氧化层； 形成势垒金属层的材料选自镍、铂、金、钛和钼中的至少一种，其通过合金工艺与N型掺 杂外延层之间形成势垒层；形成阳极金属的材料可以选自铝、金、钛和镍中的至少一种； 形成保护层的材料选自聚酰亚胺、氧化层、氮化硅中的至少一种；形成阴极金属的材料包 括但不限于钛-镍-银、镍-银、铝-钛-镍-银等合金，阴极金属与硅界面形成欧姆接触，降低 背面接触电阻，并形成背面引线。
[0033] 在本发明的一个方面，本发明提供了一种制备前面所述的沟槽型MOS结构肖特基二极 管的方法。根据本发明的实施例，参照图4，上述方法包括：
[0034] 步骤1：在N型掺杂衬底9的一个表面上通过渐变外延工艺或渐变扩散工艺形成N型 掺杂外延层，在渐变外延工艺或渐变扩散工艺中，逐渐降低杂质的掺杂浓度，结构示意图 参照5。由此，N型掺杂外延层中的掺杂浓度由上向下呈阶梯状逐渐升高，进而改变N型 掺杂外延层电场强度分布，进而降低沟槽底部拐角处的峰值电场，达到改善肖特基二极管 的反向阻断特性和器件的正向导通特性，即相比现有技术可以更有效的降低肖特基二极管 的反向漏电流，升高反向击穿电压，而且不会影响肖特基二极管的正向导通电阻，进而更 好的改善肖特基二极管的使用性能。
[0035] 根据本发明的实施例，为了提高肖特基二极管的性能，上述方法进一步包括对N型掺 杂外延层8进行退火处理的步骤。由此，经过退火后，N型掺杂外延层中的掺杂浓度由上 向下由呈阶梯升高变为线性或接近线性升高，而掺杂浓度呈线性或接近线性的变化规律最 契合肖特基二极管中耗尽层扩展曲线，更好的提升肖特基二极管的反向击穿电压，改善肖 特基二极管性能。
[0036] 步骤2：在N型掺杂外延层的上表面挖槽，形成从N型掺杂外延层的上表面向N型掺 杂外延层中延伸的多个沟槽，结构示意图参照图6。
[0037] 根据本发明的实施例，挖槽的方法没有限制要求，本领域技术人员可以根据实际需求 灵活选择。在本发明的一些实施例中，可以通过蚀刻的方法进行挖槽，如此，方法简单， 工艺成熟，易于实施和工业化生产。在本发明的一些实施例中，为了改善肖特基二极管的 性能，参照图6，沟槽底部的拐角角度α为87°～90°，比如为87°、87.5°、88°、88.5°、 89°、89.5°或90°，如此，有利于提升反向击穿电压，降低VF(正向压降)值；若沟槽 底部的拐角角度α低于87°，则相对会降低反向击穿电压，提高VF值，不利于改善肖特 基二极管的性能。
[0038] 根据本发明的实施例，为了进一步的提升反向击穿电压，上述制备肖特基二极管的方 法进一步包括：在多个沟槽11内和N型掺杂外延层8的表面上形成牺牲氧化层(图中未示 出)，使每个沟槽底部的拐角处呈弧面，之后去除牺牲氧化层，结构示意图参照图7。由于 沟槽底部拐角处对应不同的晶向，且热氧化生长牺牲氧化层时，沟槽底部拐角处不同晶向 的生长速率不同(<111>速率最快，<110>次之，<100>最慢)，即生长牺牲氧化层所消耗的 硅的速率也不同，故而通过牺牲氧化层的生长可将沟槽底部的拐角处由垂直或接近垂直变 为弧面，这样的结构设置可以降低沟槽底部拐角处的电场强度，进而提升肖特基二极管的 反向击穿电压。其中，去除牺牲氧化层的方法没有限制要求，本领域技术人员可以根据实 际情况灵活选择，在本发明的实施例中，可以通过湿法腐蚀的方法去除牺牲氧化层，该方 法简单快捷，工艺成熟，不会对N型掺杂外延层产生负面影响。
[0039] 根据本发明的实施例，将沟槽底部的拐角处变为弧面后，通过热氧化生长的方式在沟 槽内壁和N型掺杂外延层8的表面形成栅氧化层5，并在沟槽11内和栅氧化层5的表面上 沉积形成掺杂多晶硅6，然后通过蚀刻的方法去除沟槽以外的栅氧化层和掺杂多晶硅，结 构示意图参照图8。
[0040] 根据本发明的实施例，为了提高肖特基二极管的性能，上述制备肖特基二极管的方法 进一步包括在N型掺杂外延层的表面上形成绝缘层4的步骤，通过蚀刻的方法(比如可以 为干法蚀刻或湿法蚀刻)去除部分绝缘层，使得绝缘层4具有开口41，开口41暴露出多 个沟槽和多个之间的N型掺杂外延层的上表面，结构示意图参照图9。
[0041] 根据本发明的实施例，为了更进一步的提升反向击穿电压，上述制备肖特基二极管的 方法进一步包括：对位于相邻两个沟槽11之间的N型掺杂外延层8的上表面进行P型杂 质掺杂，以便形成减N型浓度浅层7，结构示意图参照图10。由此，减N型浓度浅层7中 掺杂有P型杂质，可以降低肖特基势垒层附近的N型掺杂外延层的掺杂浓度，进而降低肖 特基二极管的反向漏电流，提升反向击穿电压。
[0042] 根据本发明的实施例，形成减N型浓度浅层的具体方法包括：在绝缘层4以及沟槽对 应的表面上形成光阻，然后对位于相邻两个沟槽11之间的N型掺杂外延层8的上表面进行 P型掺杂，掺杂剂量为1e10～1e16ea/cm2，之后去除光阻并进行高温激活，进而得到减N型 浓度浅层。其中，高温激活的方法包括但不限于高温退火、快速退火、激光退火等方法， 上述方法工艺较为成熟，便于操作实施，易于工业化生产。
[0043] 根据本发明的实施例，上述制备肖特基二极管的方法简单快捷，工艺成熟，易于工业 化生产，且在上述方法中通过改变肖特基二极管N型掺杂外延层的杂质掺杂浓度(N型掺 杂外延层中的掺杂浓度由上至下逐渐升高)，可以改变N型掺杂外延层电场强度分布，进 而降低沟槽底部拐角处的峰值电场，达到改善肖特基二极管的反向阻断特性和器件的正向 导通特性，即相比现有技术可以更有效的降低肖特基二极管的反向漏电流，升高反向击穿 电压，而且不会影响肖特基二极管的正向导通电阻，进而更好的改善肖特基二极管的使用 性能。
[0044] 根据本发明的实施例，除了前面所述N型掺杂衬底9、N型掺杂外延层8、沟槽11、 栅氧化层5、掺杂多晶硅6、绝缘层4等结构的形成步骤，制备沟槽型MOS结构肖特基二 极管的方法还包括一些常规结构的形成步骤。下面根据本发明的一些具体实施例，详细描 述一下制备沟槽型MOS结构肖特基二极管的整体步骤：
[0045] S10：在N型掺杂衬底9的一个表面上通过渐变外延工艺或渐变扩散工艺形成N型掺 杂外延层8，在渐变外延工艺或渐变扩散工艺中，逐渐降低杂质的掺杂浓度，结构示意图 参照图5，其中，形成N型掺杂外延层8的方法和具体要求与前面所述的一致，在此不再 过多赘述。
[0046] S20：对N型掺杂外延层8进行退火处理。
[0047] S30：在N型掺杂外延层8的上表面挖槽，形成从N型掺杂外延层8的上表面向N型 掺杂外延层8中延伸的多个沟槽11，结构示意图参照图6，其中，形成沟槽的方法和具体 要求与前面所述的一致，在此不再过多赘述。
[0048] S40：在多个沟槽11内和N型掺杂外延层8的表面上形成牺牲氧化层，使每个沟槽11 的底部呈弧面，之后去除牺牲氧化层，结构示意图参照图7，其中，形成弧面的方法和具 体要求与前面所述的一致，在此不再过多赘述。
[0049] S50：在多个沟槽11内壁形成栅氧化层5，并在多个沟槽内填充掺杂多晶硅6，结构示 意图参照图8，其中，形成栅氧化层5和掺杂多晶硅6的方法和具体要求与前面所述的一 致，在此不再过多赘述。
[0050] S60：在N型掺杂外延层8的上表面上形成绝缘层4，绝缘层4具有开口，开口暴露出 多个沟槽11和多个沟槽之间的N型掺杂外延层8的上表面，结构示意图参照图9，其中， 形成绝缘层4和开口的方法和具体要求与前面所述的一致，在此不再过多赘述。
[0051] S70：对位于相邻两个沟槽11之间的N型掺杂外延层8的上表面进行P型掺杂，以便 形成减N型浓度浅层7，结构示意图参照图10，其中，形成减N型浓度浅层7的方法和具 体要求与前面所述的一致，在此不再过多赘述。
[0052] S80：在开口41(图11中未示出)中和绝缘层4的上表面上形成势垒金属层3，通过 合金工艺使开口处对应的势垒金属层3和开口中暴露N型掺杂外延层8之间形成具有一定 厚度的势垒层，结构示意图参照图11。其中，势垒金属层3的形成方法没有限制要求，本 领域技术人员可以根据实际情况灵活选择，在本发明的实施例中，形成势垒金属层3的方 法包括但不限于蒸镀或溅射。需要说明的是，本文中的合金工艺是指是在高温下金属原子 发生跃迁进入硅中，其中，部分共价键被金属原子取代形成硅化物势垒层的过程。
[0053] S90：在势垒金属层3的上表面上淀积形成阳极金属2，结构示意图参照图12。其中， 形成阳极金属2的具体步骤包括：在绝缘层4暴露的表面上和势垒金属层3的表面上形成 正面金属，然后利用预先设计的掩膜板，通过光刻和蚀刻的方法形成阳极金属2。
[0054] S100：在阳极金属2的上表面上通过淀积或涂布形成保护层1，且保护层1覆盖暴露 的绝缘层4，结构示意图参照图13。其中，形成保护层1的具体步骤包括：在阳极金属2 的上表面上以及暴露的绝缘层4上形成初级保护层，然后利用预先设计的掩膜板，通过光 刻和蚀刻的方法形成保护层1的结构。
[0055] S110：在N型掺杂衬底9远离沟槽11的表面上形成阴极金属10，结构示意图参照图3。 其中，形成阴极金属的方法包括但不限于蒸镀或溅射。
[0056] 根据本发明的实施例，为了保证上述肖特基二极管的使用性能，还可以进一步包括对 S110步骤得到肖特基二极管的正面(远离N型掺杂衬底9的表面)进行贴膜，贴膜的具体 种类没有限制要求，本领域技术人员可以根据肖特基二极管的使用需求灵活选择，在本发 明的实施例中，贴膜的具体种类包括但不限于蓝膜和UV膜。
[0057] 根据本发明的实施例，为了进一步保证上述肖特基二极管的使用性能，在形成阴极金 属10之前还进一步包括：依次对N型掺杂衬底9进行研磨和腐蚀的步骤。通过对N型掺 杂衬底9研磨，将其减薄，减薄后的N型掺杂衬底9厚度为50微米～350微米，如此可以 降低肖特基二极管的导通电阻，降低肖特基二极管工作时的发热量，进而提高产品的性能 和可靠性；研磨后再通过化学的方法对N型掺杂衬底9腐蚀，腐蚀掉的厚度为0.5微米～20 微米，如此，可以消除研磨时产生的应力和残留的硅颗粒。
[0058] 在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、 或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包 含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须 针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一 个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技 术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合 和组合。
[0059] 尽管上面已经示出和描述了本发明的实施例，可以理解的是，上述实施例是示例性的， 不能理解为对本发明的限制，本领域的普通技术人员在本发明的范围内可以对上述实施例 进行变化、修改、替换和变型。
| 标题 | 发布/更新时间 | 阅读量 |
|---|---|---|
| 一种有效提升响应度的太赫兹探测器 | 2020-05-08 | 308 |
| 一种异质单片混合信号处理器的制备方法 | 2020-05-11 | 245 |
| 具有p型导电性的指叉背接触式太阳能电池 | 2020-05-08 | 508 |
| 沟槽型MOS结构肖特基二极管及其制备方法 | 2020-05-08 | 653 |
| 沟槽顶部圆角化的方法 | 2020-05-08 | 411 |
| 共享源线的闪存单元的制造方法及共享源线的闪存单元 | 2020-05-08 | 245 |
| 完全硅化栅控装置及其形成方法 | 2020-05-08 | 138 |
| 一种阵列基板及其制造方法 | 2020-05-08 | 556 |
| 一种耐高压屏蔽栅功率MOSFET芯片 | 2020-05-08 | 606 |
| 一种落地式多晶硅制绒设备 | 2020-05-08 | 1021 |
高效检索全球专利专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台，是提供专利分析，专利查询，专利检索等数据服务功能的知识产权数据服务商。
我们的产品包含105个国家的1.26亿组数据，免费查、免费专利分析。
分析报告
专利汇分析报告产品可以对行业情报数据进行梳理分析，涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度，系统通过AI智能系统对图表进行解读，只需1分钟，一键生成行业专利分析报告。
QQ群二维码
意见反馈
意见反馈