MIP电容的制造方法专利检索-多晶硅化学元素和化合物专利检索查询-专利查询网

MIP电容的制造方法

阅读：1036发布：2020-06-27

专利汇可以提供MIP电容的制造方法专利检索，专利查询，专利分析的服务。并且本发明公开了一种MIP电容的制造方法，包括步骤：形成第一多晶硅层；形成第二绝缘层；形成第三金属层；形成第一光刻胶图形定义出MIP电容的第一电极板的形成区域；对第三金属层进行第一次刻蚀形成所述第一电极板；去除第一光刻胶图形；在第一电极板的侧面形成由第四绝缘层组成的侧墙；进行第二次刻蚀在第一电极板的底部自对准形成MIP电容的电极间介质层；形成第二光刻胶图形定义出MIP电容的第二电极板的形成区域；对第一多晶硅层进行第三次刻蚀形成所述第二电极板；之后，去除第二光刻胶图形。本发明能防止电极板间介质层的边缘的厚度变薄而使MIP电容在边缘处提前击穿的情形发生，能使MIP电容的击穿电压稳定，提高产品良率。，下面是MIP电容的制造方法专利的具体信息内容。

权利要求

1.一种MIP电容的制造方法，其特征在于，包括如下步骤：
步骤一、在形成有场氧化层的半导体衬底上形成第一多晶硅层；所述MIP电容的形成区域位于所述场氧化层上；
步骤二、形成第二绝缘层；
步骤三、在所述第二绝缘层表面形成第三金属层；
步骤四、进行第一次光刻形成第一光刻胶图形，所述第一光刻胶图形定义出所述MIP电容的第一电极板的形成区域；
步骤五、以所述第一光刻胶图形为掩模对所述第三金属层进行第一次刻蚀形成所述第一电极板；
步骤六、去除所述第一光刻胶图形；
步骤七、在所述第一电极板的侧面形成由第四绝缘层组成的侧墙；
步骤八、以所述第一电极板和所述侧墙为掩模对所述第二绝缘层进行第二次刻蚀在所述第一电极板的底部自对准形成所述MIP电容的电极间介质层，所述侧墙用于在所述第二次刻蚀中对所述电极间介质层的边缘进行保护；
步骤九、进行第二次光刻形成第二光刻胶图形，所述第二光刻胶图形定义出所述MIP电容的第二电极板的形成区域；
步骤十、以所述第二光刻胶图形为掩模对所述第一多晶硅层进行第三次刻蚀形成所述第二电极板；之后，去除所述第二光刻胶图形。
2.如权利要求1所述的MIP电容的制造方法，其特征在于：所述半导体衬底为硅衬底。
3.如权利要求2所述的MIP电容的制造方法，其特征在于：所述场氧化层采用浅沟槽隔离工艺形成；或者，所述场氧化层采用局部场氧隔离工艺形成。
4.如权利要求1所述的MIP电容的制造方法，其特征在于：步骤一中在形成所述第一多晶硅层之后还包括在所述第一多晶硅层表面形成第一金属硅化物的步骤。
5.如权利要求4所述的MIP电容的制造方法，其特征在于：所述第一金属硅化物的材料为硅化钨。
6.如权利要求5所述的MIP电容的制造方法，其特征在于：所述第三金属层的材料为硅化钨。
7.如权利要求5所述的MIP电容的制造方法，其特征在于：所述第一金属硅化物的厚度为
8.如权利要求6所述的MIP电容的制造方法，其特征在于：所述第三金属层的厚度为
9.如权利要求2所述的MIP电容的制造方法，其特征在于：所述第二绝缘层的材料为氧化层。
10.如权利要求9所述的MIP电容的制造方法，其特征在于：所述第二绝缘层的厚度为
11.如权利要求9所述的MIP电容的制造方法，其特征在于：步骤七中，所述第四绝缘层的材料为氧化层。
12.如权利要求11所述的MIP电容的制造方法，其特征在于：所述第四绝缘层以TEOS作为硅源并采用CVD沉积工艺形成。
13.如权利要求12所述的MIP电容的制造方法，其特征在于：所述第四绝缘层形成之后，采用刻蚀工艺形成所述侧墙且所述侧墙的刻蚀工艺采用所述第二次刻蚀，所述第二次刻蚀先刻蚀形成所述侧墙，接着步骤八的刻蚀形成所述电极间介质层。
14.如权利要求1所述的MIP电容的制造方法，其特征在于：步骤一中所述场氧化层隔离出有源区，在所述有源区中形成有MOS晶体管。
15.如权利要求14所述的MIP电容的制造方法，其特征在于：步骤九中的所述第二光刻胶图形同时定义出所述MOS晶体管的栅极结构的形成区域，步骤十的所述第三次刻蚀工艺同时形成所述MOS晶体管的所述栅极结构。

说明书全文

MIP电容的制造方法

技术领域

[0001] 本发明涉及一种半导体集成电路制造方法，特别是涉及一种MIP电容的制造方法。

背景技术

[0002] 如图1A至图1E所示，是现有MIP电容的制造方法的各步骤中的器件结构示意图；现有MIP电容的制造方法包括如下步骤：

[0003] 步骤一、如图1A所示，在形成有场氧化层101的半导体衬底上形成第一多晶硅层102；所述MIP电容的形成区域位于所述场氧化层101上。

[0004] 通常，所述半导体衬底为硅衬底。

[0005] 在形成所述第一多晶硅层102之后还包括在所述第一多晶硅层102表面形成第一金属硅化物103的步骤。

[0006] 所述第一金属硅化物103的材料通常采用硅化钨。

[0007] 所述场氧化层101采用浅沟槽隔离工艺形成；或者，所述场氧化层101采用局部场氧隔离工艺形成。

[0008] 所述场氧化层101隔离出有源区，在所述有源区中形成有MOS晶体管。

[0009] 步骤二、如图1A所示，形成第二绝缘层104。

[0010] 通常，所述第二绝缘层104的材料为氧化层。

[0011] 步骤三、如图1A所示，在所述第二绝缘层104表面形成第三金属层105。

[0012] 通常，所述第三金属层105的材料为硅化钨。

[0013] 步骤四、如图1B所示，进行第一次光刻形成第一光刻胶图形106，所述第一光刻胶图形106定义出所述MIP电容的第一电极板105a的形成区域。

[0014] 步骤五、如图1C所示，以所述第一光刻胶图形106为掩模对所述第三金属层105 进行第一次刻蚀形成所述第一电极板105a。第一次刻蚀工艺通常对应于DRP工艺。

[0015] 步骤六、如图1D所示，以所述第一光刻胶图形106为掩模接着对所述第二绝缘层104进行第二次刻蚀形成所述MIP电容的电极间介质层104a。第二次刻蚀工艺通常对应于DRE工艺。

[0016] 之后，去除所述第一光刻胶图形106。

[0017] 步骤七、进行第二次光刻形成第二光刻胶图形，所述第二光刻胶图形定义出所述MIP电容的第二电极板的形成区域。

[0018] 所述第二光刻胶图形同时定义出所述MOS晶体管的栅极结构的形成区域。

[0019] 步骤八、如图1E所示，以所述第二光刻胶图形为掩模对所述第一金属硅化物103 和第一多晶硅层102进行第三次刻蚀形成由刻蚀后的所述第一多晶硅层102a和所述第一金属硅化物103a叠加形成的所述第二电极板；之后，去除所述第二光刻胶图形。

[0020] 所述第三次刻蚀工艺同时形成所述MOS晶体管的所述栅极结构。

[0021] 现有方法中，在完成步骤五的第一次刻蚀、步骤六的第二次刻蚀以及去除所述第一光刻胶图形106之后，容易在MIP电容的边缘处容易发生绝缘层即电极间介质层 104a厚度不够，如图1E中的虚线圈107所示，边缘107处容易先发生击穿，从而会导致MIP电容的击穿电压(BV)偏低，使产品良率降低。

发明内容

[0022] 本发明所要解决的技术问题是提供一种MIP电容的制造方法,能使MIP电容的击穿电压稳定，提高产品良率。

[0023] 为解决上述技术问题，本发明提供的MIP电容的制造方法包括如下步骤：

[0024] 步骤一、在形成有场氧化层的半导体衬底上形成第一多晶硅层；所述MIP电容的形成区域位于所述场氧化层上。

[0025] 步骤二、形成第二绝缘层。

[0026] 步骤三、在所述第二绝缘层表面形成第三金属层。

[0027] 步骤四、进行第一次光刻形成第一光刻胶图形，所述第一光刻胶图形定义出所述 MIP电容的第一电极板的形成区域。

[0028] 步骤五、以所述第一光刻胶图形为掩模对所述第三金属层进行第一次刻蚀形成所述第一电极板。

[0029] 步骤六、去除所述第一光刻胶图形。

[0030] 步骤七、在所述第一电极板的侧面形成由第四绝缘层组成的侧墙。

[0031] 步骤八、以所述第一电极板和所述侧墙为掩模对所述第二绝缘层进行第二次刻蚀在所述第一电极板的底部自对准形成所述MIP电容的电极间介质层，所述侧墙用于在所述第二次刻蚀中对所述电极间介质层的边缘进行保护。

[0032] 步骤九、进行第二次光刻形成第二光刻胶图形，所述第二光刻胶图形定义出所述 MIP电容的第二电极板的形成区域。

[0033] 步骤十、以所述第二光刻胶图形为掩模对所述第一多晶硅层进行第三次刻蚀形成所述第二电极板；之后，去除所述第二光刻胶图形。

[0034] 进一步的改进是，所述半导体衬底为硅衬底。

[0035] 进一步的改进是，所述场氧化层采用浅沟槽隔离工艺形成；或者，所述场氧化层采用局部场氧隔离工艺形成。

[0036] 进一步的改进是，步骤一中在形成所述第一多晶硅层之后还包括在所述第一多晶硅层表面形成第一金属硅化物的步骤。

[0037] 进一步的改进是，所述第一金属硅化物的材料为硅化钨。

[0038] 进一步的改进是，所述第三金属层的材料为硅化钨。

[0039] 进一步的改进是，所述第一金属硅化物的厚度为

[0040] 进一步的改进是，所述第三金属层的厚度为

[0041] 进一步的改进是，所述第二绝缘层的材料为氧化层。

[0042] 进一步的改进是，所述第二绝缘层的厚度为

[0043] 进一步的改进是，步骤七中，所述第四绝缘层的材料为氧化层。

[0044] 进一步的改进是，所述第四绝缘层以TEOS作为硅源并采用CVD沉积工艺形成。

[0045] 进一步的改进是，所述第四绝缘层形成之后，采用刻蚀工艺形成所述侧墙且所述侧墙的刻蚀工艺采用所述第二次刻蚀，所述第二次刻蚀先刻蚀形成所述侧墙，接着步骤八的刻蚀形成所述电极间介质层。

[0046] 进一步的改进是，步骤一中所述场氧化层隔离出有源区，在所述有源区中形成有 MOS晶体管。

[0047] 进一步的改进是，步骤九中的所述第二光刻胶图形同时定义出所述MOS晶体管的栅极结构的形成区域，步骤十的所述第三次刻蚀工艺同时形成所述MOS晶体管的所述栅极结构。

[0048] 本发明在依次形成第一多晶硅层、第二绝缘层和第三金属层以及采用第一光刻胶图形定义出第一电极板的形成区域之后，在作完对第三金属层的第一次刻蚀之后，和现有技术中以第一光刻胶图形接着对第二绝缘层进行刻蚀不同，本发明采用了去除第一光刻胶图形，之后再在第一电极板的侧面形成侧墙，之后再以第一电极板和侧墙为掩模对第二绝缘层进行自对准的第二次刻蚀形成电极板间介质层，由于侧墙会在第二次刻蚀中对电极板间介质层的边缘进行保护，故能防止电极板间介质层的边缘的厚度变薄而使MIP电容在边缘处提前击穿的情形发生，故本发明能使MIP电容的击穿电压稳定，提高产品良率。附图说明

[0049] 下面结合附图和具体实施方式对本发明作进一步详细的说明：

[0050] 图1A-图1E是现有MIP电容的制造方法的各步骤中的器件结构示意图；

[0051] 图2是本发明实施例MIP电容的制造方法的流程图；

[0052] 图3A-图3G是本发明实施例MIP电容的制造方法的各步骤中的器件结构示意图。

具体实施方式

[0053] 如图2所示，是本发明实施例MIP电容的制造方法的流程图；如图3A至图3G所示，是本发明实施例MIP电容的制造方法的各步骤中的器件结构示意图；本发明实施例MIP电容的制造方法包括如下步骤：

[0054] 步骤一、如图3A所示，在形成有场氧化层1的半导体衬底上形成第一多晶硅层2；所述MIP电容的形成区域位于所述场氧化层1上。

[0055] 本发明实施例中，所述半导体衬底为硅衬底。

[0056] 在形成所述第一多晶硅层2之后还包括在所述第一多晶硅层2表面形成第一金属硅化物3的步骤。

[0057] 所述第一金属硅化物3的材料为硅化钨。所述第一金属硅化物3的厚度为在其他实施例中，所述第一金属硅化物3的厚度也能根据实际需要进行设置。

[0058] 所述场氧化层1采用浅沟槽隔离工艺形成；或者，所述场氧化层1采用局部场氧隔离工艺形成。

[0059] 所述场氧化层1隔离出有源区，在所述有源区中形成有MOS晶体管。

[0060] 步骤二、如图3A所示，形成第二绝缘层4。

[0061] 本发明实施例中，所述第二绝缘层4的材料为氧化层。所述第二绝缘层4的厚度为在其他实施例中，所述第二绝缘层4的厚度也能根据实际需要进行设置。

[0062] 步骤三、如图3A所示，在所述第二绝缘层4表面形成第三金属层5。

[0063] 本发明实施例中，所述第三金属层5的材料为硅化钨。

[0064] 所述第三金属层5的厚度为在其他实施例中，所述第三金属层5的厚度也能根据实际需要进行设置。

[0065] 步骤四、如图3B所示，进行第一次光刻形成第一光刻胶图形6，所述第一光刻胶图形6定义出所述MIP电容的第一电极板5a的形成区域。

[0066] 步骤五、如图3C所示，以所述第一光刻胶图形6为掩模对所述第三金属层5进行第一次刻蚀形成所述第一电极板5a。

[0067] 步骤六、如图3D所示，去除所述第一光刻胶图形6。

[0068] 步骤七、在所述第一电极板5a的侧面形成由第四绝缘层7组成的侧墙7a。

[0069] 形成所述侧墙7a的分步骤包括：

[0070] 如图3E所示，形成所述第四绝缘层7。所述第四绝缘层7的材料为氧化层。所述第四绝缘层7以TEOS作为硅源并采用CVD沉积工艺形成。

[0071] 如图3F所示，所述第四绝缘层7形成之后，采用刻蚀工艺形成所述侧墙7a。

[0072] 本发明实施例方法中，所述侧墙7a的刻蚀工艺采用后续步骤八的第二次刻蚀，所述第二次刻蚀先刻蚀形成所述侧墙7a，接着步骤八的刻蚀形成所述电极间介质层 4a。

[0073] 步骤八、如图3F所示，以所述第一电极板5a和所述侧墙7a为掩模对所述第二绝缘层4进行第二次刻蚀在所述第一电极板5a的底部自对准形成所述MIP电容的电极间介质层4a，所述侧墙7a用于在所述第二次刻蚀中对所述电极间介质层4a的边缘进行保护。

[0074] 步骤九、进行第二次光刻形成第二光刻胶图形，所述第二光刻胶图形定义出所述 MIP电容的第二电极板的形成区域。

[0075] 所述第二光刻胶图形同时定义出所述MOS晶体管的栅极结构的形成区域。

[0076] 步骤十、如图3G所示，以所述第二光刻胶图形为掩模对所述第一金属硅化物3 和第一多晶硅层2进行第三次刻蚀形成由刻蚀后的所述第一多晶硅层2a和所述第一金属硅化物3a叠加形成的所述第二电极板；之后，去除所述第二光刻胶图形。

[0077] 所述第三次刻蚀工艺同时形成所述MOS晶体管的所述栅极结构。

[0078] 本发明实施例在依次形成第一多晶硅层2、第二绝缘层4和第三金属层5以及采用第一光刻胶图形6定义出第一电极板5a的形成区域之后，在作完对第三金属层5 的第一次刻蚀之后，和现有技术中以第一光刻胶图形接着对第二绝缘层进行刻蚀不同，本发明实施例采用了去除第一光刻胶图形6，之后再在第一电极板5a的侧面形成侧墙7a，之后再以第一电极板5a和侧墙7a为掩模对第二绝缘层4进行自对准的第二次刻蚀形成电极板间介质层，由于侧墙7a会在第二次刻蚀中对电极板间介质层的边缘进行保护，故能防止电极板间介质层的边缘的厚度变薄而使MIP电容在边缘处提前击穿的情形发生，故本发明实施例能使MIP电容的击穿电压稳定，提高产品良率。

[0079] 以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

标题	发布/更新时间	阅读量
双沟道横向超结双扩散金属氧化物元素半导体场效应管及其制作方法	2020-05-08	47
沟槽型MOS结构肖特基二极管及其制备方法	2020-05-08	653
具有屏蔽层的三维存储器件及其形成方法	2020-05-11	490
沟槽顶部圆角化的方法	2020-05-08	411
一种多晶硅锭模及使用方法、涂料制备方法	2020-05-11	787
完全硅化栅控装置及其形成方法	2020-05-08	138
漂自补偿SOI压力传感器	2020-05-08	254
一种新型多晶硅生产预热方法及其装置	2020-05-11	580
提升隧穿氧/多晶硅钝化接触结构的钝化性能的方法	2020-05-08	358
一种阵列基板及其制造方法	2020-05-08	556

MIP电容的制造方法

MIP电容的制造方法

技术领域

背景技术

发明内容

具体实施方式

该功能需要专业版企业版VIP权限，您可以：