技术领域
[0001] 本
发明属于属于
硅微机械传感器制造领域，具体涉及一种
压力传感器及其制作方法。
背景技术
[0002] 近年来，随着MEMS加工技术的不断进步，基于MEMS微
机械加工技术制作的硅基压阻式压力传感器以其芯片尺寸小、
精度高、成本低和便于批量生产等特点在航空航天、工业
电子、生化医疗等领域得到了广泛应用。此外，许多应用场合也对压力传感器的耐受高温特性提出了越来也高的要求，如石油勘探、
汽车和飞机
发动机燃烧室的压力控制等多要求压力传感器能够在220℃，甚至更高
温度下长期可靠工作。因此，硅基压力传感器的耐高温应用已然成为当前及未来一段时间的重点研究方向之一。
[0003] 目前，硅基压阻式耐高温压力传感器多以SOI单晶
硅片为基底材料，利用 MEMS双面体硅微机械加工工艺制作而成。其中，压敏
电阻制作在SOI
单晶硅片的埋
氧层上方，利用埋氧层实现
硼或磷离子掺杂制备而成的压敏电阻与N 型或P型硅基衬底之间的电学隔离，避免了高温环境下采用传统
PN结隔离的压敏电阻由于漏
电流而造成的高温传感器无法工作的情况。截止到目前为止，大多数报道的基于SOI的高温压力传感器的压力敏感
薄膜都是采用从SOI单晶硅片的底层硅背面
各向异性湿法
腐蚀深槽来形成，然后再通过硅-硅或硅-玻璃键合来构成
真空压力腔体结构[姚宗，梁庭，张迪雅等，基于SOI的MEMS压阻式高温压力敏感芯片的研制，仪表技术和传感器[J]，1(1)，pp.15-18,2017]。这种高温压力传感器结构存在如下几点不足：a、压力敏感薄膜通过硅片背面各向异性湿法腐蚀来实现，由于<111>晶面与<100>晶面之间54.74°倾
角的存在，加工后的传感器芯片尺寸较大，且背面大深度的腐蚀减薄非常耗时，因此制作工艺比较复杂且成本高；b、由于硅片自身厚度均匀性问题(厚度偏差控制在±5μm以内的硅片价格非常昂贵)，因此，这种靠背面大深度湿法腐蚀减薄来制备压力敏感薄膜的方法无法保证薄膜厚度的均匀性且很难加工厚度≤5μm的敏感薄膜；c、通过键合工艺实现了真空压力腔体，由于键合过程中所引入的残余
应力以及两种键合材料之间
热膨胀系数不同所导致的残余应力都会对传感器的输出特性产生很不利的影响，特别是在高温应用场合，温度影响尤为突出。为了解决上述不足，有研究人员采用双层(100)SOI单晶硅片来制备压阻式高温硅基压力传感器。利用第二层埋氧层作为从硅片背面大面积减薄单晶硅来形成压力敏感薄膜时用的腐蚀自停止氧化硅阻挡层，从而达到压力敏感薄膜厚度和厚度均匀性可控性难题。但是，这种基于双层SOI单晶硅片制备的高温压力传感器的真空压力腔体依然只能采用硅-硅或硅-玻璃键合方式实现，因此传感器依然尺寸很大且无法解决键合所导致的传感器热不稳定问题。此外，双层SOI单晶硅片价格非常昂贵，因此制备成本非常高。因此，如何从器件结构本身解决上述不足，已然成为高温硅基压力传感器的关键技术难题。
发明内容
[0004] 鉴于以上所述
现有技术的缺点，本发明的目的在于提供一种压力传感器及其制作方法，用于解决现有技术中高温硅基压力传感器的压力敏感薄膜厚度及其均匀性难以控制，以及真空压力腔体键合结构所导致的传感器温度特性差，芯片尺寸大、工艺复杂和成本高的难题。为了实现上述及其相关目的，本发明提供了一种压力传感器，其特征在于，所述压力传感器包括：
[0005] SOI单晶硅片，所述SOI单晶硅片为N型单抛或双抛(111)SOI单晶硅片；
[0006] 终级
钝化层，所述终级
钝化层沉积在所述SOI单晶硅片的埋氧化层上；
[0007] 多个压敏电阻，所述压敏电阻设置在所述终级钝化层与所述SOI单晶硅片的埋氧化层之间；
[0008] 金属引线，所述金属引线设置在所述终级钝化层上，所述金属引线用于实现压敏电阻相互之间的连接；
[0009] 压力敏感薄膜，所述压力敏感薄膜设置在所述SOI单晶硅片的埋氧化层6 的下方；
[0010] 真空压力腔体，所述真空压力腔体设置在所述SOI单晶硅片的内部，且位于所述压力敏感薄膜的下方，所述真空压力腔体由8个(111)晶面构造而成。
[0011] 进一步的，所述SOI单晶硅片的埋氧化层的厚度≥0.2μm。
[0012] 进一步的，所述真空压力腔体的上表面即为所述压力敏感薄膜的下表面。
[0013] 在一种可实施的方案中，所述SOI单晶硅片的埋氧化层将所述SOI单晶硅片分隔为顶层硅和底层硅，所述SOI单晶硅片的厚度为400μm～500μm,所述顶层硅的厚度≤1.8μm。
[0014] 在一种可实施的方案中，所述金属引线的厚度≥所述SOI单晶硅片顶层硅的厚度。
[0015] 在一种可实施的方案中，所述金属引线为Ta/Pt/Au金属引线。
[0016] 进一步的，本发明还提供了一种上述压力传感器的制作方法，所述方法包括：
[0017] 在SOI单晶硅片的顶层硅注入硼离子，以所述顶层硅的上表面为
刻蚀面，刻蚀出压敏电阻图形，所述刻蚀深度为露出除压敏电阻所在区域外的所有埋氧化层；
[0018] 在所述埋氧化层上沉积钝化保护层，在沉积后的钝化保护层上刻蚀微型孔，所述微型孔贯穿所述钝化保护层和所述埋氧化层的层叠厚度；
[0019] 沿所述微型孔的中心线向所述SOI单晶硅片底层硅的底部方向刻蚀，刻蚀深度与所需设计的压力敏感薄膜的厚度相同；
[0020] 在所述微型孔的
侧壁上沉积钝化保护层；
[0021] 剥离所述微型孔底部的钝化保护层，继续沿所述微型孔的中心线向所述底层硅的底部刻蚀，刻蚀深度与所需设计的真空压力腔体的高度相同；
[0022] 通过所述微型孔采用湿法腐蚀工艺腐蚀所述底层硅，形成所述真空压力腔体，并同时释放所述压力敏感薄膜；
[0023] 腐蚀所述SOI单晶硅片的表面上已沉积的钝化保护层，在所述微型孔内沉积低应力
多晶硅，并刻蚀掉所述SOI单晶硅片表面上多余的低应力多晶硅；
[0024] 在所述SOI单晶硅片的上表面沉积终级钝化保护层，在所述终级钝化保护层上制备欧姆
接触区和引线孔，所述终级钝化保护层
覆盖所述埋氧化层、所述压敏电阻以及所述微型孔的顶面；
[0025] 在所述终级钝化保护层上溅射复
合金属薄膜，形成金属引线和焊盘，其中，所述复合金属薄膜注入所述引线孔中。
[0026] 进一步的，所述通过所述微型孔采用湿法腐蚀工艺腐蚀所述底层硅包括：通过所述微型孔采用KOH溶液或者TMAH腐蚀溶液在所述底层硅内部进行腐蚀。
[0027] 进一步的，所述腐蚀已沉积的钝化保护层包括：利用BOE腐蚀液腐蚀所述已沉积的钝化保护层。
[0028] 在一种可实施的方案中，所述微型孔的孔径为2μm～5μm。
[0029] 本发明提供的技术方案具有如下技术效果：本发明巧妙地利用SOI单晶硅片的(111)晶面的晶向排布的特殊性，结合KOH溶液或者TMAH腐蚀溶液各向异性腐蚀特点，在对所述底层硅充分腐蚀后自停止，从而最终形成了在 SOI单晶硅片中的底层硅内埋入式真空压力腔体。凭借(111)硅片特殊晶面排布确保了压力敏感薄膜厚度的可控性和均匀度，进而大大提高了传感器的输出特性，缩小了芯片尺寸，降低了制造成本。
附图说明
[0030] 图1为本发明所述的压力传感器的截面结构示意图。
[0031] 图2为本发明所述的压力传感器的制作方法
流程图。
[0032] 图3中的图a-图i为本发明所述的压力传感器的制作方法在
实施例中的结构示意图；
[0033] 图中：
[0034] 1-压敏电阻，2-真空压力腔体，3-低应力多晶硅，4-金属引线，5-终级钝化保护层，6-埋氧化层，7-顶层硅，8-微型孔，9-压力敏感薄膜的厚度，10-真空压力腔体的高度，11-引线孔。
具体实施方式
[0035] 下面通过具体实施进一步说明本发明的实质性特点和显著的进步，但本发明决非仅限于所述的实施例。
[0036] 具体的，本实施例公开了一种压力传感器，所述压力传感器包括SOI单晶硅片，作为优选的，所述SOI单晶硅片为N型单抛或双抛(111)SOI单晶硅片；所述(111)SOI单晶硅片中共有8个(111)晶面，它们分别为硅片的上、下两个面以及与上下两面呈19.47°夹角的且两两之间相互交错的6个(111)晶面组成。
[0037] 所述SOI单晶硅片包括埋氧化层6，所述埋氧化层6将所述SOI单晶硅片分隔为位于所述埋氧化层6上方的顶层硅7和位于所述埋氧化层6下方的底层硅。所述SOI单晶硅片的厚度优选为400um-500um之间，所述埋氧化层6的厚度≥0.2μm，所述顶层硅7的厚度≤1.8μm。
[0038] 在一种可实施的方案中，所述SOI单晶硅片的厚度为450um，所述埋氧化层6的厚度为0.3um，所述顶层硅7的厚度为0.8um。可以理解的是，上述SOI 单晶硅片的厚度仅是一个优选实施例，在其它可实施的方案中，其厚度也可选择为460um或470um或480um等，同理，所述埋氧化层6的厚度也可以为0.4um 或0.5um等，所述顶层硅7的厚度也可以为0.9um或1.0um等。
[0039] 终级钝化层5，所述终级钝化层5沉积在所述SOI单晶硅片的埋氧化层6 上，在一种可实施的方案中，所述终级钝化层5为
二氧化硅钝化层；
[0040] 多个压敏电阻1，所述压敏电阻1设置在所述终级钝化层5与所述SOI单晶硅片的埋氧化层6之间；
[0041] 金属引线4，所述金属引线4设置在所述终级钝化层5上，所述金属引线 4用于实现压敏电阻1相互之间的连接，作为优选的，所述金属引线4可以为 Ta/Pt/Au金属引线，所述金属引线4的厚度≥所述的SOI单晶硅片的顶层硅7 的厚度。
[0042] 在一种可实施的方案中，所述压敏电阻1为4个，该4个压敏电阻1通过所述金属引线4连接成惠斯顿全桥检测
电路。
[0043] 压力敏感薄膜，所述压力敏感薄膜设置在所述SOI单晶硅片的埋氧化层6 的下方，优选的，所述压力敏感薄膜为单晶硅压力敏感薄膜；
[0044] 真空压力腔体2，所述真空压力腔体2设置在所述SOI单晶硅片的内部，且位于所述压力敏感薄膜的下方，具体的，所述压力敏感薄膜的下表面作为所述真空压力腔体2的上表面。所述真空压力腔体2由8个(111)晶面构造而成。
[0045] 进一步的，本
申请还提供了一种用于制作上述压力传感器的制作方法，具体的，所述方法包括：
[0046] S100、在SOI单晶硅片的顶层硅注入硼离子，以所述顶层硅7的上表面为刻蚀面，刻蚀出压敏电阻1的图形，所述刻蚀深度为露出除压敏电阻1所在区域外的所有埋氧化层6.[0047] 具体的，在执行步骤S100之前，需要先提供一
块如图(a)所示的SOI 单晶硅片，所述SOI单晶硅片包括埋氧化层6，所述埋氧化层6将所述SOI单晶硅片分隔为位于所述埋氧化层6上方的顶层硅7和位于所述埋氧化层6下方的底层硅。所述SOI单晶硅片的厚度为400um-500um，所述SOI单晶硅片的顶层硅7的厚度≤1.8μm，所述SOI单晶硅片的埋氧化层6的厚度≤0.2um，在一种可实施的方案中，所述SOI单晶硅片的厚度为450um，所述埋氧化层6 的厚度为0.3um，所述顶层硅7的厚度为0.8um。可以理解的是，上述SOI单晶硅片的厚度仅是一个优选实施例，在其它可实施的方案中，其厚度也可选择为460um或470um或480um等，同理，所述埋氧化层6的厚度也可以为0.4um 或0.5um等，所述顶层硅7的厚度也可以为0.9um或
1.0um等。
[0048] 进一步的，基于所提供的SOI单晶硅片开始执行步骤S100。具体的，在 SOI单晶硅片的顶层硅7上注入硼离子，以所述顶层硅7的上表面(所述SOI 单晶硅片的上表面为刻蚀面，利用硅深度反应离子刻蚀技术(DRIE)刻蚀出压敏电阻1的图形，并刻蚀至露出除压敏电阻1所在区域外的所有埋氧化层6 后结束。步骤S100执行后，得到如图(b)所示的具有压敏电阻1的SOI单晶硅片，所述压敏电阻1的可是数量可以为多个，在一种可实施的方案中，所述压敏电阻1的数量为4个(其中，两个压敏电阻在图中未示出)。
[0049] S102、在所述埋氧化层6上沉积钝化保护层，在沉积后的钝化保护层上刻蚀微型孔8。
[0050] 在一种可实施的方案中，在所述埋氧化层6上沉积1.0um厚度的钝化保护层，并继续利用硅深度反应离子刻蚀技术(DRIE)刻蚀微型孔8。具体的，如图(c)所示，所述微型孔8贯穿所述钝化保护层和所述埋氧化层6的层叠厚度。优选的，所述微型孔8的个数可以为多个，以形成一系列微型孔8。所述微型孔8的孔径大小在为2μm～5μm之间，在本实施例中，所述微型孔8的孔径大小优选为4um。
[0051] S104、沿所述微型孔8的中心线方向向所述SOI单晶硅片底层硅的底部方向刻蚀。
[0052] 具体的，继续利用硅深度反应离子刻蚀技术(DRIE)，沿所述微型孔8 的中心线方向向所述SOI单晶硅片底层硅的底部方向刻蚀，如图(d)所示，刻蚀深度与所需压力敏感薄膜的厚度9相同，所述压力敏感薄膜的厚度9可以根据实际涉及需求设定，在这里不做限定，具体可以通过所述微型孔8的尺寸来控制所述压力敏感薄膜的厚度9，尺寸越大所述压力敏感薄膜的厚度9越厚，优选的，在本实施例中，所述压力敏感薄膜的厚度9可以为8um。
[0053] S106、在所述微型孔8的侧壁上沉积钝化保护层。
[0054] 具体的，所述钝化保护层的沉积厚度可以根据需要设定，优选的，在本实施例中，可以在所述微型孔8的侧壁上沉积0.4um厚度的钝化保护层。
[0055] S108、剥离所述微型孔8底部的钝化保护层，继续沿所述微型孔8的中心线向所述底层硅的底部刻蚀。
[0056] 具体的，可以利用反应离子刻蚀技术(RIE)玻璃所述微型孔8底部的钝化保护层，然后继续利用硅深度反应离子刻蚀技术(DRIE)基于所述微型孔8 的底部，沿所述微型孔8的中心线向所述底层硅的底部刻蚀刻蚀，如图(e) 所示，深度与所需设计的真空压力腔体的高度10相同，且，所述压力敏感薄膜的下表面为所述真空压力腔体2的上表面。所述真空压力腔体的高度10可以根据实际设计需求设定，在这里不做限定，优选的，在本实施例中，所述真空压力腔体的高度10可以为20um。
[0057] S110、通过所述微型孔8采用湿法腐蚀工艺腐蚀所述底层硅，形成所述真空压力腔体2，并同时释放所述压力敏感薄膜。
[0058] 具体的，所述SOI单晶硅片中共有8个(111)晶面，他们分别是SOI单晶硅片的上、下两个面以及与上下两面呈19.47°夹角的且两两之间相互交错的6个(111)晶面组成，通过微型孔采用KOH溶液或者TMAH腐蚀溶液在所述底层硅内部进行腐蚀，可以充分利用SOI单晶硅片的(111)晶面的晶向排布的特殊性，结合KOH溶液或者TMAH腐蚀溶液各向异性腐蚀特点，在对所述底层硅充分腐蚀后自停止，从而最终形成由该8个(111)晶面构造而成的真空压力腔体2。且在所述真空压力腔体2形成的同时释放所述压力敏感薄膜，实现了压力敏感薄膜厚度的均匀性和一致性，执行步骤S110后，形成如图(f)所示的结构。
[0059] S112、腐蚀所述SOI单晶硅片的表面上已沉积的钝化层，在所述微型孔8 内沉积低应力多晶硅3，并刻蚀掉所述SOI单晶硅片表面上多余的低应力多晶硅3；
[0060] 具体的，在一种可实施的方案中，可以理由BOE(缓冲氧化物刻蚀液)腐蚀溶液腐蚀所述已沉积的钝化保护层，并在所述微型孔内沉积低应力多晶硅3，用以填充所述微型孔8，并在填充满所述微型孔8后利用硅深度反应离子刻蚀技术(DRIE)刻蚀掉在填充所述微型孔8的过程中散落在所述SOI单晶硅体表面的多余的低应力多晶硅3，步骤S112完成后，形成如图(g)所示的结构。
[0061] S114、在所述SOI单晶硅片的上表面沉积终级钝化层5，在所述终级钝化层5上制备
欧姆接触区和引线孔11；
[0062] 具体的，在上述步骤之后，在最后结构的所述SOI单晶硅片的上表面沉积所需厚度的终级钝化层5，沉积厚度可以根据需要设定，优选的，在本实施例中，沉积厚度为0.2um，可以理解的是，如图(h)所示，沉积后的终级钝化层5覆盖所述埋氧化层6、所述压敏电阻1以及所述微型孔8的顶部。进一步的，在所述终级钝化层5上制备欧姆接触区和引线孔11。
[0063] S116、在所述终级钝化层5上溅射复合金属薄膜，形成金属引线4和焊盘。
[0064] 具体的，在所述终级钝化层5上溅射所需厚度的Ta/Pt/Au复合金属薄膜，并利用利用等离子刻蚀技术刻蚀形成Ta/Pt/Au金属引线和焊盘，其中，溅射的复合金属薄膜能够注入所述引线孔11中，执行步骤S116后，形成如图(i) 所示的结构。
[0065] 以上所述，以上实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行
修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的精神和范围。
