技术领域
[0001] 本
发明涉及
半导体制造技术，特别涉及一种浮栅制造过程中氮化硅层的去除方法。
背景技术
[0002] 自对准浮栅(self align floating gate)被广泛的应用于闪存(flash memory)如NOR闪存的存储单元的制造过程中。
[0003]
现有技术的一种浮栅的制备方法中包括以下过程：
[0004] 如图1所示，在
晶圆衬底1如硅衬底上依次沉积
氧化硅层2和氮化硅层3，通过
光刻在衬底1上形成浅沟槽4，该浅沟槽4贯穿氮化硅层3和氧化硅层2，如图2所示。继续沉积氧化硅，形成
浅沟槽隔离(STI)5，如图3所示。对浅沟槽隔离5进行化学机械
研磨(CMP)直至在表面露出氮化硅层3，此时氮化硅层3被浅沟槽隔离5分割成彼此分离的若干独立结构，如图4所示。如图5所示，去除氮化硅层3，形成若干个凹槽6。沉积
多晶硅并进行化学机械研磨而形成如图6所示的彼此分离的多晶硅7。形成多晶硅之后，继续进行制备浮栅的随后各个现有工艺过程，以形成浮栅结构。
[0005] 上述现有技术的制造过程中，请参照图4至图6，氮化硅层3通过干法或者湿法蚀刻的方法一次性移除，当去除所述氮化硅层3形成凹槽6后，凹槽6的开口宽度小于槽底宽度，当在凹槽6中沉积多晶硅7时，多晶硅7并不容易完全填满整个凹槽6，而易在凹槽6中出现空隙，产生
缺陷8(如图6中所示)，影响浮栅的制备，进而使得存储单元性能下降甚至失效。
发明内容
[0006] 有鉴于此，本发明提供一种浮栅制造过程中氮化硅层的去除方法，以保证在去除所述氮化硅层之后执行后续浮栅制造过程工艺时，沉积在去除氮化硅层形成的凹槽中的多晶硅能够完全填满整个凹槽，避免缺陷的产生。
[0007] 本发明的技术方案是这样实现的：
[0008] 一种浮栅制造过程中氮化硅层的去除方法，包括：
[0009] 提供基底，所述基底包含衬底和衬底之上依次沉积的氧化硅层和氮化硅层，以及浅沟槽隔离结构，所述浅沟槽隔离结构将所述氮化硅层分离成至少一个相互独立部分；
[0010] 去除部分氮化硅层；
[0011] 反复进行下述步骤，直到氮化硅层全部被去除：
[0012] 对去除部分氮化硅层后形成的凹槽
侧壁进行部分去除，并再次去除部分氮化硅层。
[0013] 进一步，所述氮化硅层全部被去除后所形成的凹槽开口宽度大于凹槽底部宽度。
[0014] 进一步，所述凹槽横截面呈倒梯形。
[0015] 进一步，去除部分氮化硅层采用湿法蚀刻方法，
刻蚀液为160℃热
磷酸，对氮化硅的蚀刻率为 蚀刻时间为5min。
[0016] 进一步，对凹槽侧壁进行部分去除采用湿法蚀刻方法，刻蚀液采用HF∶H2O为1∶200的
氢氟酸溶液，对氧化硅的蚀刻率为 蚀刻时间为5～10min。
[0017] 从上述方案可以看出，本发明的浮栅制造过程中氮化硅层的去除方法所提出的新方法，取代现有制造浮栅技术中一次性移除氮化硅层的步骤，其将氮化硅层的去除过程采用多步执行的方式，每一步骤中均去除部分的氮化硅层，并且每一步骤中，去除部分氮化硅层后，对形成的凹槽的侧壁也进行部分去除，因此在执行每一步的过程中，凹槽的侧壁之间的宽度便被拓宽，随着步骤的增加，每去除一部分的氮化硅层都相应的拓宽凹槽侧壁，这样所形成的凹槽结构，其开口的宽度便宽于凹槽底部的宽度，待将全部氮化硅层去除以后，整个凹槽便形成了横截面呈开口大于底部宽度的倒梯形形状。这种形状的凹槽结构在随后的浮栅制造工艺中，当向其中沉积多晶硅时，能够保证多晶硅完全填满整个凹槽，不在凹槽中留下空隙缺陷，保证了所制备的浮栅以及存储单元的
质量，保障了存储单元的可靠性。
附图说明
[0018] 图1至图4为现有技术以及本发明
实施例制备浮栅方法中从提供衬底到对浅沟槽隔离进行化学机械研磨过程中器件结构演化示意图；
[0019] 图5和图6为现有技术制备浮栅方法中去除氮化硅层和沉积多晶硅过程的器件结构演化示意图；
[0020] 图7为本发明浮栅制造过程中氮化硅层的去除方法的
流程图；
[0021] 图8至图12为采用本发明方法去除氮化硅层过程中器件结构演化示意图。
[0022] 附图中，各标号所对应的名称如下：
[0023] 1、衬底，2、氧化硅层，3、氮化硅层，4、浅沟槽，5、浅沟槽隔离，6、凹槽，7、多晶硅，8、缺陷
具体实施方式
[0024] 为使本发明的目的、技术方案及优点更加清楚明白，以下参照附图并举实施例，对本发明作进一步详细说明。
[0025] 本发明的浮栅制造过程中氮化硅层的去除方法，如图7所示，包括：
[0026] 提供基底，所述基底包含衬底和衬底之上依次沉积的氧化硅层和氮化硅层，以及浅沟槽隔离结构，所述浅沟槽隔离结构将所述氮化硅层分离成至少一个相互独立部分；
[0027] 去除部分氮化硅层；
[0028] 反复进行下述步骤，直到氮化硅层全部被去除：
[0029] 对去除部分氮化硅层后形成的凹槽侧壁进行部分去除，并再次去除部分氮化硅层。
[0030] 现结合浮栅制造过程，对本发明的方法进行进一步阐述。
[0031] 参照图1至图4，在晶圆衬底1如硅衬底上依次沉积氧化硅层2和氮化硅层3。其中，衬底1可以包含任何能够作为在其上构建半导体器件的
基础材料，比如硅衬底。
[0032] 通过光刻在衬底1上形成浅沟槽4，该浅沟槽4贯穿氮化硅层3和氧化硅层2。形成浅沟槽4的方法例如：在晶圆表面涂覆
光刻胶，对光刻胶进行曝光并显影，将预定义的图形转印至光刻胶上，然后以剩余的光刻胶为掩膜进行刻蚀，晶圆上未被光刻胶
覆盖的部分被依次刻蚀掉氮化硅层3、氧化硅层2以及部分衬底1，形成浅沟槽4。该浅沟槽4的底部位于衬底1中。
[0033] 在形成浅沟槽4之后的基底上，继续沉积氧化硅，该氧化硅填充进浅沟槽4中形成浅沟槽隔离(STI)5，并且覆盖被上述光刻过程所彼此分离的氮化硅层3。之后，对器件表面进行化学机械研磨(CMP)，以去除覆盖于所述氮化硅层3上的氧化硅，直到氮化硅层3露出表面。
[0034] 上述过程均为现有技术，采用现有常规方法即可实现，具体工艺过程此处不再赘述。
[0035] 参照图8至图12，去除所述氮化硅层3的一个具体实施例如下。
[0036] 如图8所示，去除部分氮化硅层3，使所述氮化硅层3的高度低于氧化硅的浅沟槽隔离5，形成凹槽6。去除部分氮化硅层3采用湿法蚀刻方法，刻蚀液为160℃热磷酸，对氮化硅的蚀刻率为 蚀刻时间为5min。
[0037] 如图9所示，去除部分氮化硅层3后，对所形成凹槽6部分的侧壁(即浅沟槽隔离5的侧壁)的氧化硅材料进行部分去除。去除部分氧化硅侧壁材料采用湿法蚀刻方法，刻蚀液采用HF∶H2O(重量比)为1∶200的氢氟
酸溶液，对氧化硅的蚀刻率为 蚀刻时间为5～10min。
[0038] 如图10所示，再次去除部分氮化硅层3。该过程与前述去除部分氮化硅层3的工艺过程相同，不再赘述。
[0039] 如图11所示，再次对所形成凹槽6部分的侧壁(即浅沟槽隔离5的侧壁)的氧化硅材料进行部分去除。该过程与前述去除部分侧壁材料的工艺过程相同，不再赘述。
[0040] 反复进行上述去除部分氮化硅层3和部分侧壁的过程。
[0041] 如图12所示，去除最后剩余的氮化硅层3。该过程与前述去除部分氮化硅层3的工艺过程相同，不再赘述。
[0042] 经过上述去除部分氮化硅层3并对去除氮化硅层3后形成的凹槽6侧壁进行部分去除的反复过程后，所形成的凹槽6呈一种倒梯形形状(凹槽6的开口宽度大于槽底宽度)。该倒梯形形状保证随后的浮栅制造工艺中，多晶硅能够充分地沉积进该凹槽6中，避免出现如图6中所示的缺陷，提高了所
支撑的浮栅以及器件的
稳定性，从而保障了存储单元的可靠性。上述过程的最后一步为去除氮化硅层3(如图12所示)，去除氮化硅层3之后不再去除部分侧壁的氧化硅材料，虽然去除所述氮化硅层3之后会形成如图12所示的靠近凹槽底部部分的开口宽度稍稍小于凹槽槽底宽度，但并不会影响到随后的多晶硅沉积以及之后的浮栅制造过程。
[0043] 随后的多晶硅沉积以及之后的浮栅制造过程均可采用现有已知的浮栅制造步骤进行，此处不再赘述。
[0044] 以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所做的任何
修改、等同替换、改进等，均应包含在本发明保护的范围之内。
