有机发光显示装置及其制造方法
阅读：2发布：2020-06-22
专利汇可以提供有机发光显示装置及其制造方法专利检索，专利查询，专利分析的服务。并且有机发光显示装置及其制造方法。一种有机发光显示装置具有 显示面板 ，该有机发光显示装置包括第一子 像素 、第二子像素、数据线和感测线。所述感测线可包括垂直感测线以及连接到垂直感测线的 水 平感测线。所述水平感测线可由存在于第一 基板 上的源/漏金属层形成，并且其连接到第一子像素的感测晶体管的第一 电极 的一个部分和连接到第二子像素的感测晶体管的第一电极的另一部分可被设置在与数据线交叉的区域中并且通过连接电极电连接，所述连接电极由存在于第一基板上的源/漏金属层下面的绝缘阻光层形成。，下面是有机发光显示装置及其制造方法专利的具体信息内容。
1.一种有机发光显示装置，该有机发光显示装置包括：
彼此间隔开地设置在第一基板上的第一子像素和第二子像素；
数据线，该数据线设置在所述第一子像素与所述第二子像素之间并且设置在垂直方向上；以及
感测线，所述感测线具有设置在所述第二子像素的一侧并且设置在所述垂直方向上的垂直感测线以及设置在与所述数据线交叉的水平方向上并且连接到所述垂直感测线的水平感测线，
其中，所述水平感测线由存在于所述第一基板上的源/漏金属层形成，并且所述水平感测线的连接到所述第一子像素的感测晶体管的第一电极的一个部分以及所述水平感测线的连接到所述第二子像素的感测晶体管的第一电极的另一部分被设置在与所述数据线交叉的区域中，并且
其中，所述水平感测线通过连接电极电连接，所述连接电极由存在于所述第一基板上的所述源/漏金属层下面的绝缘阻光层形成。
2.根据权利要求1所述的有机发光显示装置，其中，所述绝缘阻光层、设置在所述绝缘阻光层上的缓冲层、设置在所述缓冲层上的虚拟半导体层以及设置在所述虚拟半导体层上的层间绝缘层被设置在所述第一基板与所述源/漏金属层之间。
3.根据权利要求2所述的有机发光显示装置，其中，
位于所述水平感测线的一部分中的所述源/漏金属层通过形成在所述层间绝缘层和所述缓冲层中的第一接触孔连接到所述绝缘阻光层的一侧，
位于所述水平感测线的另一部分中的所述源/漏金属层通过形成在所述层间绝缘层和所述缓冲层中的第二接触孔连接到所述绝缘阻光层的另一侧，并且
所述虚拟半导体层被设置在所述第一接触孔与所述第二接触孔之间。
4.根据权利要求3所述的有机发光显示装置，其中，所述连接电极和所述虚拟半导体层被分支成至少两条线。
5.一种有机发光显示装置，该有机发光显示装置包括：
彼此间隔开地设置在第一基板上的第一子像素和第二子像素；
数据线，该数据线设置在所述第一子像素与所述第二子像素之间并且设置在垂直方向上；
感测线，所述感测线具有设置在所述第二子像素的一侧并且设置在所述垂直方向上的垂直感测线以及设置在与所述数据线交叉的水平方向上并且连接到所述垂直感测线的水平感测线，
其中，所述水平感测线由存在于所述第一基板上的源/漏金属层形成，并且所述水平感测线的连接到所述第一子像素的感测晶体管的第一电极的一个部分以及所述水平感测线的连接到所述第二子像素的感测晶体管的第一电极的另一部分被设置在与所述数据线交叉的区域中，并且
其中，所述水平感测线通过连接电极电连接，所述连接电极由存在于所述第一基板上的所述源/漏金属层下面的绝缘栅金属层形成。
6.根据权利要求5所述的有机发光显示装置，其中，第一绝缘层、设置在所述第一绝缘层上的所述绝缘栅金属层以及设置在所述绝缘栅金属层上的第二绝缘层被设置在所述第一基板与所述源/漏金属层之间。
7.根据权利要求6所述的有机发光显示装置，其中，
位于所述水平感测线的一个部分中的所述源/漏金属层通过形成在所述第二绝缘层中的第一接触孔连接到所述绝缘栅金属层的一侧，并且
位于所述水平感测线的另一部分中的所述源/漏金属层通过形成在所述第二绝缘层中的第二接触孔连接到所述绝缘栅金属层的另一侧。
8.一种有机发光显示装置，该有机发光显示装置包括：
彼此间隔开地设置在第一基板上的第一子像素和第二子像素；
数据线，该数据线设置在所述第一子像素与所述第二子像素之间并且设置在垂直方向上；
感测线，所述感测线具有设置在所述第二子像素的一侧并且设置在所述垂直方向上的垂直感测线以及设置在与所述数据线交叉的水平方向上并且连接到所述垂直感测线的水平感测线，
其中，所述水平感测线由存在于所述第一基板上的像素电极形成，并且所述水平感测线的连接到所述第一子像素的感测晶体管的第一电极的一个部分以及所述水平感测线的连接到所述第二子像素的感测晶体管的第一电极的另一部分被设置在与所述数据线交叉的区域中，并且
其中，所述水平感测线通过连接电极电连接，所述连接电极由存在于所述第一基板上的源/漏金属层下面的绝缘阻光层形成。
9.根据权利要求8所述的有机发光显示装置，其中，所述绝缘阻光层、设置在所述绝缘阻光层上的缓冲层、设置在所述缓冲层上的层间绝缘层以及设置在所述层间绝缘层上的保护层被设置在所述第一基板与所述像素电极之间。
10.根据权利要求9所述的有机发光显示装置，其中，
位于所述水平感测线的一个部分中的所述像素电极通过形成在所述保护层、所述层间绝缘层和所述缓冲层中的第一接触孔连接到所述绝缘阻光层的一侧，并且位于所述水平感测线的另一部分中的所述像素电极通过形成在所述保护层、所述层间绝缘层和所述缓冲层中的第二接触孔连接到所述绝缘阻光层的另一侧。
11.一种制造包括显示面板的有机发光显示装置的方法，该有机发光显示装置具有彼此间隔开地设置在第一基板上的第一子像素和第二子像素、在垂直方向上设置在所述第一子像素与所述第二子像素之间的数据线、以及感测线，所述感测线具有在所述垂直方向上设置在所述第二子像素的一侧的垂直感测线以及设置在与所述数据线交叉的水平方向上的水平感测线，所述方法包括以下步骤：
在所述第一基板上形成阻光层、缓冲层、半导体层和光致抗蚀剂；
利用所述光致抗蚀剂对所述阻光层、所述缓冲层和所述半导体层进行构图，以形成所述阻光层的一部分作为连接电极，并且留下所述半导体层的在所述连接电极上的一部分以形成虚拟半导体层；
去除所述光致抗蚀剂并且在所述第一基板上形成覆盖所述阻光层、所述连接电极、所述缓冲层、所述半导体层和所述虚拟半导体层的层间绝缘层；
在所述层间绝缘层中形成第一接触孔以使得所述阻光层的一侧被暴露，并且在所述层间绝缘层中形成第二接触孔以使得所述阻光层的另一侧被暴露；以及
在所述层间绝缘层上形成源/漏金属层以使得所述源/漏金属层的一个部分与所述阻光层的一侧接触，所述源/漏金属层的另一部分与所述阻光层的另一侧接触，以将所述垂直感测线和所述水平感测线电连接。
12.根据权利要求11所述的方法，其中，在形成所述虚拟半导体层的步骤中，通过半色调掩模对存在于所述第一接触孔和所述第二接触孔中的光致抗蚀剂进行构图，通过全色调掩模对存在于所述虚拟半导体层部分中的光致抗蚀剂进行构图。
13.根据权利要求11所述的方法，其中，形成所述阻光层、所述缓冲层、所述虚拟半导体层和所述层间绝缘层的步骤包括以下步骤：在所述第一基板与所述源/漏金属层之间设置所述阻光层、所述缓冲层、所述虚拟半导体层和所述层间绝缘层。
14.根据权利要求11所述的方法，其中，形成所述源/漏金属层的步骤还包括以下步骤：
将位于所述水平感测线的一部分中的所述源/漏金属层通过形成在所述层间绝缘层和所述缓冲层中的所述第一接触孔连接到所述阻光层的一侧；以及
将位于所述水平感测线的另一部分中的所述源/漏金属层通过形成在所述层间绝缘层和所述缓冲层中的所述第二接触孔连接到所述阻光层的另一侧，
其中，所述虚拟半导体层被设置在所述第一接触孔与所述第二接触孔之间。
15.根据权利要求11所述的方法，其中，形成所述连接电极的步骤包括以下步骤：将所述连接电极和所述虚拟半导体层分支成至少两条线。
有机发光显示装置及其制造方法
技术领域
[0001] 本公开涉及有机发光显示装置及其制造方法。
背景技术
[0003] 在上述显示装置当中，有机发光显示装置包括显示面板，该显示面板包括多个子像素以及驱动显示面板的驱动器。该驱动器包括向显示面板供应扫描信号(或选通信号)的扫描驱动器以及向显示面板供应数据信号的数据驱动器。
[0004] 在有机发光显示装置中，当扫描信号和数据信号被供应给以矩阵形式设置的子像素时，所选择的子像素发射光以显示图像。有机发光显示装置具有这样的问题：当它长时间使用时，子像素中所包括的元件的特性(阈值电压、电流和迁移率)改变。为了补偿该问题，提出了增加用于感测子像素中所包括的元件的特性的电路的方案。
[0005] 在增加感测电路的方案中，在各个子像素中增加感测晶体管和感测线。增加感测电路的方案相对增加了显示面板的布局设计的复杂度。显示面板的布局设计的复杂度的增加导致不同类型的线(或布线)彼此交叠的区域的增加。
[0006] 在传统上提出的结构中，在不同类型的线彼此交叠的部分中静电短路、副产物或者由于副产物和静电导致的短路发生频率看起来较高。这导致显示面板的显示表面的特定线中的线缺陷，从而导致差的图像质量。因此，需要研究增加感测电路的方案以解决制造显示面板的过程中可能出现的问题。发明内容
[0007] 本公开的一方面提供了一种具有显示面板的有机发光显示装置，该有机发光显示装置包括第一子像素、第二子像素、数据线和感测线。所述第一子像素和所述第二子像素彼此间隔开地设置在第一基板上。所述数据线被设置在第一子像素与第二子像素之间并且被设置在垂直方向上。所述感测线可包括设置在第二子像素的一侧并且设置在垂直方向上的垂直感测线以及设置在与数据线交叉的水平方向上并且连接到垂直感测线的水平感测线。所述水平感测线可由存在于第一基板上的源/漏金属层形成，并且该源/漏金属层的连接到第一子像素的感测晶体管的第一电极的一个部分和该源/漏金属层的连接到第二子像素的感测晶体管的第一电极的另一部分可设置在与数据线交叉的区域中并且通过连接电极电连接，所述连接电极由存在于第一基板上的源/漏金属层下面的绝缘阻光层形成。
[0008] 本公开的另一方面提供了一种具有显示面板的有机发光显示装置，该有机发光显示装置包括第一子像素、第二子像素、数据线和感测线。所述第一子像素和第二子像素彼此间隔开地设置在第一基板上。所述数据线被设置在第一子像素与第二子像素之间并且被设置在垂直方向上。所述感测线可包括设置在第二子像素的一侧并且设置在垂直方向上的垂直感测线以及设置在与数据线交叉的水平方向上并且连接到垂直感测线的水平感测线。所述水平感测线可由存在于第一基板上的源/漏金属层形成，并且该源/漏金属层的连接到第一子像素的感测晶体管的第一电极的一个部分和该源/漏金属层的连接到第二子像素的感测晶体管的第一电极的另一部分可被设置在与数据线交叉的区域中并且通过连接电极电连接，所述连接电极由存在于第一基板上的源/漏金属层下面的绝缘栅金属层形成。
[0009] 本公开的另一方面提供了一种具有显示面板的有机发光显示装置，该有机发光显示装置包括第一子像素、第二子像素、数据线和感测线。所述第一子像素和第二子像素彼此间隔开地设置在第一基板上。所述数据线被设置在第一子像素与第二子像素之间并且被设置在垂直方向上。所述感测线可包括设置在第二子像素的一侧并且设置在垂直方向上的垂直感测线以及设置在与数据线交叉的水平方向上并且连接到垂直感测线的水平感测线。所述水平感测线可由存在于第一基板上的像素电极形成，并且该像素电极的连接到第一子像素的感测晶体管的第一电极的一个部分和该像素电极的连接到第二子像素的感测晶体管的第一电极的另一部分可被设置在与数据线交叉的区域中并且通过连接电极电连接，所述连接电极由存在于第一基板上的源/漏金属层下面的绝缘阻光层形成。
[0010] 本公开的另一方面提供了一种制造包括显示面板的有机发光显示装置的方法，该有机发光显示装置具有彼此间隔开地设置在第一基板上的第一子像素和第二子像素、在垂直方向上设置在第一子像素与第二子像素之间的数据线、以及具有在垂直方向上设置在第二子像素的一侧的垂直感测线和设置在与数据线交叉的水平方向上的水平感测线的感测线。所述制造有机发光显示装置的方法包括以下步骤：在第一基板上形成阻光层、缓冲层、半导体层和光致抗蚀剂；利用光致抗蚀剂对阻光层、缓冲层和半导体层进行构图，以形成阻光层的一部分作为连接电极，并且留下半导体层的在连接电极上的一部分以形成虚拟半导体层；去除光致抗蚀剂并且在第一基板上形成覆盖阻光层、连接电极、缓冲层、半导体层和虚拟半导体层的层间绝缘层；在层间绝缘层中形成第一接触孔以使得阻光层的一侧被暴露，并且在层间绝缘层中形成第二接触孔以使得阻光层的另一侧被暴露；以及在层间绝缘层上形成源/漏金属层以使得源/漏金属层的一个部分与阻光层的一侧接触并且源/漏金属层的另一部分与阻光层的另一侧接触，以将垂直感测线和水平感测线电连接。附图说明
[0012] 图1是根据本公开的第一实施方式的有机发光显示装置的框图。
[0013] 图2是子像素的电路图。
[0014] 图3是传统上提出的子像素的电路图。
[0015] 图4是根据本公开的第一实施方式的子像素的电路图。
[0016] 图5是根据本公开的第一实施方式的显示面板的横截面图。
[0017] 图6是示出根据实验示例的子像素的一部分的平面图。
[0018] 图7是具体地示出图6的一部分的放大图。
[0019] 图8是沿图7的线A1-A2和B1-B2截取的横截面图。
[0020] 图9包括示出形成阻光层的工艺的一部分的横截面图。
[0021] 图10是具体地示出图9所示的工艺的一部分的示图。
[0022] 图11是示出数据线与感测线之间的交叠部分中出现的问题的横截面图。
[0023] 图12至、图13、图14、图15、图16和图17是示出根据本公开的第一实施方式的子像素的一部分的平面布局的层的示图。
[0024] 图18是沿图17的线C1-C2截取的横截面图。
[0025] 图19和图20是示出根据本公开的第一实施方式的连接结构的平面图和横截面图。
[0026] 图21和图22是示出根据本公开的第二实施方式的连接结构的平面图和横截面图。
[0027] 图23和图24是示出根据本公开的第三实施方式的连接结构的平面图和横截面图。
[0028] 图25和图26是示出基于本公开的实施方式制造的第一显示面板的子像素的一部分的平面图以及示出改进部分的横截面图。
[0029] 图27和图28是示出基于本公开的实施方式制造的第二显示面板的子像素的一部分的平面图以及示出改进部分的横截面图。
具体实施方式
[0030] 现在将详细参照本公开的实施方式，其示例示出于附图中。
[0031] 以下，将参照附图详细描述本公开的具体实施方式。
[0032] 图1是根据本公开的第一实施方式的有机发光显示装置的框图，图2是子像素的电路图，图3是传统上提出的子像素的电路图，图4是根据本公开的第一实施方式的子像素的电路图，图5是根据本公开的第一实施方式的显示面板的横截面图。
[0034] 图像处理单元110将数据使能信号DE与从外部供应的数据信号DATA一起输出。除了数据使能信号DE以外，图像处理单元110可输出垂直同步信号、水平同步信号和时钟信号中的一个或更多个，这里为了描述方便，这些信号的描述将被省略。
[0035] 定时控制器120接收数据使能信号DE或者包括垂直同步信号、水平同步信号和时钟信号的驱动信号以及数据信号DATA。定时控制器120基于驱动信号输出用于控制扫描驱动器140的操作定时的选通定时控制信号GDC以及用于控制数据驱动器130的操作定时的数据定时控制信号DDC。
[0036] 响应于从定时控制器120供应的数据定时控制信号DDC，数据驱动器130对从定时控制器120供应的数据信号DATA进行采样并将其锁存，并且将锁存的信号转换为伽马参考电压并且输出它。数据驱动器130通过数据线DL1至DLn输出数据信号DATA。数据驱动器130可按照集成电路(IC)的形式提供。
[0037] 响应于从定时控制器120供应的选通定时控制信号GDC，扫描驱动器140在使选通电压的电平移位的同时输出扫描信号。扫描驱动器140通过扫描线GL1至GLm输出扫描信号。扫描驱动器140可按照集成电路(IC)的形式或者按照面板上栅极的方式形成在显示面板
150上。
150上。
[0038] 响应于分别从数据驱动器130和扫描驱动器140供应的数据信号DATA和扫描信号，显示面板150显示图像。显示面板150包括进行操作以显示图像的子像素SP。
[0039] 子像素根据顶部发射方案、底部发射方案或双发射方案来形成。子像素SP包括红色子像素、绿色子像素和蓝色子像素，或者包括白色子像素、红色子像素、绿色子像素和蓝色子像素。子像素SP可根据发射特性具有一个或更多个不同的发射区域。
[0041] 开关晶体管SW执行开关操作，使得响应于通过第一扫描线GL1供应的扫描信号而通过第一数据线DL1供应的数据信号作为数据电压被存储在电容器Cst中。驱动晶体管DR进行操作以使得驱动电流根据存储在电容器Cst中的数据电压而在第一电源线EVDD与第二电源线EVSS之间流动。OLED根据通过驱动晶体管TR形成的驱动电流而发射光。
[0042] 补偿电路CC是增加到子像素的内部以补偿驱动晶体管DR的阈值电压的电路。补偿电路CC包括一个或更多个晶体管。补偿电路CC可以根据补偿方法而不同地配置，其细节将如下描述。
[0043] 如图3和图4所示，补偿电路CC包括感测晶体管ST和感测线VREF。感测晶体管ST连接在驱动晶体管DR的源极线与OLED的阳极电极(或感测节点)之间。感测晶体管ST进行操作以将通过感测线VREF传送的初始化电压(或感测电压)供应给感测节点或者感测感测节点的电压或电流。
[0044] 开关晶体管SW的第一电极连接到第一数据线DL，其第二电极连接到驱动晶体管DR的栅极。驱动晶体管DR的第一电极连接到第一电源线EVDD，其第二电极连接到OLED的阳极电极。电容器Cst的第一电极连接到驱动晶体管DR的栅极，其第二电极连接到OLED的阳极电极。OLED的阳极电极连接到驱动晶体管DR的第二电极，其阴极电极连接到第二电源线EVSS。感测晶体管ST的第一电极连接到感测线VREF，其第二电极连接到OLED的阳极电极(感测节点)。
[0045] 根据补偿算法(或者补偿电路的配置)，感测晶体管ST的操作时间可与开关晶体管SW的操作时间相似、相同或不同。例如，开关晶体管SW的栅极可连接到1a扫描线GL1a，感测晶体管ST的栅极可连接到1b扫描线GL1b。在另一示例中，连接到开关晶体管SW的栅极的1a扫描线和连接到感测晶体管ST的栅极的1b扫描线GL1b可连接以被共同地共享。
[0046] 感测线VREF可连接到数据驱动器。在这种情况下，数据驱动器可在非显示周期或者图像的N帧(N是等于或大于1的整数)期间感测子像素的感测节点并且实时地生成感测结果。此外，即使开关晶体管SW和感测晶体管ST同时导通，数据驱动器通过感测线VREF执行感测操作，因此控制不输出数据信号。
[0047] 根据感测结果补偿的对象可以是数字形式的数据信号、模拟形式的数据信号或者伽马电压。基于感测结果生成补偿信号(或补偿电压)的补偿电路可被实现为数据驱动器的内部电路、定时控制器的内部电路或者单独的电路。
[0048] 在图3中，作为示例示出具有3晶体管/1电容器结构(包括开关晶体管SW、驱动晶体管DR、电容器Cst、OLED和感测晶体管ST)的子像素。然而，当增加了补偿电路时，子像素可被配置为具有3T2C、4T2C、5T1C或6T2C结构。
[0049] 此外，图3所示的现有技术中所提出的子像素的电路以及根据本公开的第一实施方式的子像素的电路在阻光层LS的配置方面不同。提供阻光层LS以用于阻挡环境光。当阻光层LS由金属形成时，可能发生充入寄生电压的问题，因此，阻光层LS连接到驱动晶体管DR的源极。
[0050] 如图3所示，在现有技术中，阻光层LS仅被设置在驱动晶体管DR的沟道区域下面。相比之下，如图4所示，在本公开的第一实施方式中，阻光层LS被设置在开关晶体管SW和感测晶体管ST的沟道区域下面以及驱动晶体管DR的沟道区域下面。
[0051] 在现有技术中，阻光层LS被形成为简单地阻挡环境光。然而，在本公开的第一实施方式中，阻光层LS用作要连接到其它电极或线或者要形成电容器的电极。
[0052] 如图5所示，基于上面参照图4描述的子像素的电路，子像素形成在第一基板150a的显示区域AA中。通过保护膜(或保护基板)150b来密封形成在显示区域AA中的子像素。NA表示非显示区域。
[0053] 子像素按照红色(R)、白色(W)、蓝色(B)和绿色(G)的顺序水平或垂直地设置在显示区域AA中。红色(R)、白色(W)、蓝色(B)和绿色(G)子像素形成单个像素P。然而，子像素的设置顺序可根据发射材料、发射区域和补偿电路的配置(或结构)而不同地修改。
[0054] 当基于图4的子像素的电路制造显示面板时，显示面板的布局设计的复杂度可相对增加。显示面板的布局设计的复杂度的增加可导致不同类型的线(或布线)彼此交叠的区域的增加。
[0055] 根据实验结果，图4的子像素的电路在不同类型的线当中的数据线与感测线之间的交叠部分中静电短路、由于副产物和静电导致的短路的发生频率较高。这一问题导致显示面板的显示表面的特定线中的线缺陷，从而导致有缺陷的图像质量。
[0056] 以下，将进一步描述实验结果。然而，将简要示出第一至第四子像素的设置以及与其周围形成的信号线或电源线之间的连接关系(可通过图3和图4知道具体连接关系，因此将简单地描述重要部分以外的部分)。
[0057] 图6是示出根据实验示例的子像素的一部分的平面图，图7是具体地示出图6的一部分的放大图，图8是沿图7的线A1-A2和B1-B2截取的横截面图。
[0058] 如图6至图8所示，在显示面板中，第一子像素SPn1至第四子像素SPn4形成像素，所形成的子像素的量与分辨率对应。例如，第一子像素SPn1可被选为红色子像素R，第二子像素SPn2可被选为白色子像素W，第三子像素SPn3可被选为蓝色子像素B，第四子像素SPn4可被选为绿色子像素G。
[0059] 第一电源线EVDD在垂直方向上设置在第一子像素SPn1的左侧。第一电源线EVDD共同地连接到第一子像素SPn1和第二子像素SPn2。第一数据线DLn1和第二数据线DLn2设置在第一子像素SPn1与第二子像素SPn2之间。第一数据线DLn1连接到第一子像素SPn1，第二数据线DLn2连接到第二子像素SPn2。
[0060] 感测线VREF在垂直方向上设置在第三子像素SPn3的左侧。感测线VREF共同地连接到第一子像素SPn1至第四子像素SPn4。第三数据线DLn3和第四数据线DLn4设置在第三子像素SPn3与第四子像素SPn4之间。第三数据线DLn3连接到第三子像素SPn3，第四数据线DLn4连接到第四子像素SPn4。
[0061] 扫描线GL1在水平方向上设置在第一子像素SPn1至第四子像素SPn4中的每一个所包括的感测晶体管ST的区域中。扫描线GL1连接到感测晶体管ST和开关晶体管SW的栅极。
[0062] 感测线VREF包括设置在垂直方向上的垂直感测线VREFM以及设置在水平方向上的水平感测线VREFS。在实验示例中，为了共同地将第一子像素SPn1连接到第四子像素SPn4，水平感测线VREFS用作连接电极(或桥电极)。
[0063] 使用连接电极的原因是因为，由于数据线DLn1至DLn4设置在第一子像素SPn1与第二子像素SPn2之间以及第三子像素SPn3与第四子像素SPn4之间，所以第一子像素SPn1至第四子像素SPn4需要在避免数据线DLn1至DLn4与第一子像素SPn1至第四子像素SPn4之间的电连接的同时全部连接到感测线VREF。
[0064] 在实验示例中，为了将感测线VREF连接到全部的第一子像素SPn1至第四子像素SPn4，水平感测线VREFS利用形成在第一基板150a上的阻光层151来配置，并且水平感测线VREFS和垂直感测线VREF电连接。
[0065] 如图8所示，在以交叠方式经过第一数据线DLn1和第二数据线DLn2的区域的水平感测线VERFS部分中，阻光层151、缓冲层152、第二绝缘层156和源/漏金属层157层叠。水平感测线VREFS被配置成阻光层151，并且阻光层151和源/漏金属层157通过第一接触孔CH1电连接。
[0066] 源/漏金属层157的一部分形成第一数据线DLn1和第二数据线DLn2，其另一部分电连接到阻光层151。因此，数据线与水平感测线之间的交叠部分被定义成不同类型的线彼此交叉的区域。
[0067] 以下，将描述在作为不同类型的线的数据线与感测线之间的交叠部分中产生由于静电短路引起的短路、或者由于副产物或者副产物和静电引起的短路的原因。
[0068] 图9包括示出形成阻光层的工艺的一部分的横截面图，图10是具体地示出图9所示的工艺的一部分的示图，图11是示出数据线与感测线之间的交叠部分中出现的问题的横截面图。
[0069] 如图9的(a)所示，在第一基板150a上形成阻光层151、缓冲层152、半导体层153和光致抗蚀剂PR，并且利用半色调掩模将光致抗蚀剂PR构图为特定形状。如图9的(b)所示，利用第一蚀刻剂(例如，BOE)对缓冲层152和半导体层153的形成在光致抗蚀剂PR下面的部分进行蚀刻。如图9的(c)所示，利用第二蚀刻剂(例如，铜(Cu)蚀刻剂)蚀刻阻光层151的一部分。如图9的(d)所示，通过灰化完整地去除光致抗蚀剂PR。如图9的(e)所示，利用剥离工艺等去除从半导体层153的一部分并且从各个层突出的尖端。
[0070] 水平感测线由阻光层151形成，并且源/漏金属层按照交叠方式经过水平感测线的区域。因此，通过上述工艺形成水平感测线。然而，当通过上述工艺制造显示面板时，在数据线与感测线之间的交叠部分中产生静电短路、由于副产物或者副产物和静电引起的短路，因此检查并研究了其原因。
[0071] 如图10的(d’)和(d”)所示，结果表明，光致抗蚀剂PR和缓冲层152的残余物(以下称作“副产物”)附着到阻光层151与缓冲层152之间的界面。在缓冲层152上形成第二绝缘层，但是不容易仅利用第二绝缘层的厚度来消除界面不均匀(不稳定的均匀度)的问题。
[0072] 因此，如图11所示，由于数据线DLn1与形成水平感测线的阻光层151之间的交叠部分的界面不均匀，所以有很高的概率产生由于静电短路(ESD)引起的短路、由于副产物或者副产物和静电引起的短路，因此需要其改进。
[0073] 进行了各种实验以解决实验示例中出现的问题，通过以下实施方式改进和/或防止了所述问题。
[0074] 图12至图17是示出根据本公开的第一实施方式的子像素的一部分的平面布局的层的示图，图18是沿图17的线C1-C2截取的横截面图。这里，图12至图17主要基于子像素的短路区域，因此很难看见发射区域(存在于短路区域上面)。
[0075] 如图12至图18所示，在显示面板中，第一子像素SPn1和第二子像素SPn2设置在水平方向上。可从图6的实验示例看出，一个像素包括四个子像素，并且所形成的子像素的量与分辨率对应。例如，第一子像素SPn1可被选为红色子像素R，第二子像素SPn2可被选为白色子像素W，第三子像素(未示出)可被选为蓝色子像素，第四子像素(未示出)可被选为绿色子像素。然而，这仅是示例，像素可包括三个子像素，并且其颜色设置可不同地修改，不限于此。
[0076] 第一电源线EVDD在垂直方向上设置在第一子像素SPn1的左侧。第一电源线EVDD共同地连接到第一子像素SPn1和第二子像素SPn2。第一数据线DLn1和第二数据线DLn2设置在第一子像素SPn1与第二子像素SPn2之间。第一数据线DLn1连接到第一子像素SPn1，第二数据线DLn2连接到第二子像素SPn2。
[0077] 扫描线GL1在水平方向上设置在第一子像素SPn1和第二子像素SPn2中的每一个中所包括的感测晶体管ST的区域中。扫描线GL1连接到感测晶体管ST的栅极和开关晶体管SW的栅极。
[0078] 将根据工艺顺序简要描述形成第一子像素SPn1和第二子像素SPn2的工艺。
[0079] 在第一基板150a上形成阻光层151并且将其分割以分别对应于驱动晶体管DR、感测晶体管ST和开关晶体管SW的沟道区域。另外，阻光层151用作用于电连接水平感测线的连接电极CNT，因此，阻光层151被分割以对应于第一子像素SPn1和第二子像素SPn2。在连接电极CNT与数据线交叠的区域中连接电极CNT可分支为至少两条线。在这种情况下，连接电极CNT与数据线之间的寄生电容可减小。
[0080] 可从图9的工艺看出，层叠在第一基板150a上的阻光层151、缓冲层152、半导体层153和光致抗蚀剂PR被构图。因此，形成图12所示的配置的层包括阻光层151、缓冲层152和半导体层153。即，通过相同的掩模对阻光层151、缓冲层152和半导体层153进行构图，并且可按照岛状物的形式将这些层全部图案化。在半导体层153中，通过金属化工艺将源区和漏区改变为金属。然而，半导体层153的部分区域(例如，沟道区域)没有改变为金属。
[0081] 在半导体层153上形成第一绝缘层154，并且在第一绝缘层154上形成栅金属层155。第一绝缘层154可被定义成栅绝缘层，并且类似之上形成的栅极，可按照岛状物的形式对栅绝缘层进行构图。
[0082] 栅金属层155包括将第一子像素SPn1和第二子像素SPn2与第一电源线EVDD电连接的第一栅金属层155a。第一栅金属层155a可被构图为具有L形状的电极以共同地将第一电源线EVDD与第一子像素SPn1和第二子像素SPn2连接。
[0083] 栅金属层155包括第二栅金属层155b，其被分割以对应于第一子像素SPn1和第二子像素SPn2的驱动晶体管DR。第二栅金属层155b成为驱动晶体管DR的栅极。第二栅金属层155b可被构图为在垂直方向上较长的条形电极。
[0084] 栅金属层155包括第三栅金属层155c，其被分割以对应于第一子像素SPn1和第二子像素SPn2的开关晶体管SW和感测晶体管ST。第三栅金属层155c成为开关晶体管SW和感测晶体管ST的栅极。第三栅金属层155c可设置在水平方向上并且在子像素的外侧区域中被构图以分支成至少两条线。在这种情况下，第三栅金属层155c和与第三栅金属层155c交叉的数据线、第一电源线和感测线之间的寄生电容可减小。
[0085] 第二绝缘层156形成在栅金属层155上。第二绝缘层156可被定义为将下结构与形成在上侧的结构电绝缘的层间绝缘层。暴露下结构的部分的多个接触孔形成在第二绝缘层156中。所述多个接触孔通过孔掩模来形成。暴露连接电极CNT的部分的第一接触孔CH1和第二接触孔CH2通过孔掩模形成在连接电极CNT的一侧和另一侧。
[0086] 源/漏金属层157形成在第二绝缘层156上。源/漏金属层157被分割成形成第一电源线EVDD、数据线DLn1和DLn2和感测线VREF的线以及形成子像素和电容器内所包括的晶体管的电极。
[0087] 参照与源/漏金属层157的一部分对应的驱动晶体管DR部分，源/漏金属层157连接到源区和漏区的半导体层153s和153d以分别成为驱动晶体管DR的源极157s和漏极157d。沟道区域的半导体层153a由阻光层151保护。
[0088] 第三绝缘层158形成在源/漏金属层157上。第三绝缘层158可被定义为用于保护形成在第一基板150a上的晶体管的保护层。
[0089] 滤色器159被形成为与第三绝缘层158上的开口区域对应。当形成在下面的OLED发射白光时，在第三绝缘层158上形成滤色器159。然而，当OLED发射诸如红光、绿光和蓝光的有色光时，在第三绝缘层158上不形成滤色器159。
[0090] 第四绝缘层160形成在第三绝缘层158上。第四绝缘层160可被定义为将表面平坦化的涂层。第三绝缘层158和第四绝缘层160可具有暴露源极157s的一部分的接触孔。
[0091] 像素电极161形成在第四绝缘层160上。像素电极161可被定义为OLED的阳极电极。像素电极161通过第四绝缘层160电连接到暴露的源极157s。像素电极161可选择性地设置为透明电极以用于允许从有机发射层发射的光在朝着第一基板150a的方向上出射。
[0092] 堤层162形成在第四绝缘层160上。堤层162具有暴露像素电极161的一部分的开口区域，并且限定实质发射区域。
[0093] 有机发射层163形成在堤层162上。有机发射层163是发射光的层，其可发射白光或者诸如红光、绿光或蓝光的有色光。除了发射层以外，有机发射层163还可包括诸如空穴注入层、空穴传输层、电子传输层和电子注入层的功能层或者诸如空穴阻挡层和层间缓冲层的补偿层。
[0094] 上电极164形成在有机发射层163上。上电极164可被定义为OLED的阴极电极。上电极164电连接到第二电源线(未示出)。上电极164可选择性地设置为不透明电极以允许从有机发射层发射的光仅在朝着第一基板150a的方向出射。然而，根据显示面板的目的或功能，为了允许从有机发射层发射的光在与第一基板150a相反的方向上出射，上电极164也可被选择性地设置为透明电极。
[0095] 另外，电容器Cst形成在第一子像素SPn1和第二子像素SPn2中的每一个中。电容器Cst可利用阻光层的一部分、半导体层的一部分、源/漏金属层的一部分和像素电极的一部分形成为具有双层结构的电容器。当以这种方式形成电容器Cst时，即使在窄区域内电容器的电容也可增加。然而，这仅是示例，电容器Cst可被定义为具有各种形状，而不限于此。
[0096] 第一子像素SPn1和第二子像素SPn2的感测晶体管ST通过水平感测线VREFS和连接电极CNT电连接到垂直感测线VREFM。
[0097] 以下，说明解决数据线与感测线之间的交叠部分中所出现的问题的实施方式。
[0098] 图19和图20是示出根据本公开的第一实施方式的连接结构的平面图和横截面图，图21和图22是示出根据本公开的第二实施方式的连接结构的平面图和横截面图，图23和图24是示出根据本公开的第三实施方式的连接结构的平面图和横截面图。
[0099] 如图19和图20所示，在本公开的第一实施方式中，在跳过连接电极CNT的方向上，即，在水平方向(或者与数据线交叉的方向)上形成虚拟半导体层153。虚拟半导体层153被设置在连接电极CNT与数据线之间的交叠区域(或交叠部分)中。虚拟半导体层153用于增加连接电极CNT与数据线之间的交叠区域(或交叠部分)的层间厚度。连接电极CNT从与数据线的交叠区域被分支成至少两条线。因此，虚拟半导体层153也被分支以与这两条线对应。
[0100] 当在第一横截面(A1-A2)方向上看连接电极(CNT)部分时，阻光层151、缓冲层152、虚拟半导体层153、第二绝缘层156和源/漏金属层157存在于第一基板150a上。这里，在源/漏金属层157中，示出成为第一数据线DLn1和第二数据线DLn2的部分和成为水平感测线的部分。
[0101] 与第一子像素的水平感测线对应的源/漏金属层157(一个部分)通过第一接触孔CH1连接到作为连接电极的阻光层151。与第二子像素的水平感测线对应的源/漏金属层157(另一部分)通过第二接触孔CH2连接到作为连接电极的阻光层151。因此，虚拟半导体层153设置在第一接触孔CH1与第二接触孔CH2之间。
[0102] 当在第二横截面(B1-B2)方向上看连接电极CNT部分时，阻光层151、缓冲层152、虚拟半导体层153、第二绝缘层156和源/漏金属层157存在于第一基板150a上。这里，在源/漏金属层157中，仅示出成为第一数据线DLn1的部分。
[0103] 如第一实施方式中一样，当虚拟半导体层153形成在形成有连接电极(CNT)的区域上时，可改进并防止无法仅通过第二绝缘层156的厚度解决的数据线与感测线之间的短路。
[0104] 原因是因为，由于进一步存在虚拟半导体层153，所以作为连接电极CNT的阻光层151与源/漏金属层157之间的距离增加，锥形部分的界面得以改进。另外，由于阻光层151与源/漏金属层157之间的距离增加并且锥形部分得以改进，所以以副产物为媒介引入静电的可能性降低。
[0105] 为了形成具有诸如本公开的第一实施方式中那样的结构的电极，在形成光致抗蚀剂PR之后，需要掩模工艺来将光致抗蚀剂PR构图为具有特定形状。在掩模工艺期间，半色调掩模(H/T)可被施加到第一接触孔CH1和第二接触孔CH2部分，全色调掩模(F/T)可被施加到数据线与感测线之间的存在虚拟半导体层153的交叠部分，但是本公开不限于此。
[0106] 如图21和图22所示，在本公开的第二实施方式中，像素电极161用作连接到连接电极CNT的水平感测线。即，在形成像素电极161的工艺期间，连接电极CNT和水平感测线电连接。
[0107] 当在第一横截面(A1-A2)方向上看连接电极CNT时，存在阻光层151、缓冲层152、第二绝缘层156、第三绝缘层158和像素电极161。这里，在像素电极161中，示出成为第一数据线DLn1和第二数据线DLn2的部分和成为水平感测线的部分。
[0108] 与第一子像素的水平感测线对应的像素电极161(一个部分)通过第一接触孔CH1连接到作为连接电极的阻光层151。与第二子像素的水平感测线对应的像素电极161(另一部分)通过第二接触孔CH2连接到作为连接电极的阻光层151。
[0109] 当在第二横截面(B1-B2)方向上看连接电极(CNT)部分时，阻光层151、缓冲层152、第二绝缘层156、第三绝缘层158和像素电极161存在于第一基板150a上。这里，在像素电极161中，仅示出成为第一数据线DLn1的部分。
[0110] 如第二实施方式中一样，当像素电极161用作连接到连接电极CNT的水平感测线时，可改进并防止无法仅通过第二绝缘层156的厚度解决的数据线与感测线之间的短路。
[0111] 原因是因为，由于使用在比源/漏金属层更高的位置处的像素电极161，所以作为连接电极CNT的阻光层151与像素电极161之间的距离增加。另外，由于阻光层151与像素电极161之间的距离增加，所以以副产物为媒介引入静电的可能性降低。
[0112] 为了形成具有诸如本公开的第二实施方式中那样的结构的电极，半色调掩模(H/T)可被用在第一接触孔CH1和第二接触孔CH2部分以及数据线与感测线之间的交叠部分中，但是本公开不限于此。
[0113] 如图23和图24所示，在本公开的第三实施方式中，栅金属层155用作连接电极CNT，源/漏金属层157用作水平感测线。即，在形成栅金属层155的工艺期间，形成连接电极CNT，并且在形成源/漏金属层157的工艺期间，水平感测线电连接。
[0114] 当在第一横截面(A1-A2)方向上看连接电极CNT时，存在第一绝缘层154、栅金属层155、第二绝缘层156和源/漏金属层157。这里，在源/漏金属层157中，示出成为第一数据线DLn1和第二数据线DLn2的部分以及成为水平感测线的部分。
[0115] 与第一子像素的水平感测线对应的栅金属层155(一个部分)通过第一接触孔CH1连接到作为连接电极的阻光层151。与第二子像素的水平感测线对应的栅金属层155(另一部分)通过第二接触孔CH2连接到作为连接电极的阻光层151。
[0116] 当在第二横截面(B1-B2)方向上看连接电极(CNT)部分时，第一绝缘层154、栅金属层155、第二绝缘层156和源/漏金属层157存在于第一基板150a上。这里，在源/漏金属层157中，仅示出成为第一数据线DLn1的部分。
[0117] 如第三实施方式中一样，当栅金属层155用作连接电极CNT并且源/漏金属层157用作水平感测线时，消除了生成副产物的问题。因此，由于使用栅金属层155和源/漏金属层157来形成感测线去除了导致生成副产物的因素，所以可改进并防止数据线与感测线之间的短路。
[0118] 原因是因为，阻光层151的使用导致根据蚀刻缓冲层的工艺生成副产物，但是在使用诸如第三实施方式中那样的工艺的情况下，由于不存在生成副产物的阻光层151和缓冲层152，所以以副产物为媒介引入静电的可能性降低。
[0119] 为了形成具有诸如本公开的第三实施方式中那样的结构的电极，半色调掩模(H/T)可用在第一接触孔CH1和第二接触孔CH2部分以及数据线与感测线之间的交叠部分中，但是本公开不限于此。
[0120] 以下，将描述利用本公开的实施方式制造第一显示面板和第二显示面板的示例。这里，第一显示面板比第二显示面板小。
[0121] 图25和图26是示出基于本公开的实施方式制造的第一显示面板的子像素的一部分的平面图以及示出改进部分的横截面图，图27和图28是示出基于本公开的实施方式制造的第二显示面板的子像素的一部分的平面图以及示出改进部分的横截面图。
[0122] 如图25和图26所示，在第一显示面板中，第一子像素SPn1至第四子像素SPn4形成像素，所形成的子像素的量与分辨率对应。
[0123] 第一电源线EVDD在垂直方向上设置在第一子像素SPn1的左侧。第一电源线EVDD共同地连接到第一子像素SPn1和第二子像素SPn2。第一数据线DLn1和第二数据线DLn2设置在第一子像素SPn1与第二子像素SPn2之间。第一数据线DLn1连接到第一子像素SPn1，第二数据线DLn2连接到第二子像素SPn2。
[0124] 感测线VREF在垂直方向上设置在第三子像素SPn3的左侧。感测线VREF包括设置在垂直方向上的垂直感测线VREFM以及设置在水平方向上的水平感测线VREFS。感测线VREF共同地连接到第一子像素SPn1至第四子像素SPn4。第三数据线DLn3和第四数据线DLn4设置在第三子像素SPn3与第四子像素SPn4之间。第三数据线DLn3连接到第三子像素SPn3，第四数据线DLn4连接到第四子像素SPn4。
[0125] 扫描线GL1在水平方向上设置在第一子像素SPn1至第四子像素SPn4中的每一个中所包括的感测晶体管ST的区域中。扫描线GL1连接到感测晶体管ST的栅极和开关晶体管SW的栅极。
[0126] 使用诸如图26的(a)那样的连接结构配置实验示例的结果表明数据线与感测线之间存在短路。为了改进此问题，在制造第一显示面板时，如图26的(b)所示基于第三实施方式改变连接电极的结构。
[0127] 如上面第三实施方式中所述，当栅金属层155用作连接电极并且源/漏金属层157用作水平感测线时，消除了生成副产物的问题。因此，由于使用栅金属层155和源/漏金属层157来形成感测线去除了导致生成副产物的因素，所以可改进并防止数据线与感测线之间的短路。
[0128] 原因是因为，阻光层151的使用导致根据蚀刻缓冲层的工艺生成副产物，但是在使用诸如第三实施方式中那样的工艺的情况下，由于不存在生成副产物的阻光层151和缓冲层152，所以以副产物为媒介引入静电的可能性降低。
[0129] 如图27和图28所示，在第二显示面板中，第一子像素SPn1至第四子像素SPn4形成像素，所形成的子像素的量与分辨率对应。
[0130] 第一电源线EVDD在垂直方向上设置在第一子像素SPn1的左侧。第一电源线EVDD共同地连接到第一子像素SPn1和第二子像素SPn2。第一数据线DLn1和第二数据线DLn2设置在第一子像素SPn1与第二子像素SPn2之间。第一数据线DLn1连接到第一子像素SPn1，第二数据线DLn2连接到第二子像素SPn2。
[0131] 感测线VREF在垂直方向上设置在第三子像素SPn3的左侧。感测线VREF包括设置在垂直方向上的垂直感测线VREFM以及设置在水平方向上的水平感测线VREFS。感测线VREF共同地连接到第一子像素SPn1至第四子像素SPn4。第三数据线DLn3和第四数据线DLn4设置在第三子像素SPn3与第四子像素SPn4之间。第三数据线DLn3连接到第三子像素SPn3，第四数据线DLn4连接到第四子像素SPn4。
[0132] 扫描线GL1在水平方向上设置在第一子像素SPn1至第四子像素SPn4中的每一个中所包括的感测晶体管ST的区域中。扫描线GL1连接到感测晶体管ST的栅极和开关晶体管SW的栅极。
[0133] 使用诸如图28的(a)那样的连接结构配置实验示例的结果表明数据线与感测线之间存在短路。为了改进此问题，在制造第二显示面板时，如图28的(b)所示基于第一实施方式改变连接电极的结构。
[0134] 如上面通过第一实施方式所述，虚拟半导体层153形成在与连接电极对应的阻光层153的水平方向(与数据线交叉的方向)上。虚拟半导体层153被设置在阻光层151与数据线之间的交叠区域(或交叠部分)中。
[0135] 如第一实施方式中一样，当虚拟半导体层153形成在形成有阻光层151的区域上时，可改进并防止无法仅通过第二绝缘层156的厚度解决的数据线与感测线之间的短路。
[0136] 原因是因为，作为连接电极的阻光层151与源/漏金属层157之间的距离通过虚拟半导体层153而增加并且锥形部分的界面得以改进。另外，由于阻光层151与源/漏金属层157之间的距离增加并且锥形部分得以改进，所以以副产物为媒介引入静电的可能性降低。
[0137] 如上所述，在本公开中，改进并防止了在混杂的线之间的交叠部分中发生静电短路(由于副产物引起的短路或者由于副产物和静电引起的短路)的问题，从而解决了差的图像质量，例如在显示表面的特定行中生成的线缺陷。另外，除了解决了诸如在显示表面的特定行中生成的缺陷的差图像质量以外，产率可增强。
| 标题 | 发布/更新时间 | 阅读量 |
|---|---|---|
| 低栅容金属氧化物半导体P-N结二极管结构及其制作方法 | 2020-09-13 | 2 |
| 半导体装置的形成方法 | 2020-05-21 | 2 |
| 光掩模坯、光掩模及其制作方法 | 2020-08-15 | 0 |
| Photomask fabrication method | 2021-11-06 | 0 |
| Plasma dielectric etch process including in-situ backside polymer removal for low-dielectric constant material | 2022-01-30 | 0 |
| METHOD FOR REPAIRING BRIDGE IN PHOTO MASK | 2022-03-23 | 0 |
| Solid-state image pick-up device and its manufacturing method | 2021-10-30 | 1 |
| A method of forming a contact hole | 2023-08-07 | 1 |
| 마스크 프리 건식 식각 장치 및 건식 식각 방법 | 2020-06-26 | 0 |
| FABRICATION OF HIGH ASPECT RATIO FEATURES IN A GLASS LAYER BY ETCHING | 2021-04-02 | 1 |
高效检索全球专利专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台，是提供专利分析，专利查询，专利检索等数据服务功能的知识产权数据服务商。
我们的产品包含105个国家的1.26亿组数据，免费查、免费专利分析。
分析报告
专利汇分析报告产品可以对行业情报数据进行梳理分析，涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度，系统通过AI智能系统对图表进行解读，只需1分钟，一键生成行业专利分析报告。
抗蚀剂掩模热门专利
QQ群二维码
意见反馈
意见反馈