【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、マイクロマシーニングによって作製された可変キャパシタに関する。

【０００２】

【従来の技術】種々の望ましくかつ重要な回路のモノリシックインプリメンテーション（モノリシックＩＣ化）
は、従来技術に係る製造方法を用いて低損失かつ安価な線型受動ＲＦコンポーネントを製造することに係る困難のために、これまでのところ、実現不能あるいは少なくとも商業ベースでは非現実的である。 この問題は、マイクロエレクトロメカニカルシステム（ＭＥＭＳ）技術を用いて取り扱われてきており、ある程度の成功を収めている。 ＭＥＭＳ技術を用いることによって、インダクタ、可変インダクタ及び可変キャパシタの機能を有するデバイスが、種々のシリコンＩＣコンパチブルな、微小サイズのエレクトロメカニカル構造によって実現されている。 可変キャパシタは、可変周波数発振器（ＶＦ
Ｏ）、同調増幅器、パラメトリック増幅器、位相シフタ、イコライザ、及びインピーダンス整合回路等を含む種々の電気回路において重要な素子である。

【０００３】可変キャパシタは、制御電圧あるいは電流の変化がキャパシタンスの変化を引き起こす素子である。 可変キャパシタの公知のインプリメンテーションの一例はバラクタであり、通常、ｐｎ接合ダイオードとして実現される。 この種のバラクタダイオードにおいては、制御電圧の変化が、およそファクタ１０程度のキャパシタンスの変化を引き起こす。 ダイオードバラクタは、通常、入力ポートと出力ポートの２ポートを有している。 ２ポートデバイスであるため、ダイオードバラクタの機能は制限されている。 詳細に述べれば、バラクタに印加される二つの信号、すなわちＤＣバイアス及びＡ
Ｃ信号が、入力ポートで受容される。 ＤＣバイアスはバラクタダイオードのキャパシタンスをセットし、ＡＣ信号はバラクタダイオードを含む回路によって処理される信号である。 双方の信号がＡＣであると、残念ながら混合非線型性が発生し、その結果、制御信号に対するバラクタの応答が非線型になる。 さらに、２ポートデバイスであるために、ＡＣ信号経路にＤＣ成分が重畳されることになる。

【０００４】ダイオードベースのバラクタの前述された限界（すなわち２ポートデバイスであるという限界）
は、今日までに提案された大部分のＭＥＭＳベースの可変キャパシタに対して持ち越されている。 図１は、従来技術に係る、第一のＭＥＭＳベース可変キャパシタ１０
２を模式的に示した図である。 この種の可変キャパシタは、通常、二つの平行プレート１０４及び１０６を有している。 二つのうちの一方のプレートは可動ではない。
従来技術に係るＭＥＭＳベース可変キャパシタ１０２においては、可動ではないプレートは下部プレート１０６
であり、支持基板１００上に配置されている。 二つのうちの他方のプレート、すなわちこの実例においては上部プレート１０４、は、可動である。 上部プレート１０４
は、通常、可動ではない下部プレート１０６上に、ビーム構造あるいは適切に配置されたヒンジプレート（図示せず）によって保持されている。

【０００５】双方のプレートは、可変キャパシタ１０２
に対して、通常ＤＣであるバイアス電圧Ｖ ₁を印加するように機能するバイアス電源（図示せず）に電気的に接続されている。 双方のプレートは、通常ＡＣである信号Ｓを可変キャパシタ１０２に対して印加する信号線に電気的に接続される。 バイアスＶ ₁が上部プレート１０４
及び下部プレート１０６に印加されると、上部プレート１０４が固定された下部プレート１０４方向に移動する。 それゆえ、可変キャパシタ１０２のキャパシタンスが増大する。 Youngらによる“モノリシック低雑音ＶＣ
Ｏ向けのマイクロマシーニングによって作製された可変キャパシタ”（Tech.Digest, pp.86-89, 1996 Solid St
ate Sensor and Actuator Workshop, Hilton Head Isla
nd, SouthCarolina, June 3-6, 1996）という表題の論文を参照。

【０００６】図２は、従来技術に係る第二のＭＥＭＳベース可変キャパシタ２０２を模式的に示した図である。
可変キャパシタ２０２は、可動ではない上部プレート２
０６、可動ではない下部プレート２０８及び可動プレート２０４の三つの平行プレートを有している。 可動プレート２０４が、可動ではないプレートの間に挟まれている。

【０００７】これらのプレートは、図２に示されているように、可変キャパシタ２０２にバイアス電圧Ｖ ₁及びＶ ₂を印加するように機能する二つのバイアス電源（図示せず）に電気的に接続されている。 二つのプレートは、通常ＡＣである信号を可変キャパシタ２０２に対して印加する信号線に電気的に接続される。 バイアスＶ ₂
がゼロボルトにセットされていてゼロではないバイアス電圧Ｖ ₁が印加されると、可動プレート２０４は可動ではない上部プレート２０６の方へ上方に移動し、可変キャパシタ２０２のキャパシタンスを増大させる。 バイアスＶ ₁がゼロボルトにセットされていてゼロではないバイアス電圧Ｖ ₂が印加されると、可動プレート２０４は可動ではない下部プレート２０８の方へ下方に移動し、
可変キャパシタ２０２のキャパシタンスを減少させる。
このＭＥＭＳベース３プレート可変キャパシタ２０２
は、その発明者によって、例えば可変キャパシタ１０２
のような２プレートＭＥＭＳベース可変キャパシタよりも広い同調範囲を実現するように記述されている。 A.De
cらによる“広同調範囲を有するマイクロマシーニングによって製造されたバラクタ”（Elec. Lett. Online N
o. 19970628(1997.4.7)）という表題の論文を参照。

【０００８】従来技術に係るＭＥＭＳベースの可変キャパシタ１０２及び２０２の双方において、バイアス（Ｖ
₁及びＶ ₁ ／Ｖ ₂ ）及び信号（１１０及び２１０）は電気的に分離（アイソレート）されていない（すなわち、それぞれ同一のポートに接続されている）。 ２ポートデバイスであるため、ＭＥＭＳベースの可変キャパシタ１０
２及び２０２は、従来技術に係るダイオードバラクタと共通の、前述されたようなある種の限界を残念ながら有している。

【０００９】

【発明が解決しようとする課題】よって、２ポートよりも多い個数のポートを有するＭＥＭＳベースの可変キャパシタが望まれている。 このようなデバイスは、従来技術に係るダイオードベースあるいはＭＥＭＳベースの可変キャパシタと比較して、これまでに達成し得なかったフレキシビリティ並びに有用性を提供する。

【００１０】

【課題を解決するための手段】本発明に従って、多ポート可変キャパシタを有するデバイスが記載される。 ある実施例においては、本発明に係るデバイスは、第一及び第二コプラナー固定電極上に支持された可動プレートを有している。 バイアス電源が第一電極及び可動プレートに電気的に接続されており、バイアス電圧Ｖ ₁が多ポート可変キャパシタに印加される。 ＡＣ信号担持ラインは、第二電極及び可動プレートに電気的に接続される。
バイアスＶ ₁が印加されると、静電的な引力が第一電極と可動プレートとの間に作用する。 このような引力のため、可動プレートが第一電極方向に下方へ動くことになる。 その場合には、可動プレートと第一固定電極との間の距離が減少し、可変キャパシタの容量が増大する。

【００１１】従来技術に係る可変キャパシタとは異なり、本発明に係る多ポート可変キャパシタのある種の実施例においては、（第一電極を介して伝達される）バイアスと（第二電極を介して伝達される）信号とは、互いに電気的に分離（アイソレート）されている。 ＤＣ及びＡＣが混合されないため、真のＡＣ回路設計を行なうことが可能である。 言い換えれば、実際にＤＣは存在しないのであるから、回路をＤＣの存在を考慮することなく設計することができる。 さらに、本発明に係る多ポート可変キャパシタは、従来技術に係る可変キャパシタよりも実質的により線型に動作させることが可能である。 より詳細に述べれば、制御信号及びＲＦ信号が個別のポートに印加されるため、ＲＦ信号が当該デバイスのキャパシタンスの変化に寄与しないように電極を適切に設計することが可能である。 さらに、制御端子に印加される比較的中庸な電圧に関してかなりのキャパシタンス変化を実現するように、機械的な構造上の利点を利用することが可能である。

【００１２】ある種の実施例においては、本発明に係る可変キャパシタは、可動プレートが“斜めになる”ことが可能であるように構成される。 斜めになることが可能であることにより、本発明に係る可変キャパシタの有用性及び機能が増大する。 詳細に述べれば、このような“斜め”多ポート可変キャパシタは、加算、減算、乗算及び比較といった“信号処理”（すなわちロジック）機能を実行することが可能である。

【００１３】さらに別の実施例においては、本発明に従ったデバイスは、モノリシック集積化可能な、同調可能なＬＣ回路を構成する。 この種のＬＣ回路においては、
本発明に係る多ポート可変キャパシタが、回路の共振周波数をチューニングするために用いられる。 この種のＬ
Ｃ回路は、ある種の実施例においては、チューナブルフィルタを実現するために用いられる。 さらなる実施例においては、本発明に従うデバイスは、チューナブルなＬ
Ｃ回路を組み込んだ可変周波数発振器（ＶＦＯ）を構成する。

【００１４】

【発明の実施の形態】図３は、本発明に従った多ポート可変キャパシタ３０２を簡潔に示す模式図である。 多ポート可変キャパシタ３０２は、二つの固定電極、すなわち第一電極３１６及び第二電極３２２の上部に支持された可動プレート３０８を有している。 固定電極は、基板３００上に配置された電気的絶縁層３０４上に位置している。 可動プレート３０８を第一及び第二電極３１６及び３２２上に支持するのに適した支持部材（図示せず）
は、後に、図９及び図１０に関連して記述される。

【００１５】可変キャパシタ３０２においては、ＤＣバイアス電源３２４が、第一電極３１６と可動プレート３
０８との間に電気的に接続されていて、可変キャパシタ３０２にバイアスＶ ₁を印加している。 ＡＣ信号担持ライン３２６は、第二電極３２２と可動プレート３０８との間で可変キャパシタ３０２に電気的に接続されている。 図４に示されているように、バイアスＶ１が可動プレート３０８と第一電極３１６との間に印加されると、
静電的な引力が発生する。 この引力のために、可動プレート３０８は第一電極３１６に向かって下方に動かされる。 可動プレート３０８と固定電極３１６、３２２との間の間隔、ｄ ₃₀₂ 、が減少すると、可変キャパシタ３０
２の容量は増大する。

【００１６】多ポート可変キャパシタ３０２においては、（第一電極３１６を介して伝達される）バイアスと（第二電極３２２を介して伝達される）信号とが、互いに電気的に分離されている。 ＤＣ及びＡＣが混合させられないため、真のＡＣ回路設計が可能である。 さらに、
このような電気的分離のために、本発明に係る多ポート可変キャパシタは、少なくともある種の状況下においては（例えば、ＤＣ電圧がＡＣ電圧の時間平均よりも大きい場合など）、従来技術に係る（２ポート）可変キャパシタによって実現可能なものよりも実質的により線型に機能する。

【００１７】図３に示されている多ポート可変キャパシタ３０２はわずか二つの固定電極しか有していないが、
別の実施例においてはより多くの電極が存在することが可能であることに留意されたい。 さらに、ある種の実施例においては、電気的に分離された電極が可動プレート３０８上に配置されていて、共通電極がその下部に存在する、という場合もあり得る。 また、別の実施例においては、電気的に分離された電極が可動プレート３０８上にも、その下部の第一及び第二電極３１６及び３２２と同様に配置される。 三つあるいはそれ以上の電極を有するある種の実施例においては、第一及び第二電極は互いに電気的に接続される一方、第三電極がそれらから電気的に分離されている場合もある。

【００１８】図５から図８に示されているようなある種の実施例においては、本発明に係る可変キャパシタの可動プレートが、第一電極と可動プレートとの間の第一距離が第二電極（第ｎ電極）と可動プレートとの間の第二距離（第ｎ距離）とは異なるように物理的にされている（以下、“斜め”と呼称する）。 本発明に従った“斜め”多ポート可変キャパシタは、基本的な容量機能に加えて、信号処理（すなわち論理演算機能）を実行することが可能である。

【００１９】図５は、本発明に従った斜め多ポート可変キャパシタ５０２の第一の実施例を簡潔に示す模式図である。 斜め多ポート可変キャパシタ５０２は、支点５０
６上に配置されたプレート５０８を有している。 支点５
０６は、プレート５０８を第一部分５１０及び第二部分５１２に“分割し”、バスキュールすなわち“シーソー”を構成している。

【００２０】プレート５０８は導電性材料より構成されているか、あるいはプレート５０８上に配置された金属層５１４等の層によって、導電性を有するようにされている。 第一電極５１６は、プレート５０８の第一部分５
１０の下部に位置しており、第二電極５２２はプレート５０８の第二部分５１２の下部に位置している。 第一及び第二電極５１６及び５２２は、支持部材５００上に配置された電気的に絶縁性の層５０４上に配置されている。

【００２１】多ポート可変キャパシタ５０２のこの実施例においては、ＤＣバイアス５２４は、第一電極５１６
とプレート５０８の第一部分５１０とに電気的に接続されていて、バイアスＶ ₁が印加されている。 ＡＣ信号担持線５２６は、多ポート可変キャパシタ５０２の第二電極５２２及びプレート５０８の第二部分５１２とに電気的に接続されている。

【００２２】図６に示されているように、プレート５０
８の第一部分５１０と第一電極５１６との間にバイアスＶ ₁が印加されると、それらの間に電気な引力が発生する。 この引力により、第一部分５１０が第一電極５１６
に向かって下方に移動する。 支点５０６のため、プレート５０８の第二部分５１２は、第一部分５１０の下方への動きに応答して、上方に支持基板５００から離れる方向に移動する。 このような動きのために、プレート５０
８の第二部分５１２と第二電極５２２との間の距離ｄ
₅₀₂が変化する。 距離ｄ ₅₀₂が変化すると、それに関連する容量が変化する。 このようにして、プレート５０８と第二電極５２２との間の容量が、印加されたバイアスの関数として制御される。

【００２３】上述された実施例においては、本発明に係る斜め多ポート可変キャパシタが、支点を有し、“シーソー”のように動作するものとして記述されているが、
“斜め”を生成するための他の配置も本発明と共に用いられ得るものとして企図されていることに留意されたい。 例えば、ある実施例においては、以下に図８、９及び１０に関連して記述されているように、可動プレートの“斜め”を生成する目的でスプリングが用いられ得る。 このような実施例においては、スプリングは可動プレートの隅から離れたところに配置される。 可動プレートとその下部に位置する電極との間に電圧が印加されると、プレートは電圧が印加された電極の方向に移動する。 その動きのため、電圧が印加された電極に最も近接したスプリングが変形し、電圧が印加された電極の上部に位置するプレートの部分のみが実質的に下方に移動する。 可動プレートの他の部分は、このような下方への動きに応答して、その“中立”位置より上方に移動する。

【００２４】可動プレートは、四角形である必要はない。 例えば、ある実施例においては、可動プレートは三角形でスプリングによって支持されており、それぞれの下方に位置する電極に向かって個別にバイアスされうる。

【００２５】前述されているように、ある実施例においては、本発明に係る可変キャパシタは二つより多い個数の電極を有している。 図７に示されたそのような実施例においては、可変キャパシタ５０２に示された二つよりも多い四つの電極７１６、７１８、７２０及び７２２を有する多ポート可変キャパシタ７０２が示されている。
第一電極７１６は、支点７０６から距離ｘ ₂のところに電気的に絶縁性の層７０４上に配置されている。 第二電極７１８は支点７０６から距離ｘ１のところに電気絶縁層７０４上に配置されている。 第三電極７２０及び第四電極７２２は、それぞれ支点７０６から距離−ｘ ₁及び−ｘ ₂のところに電気絶縁層７０４上に配置されている。

【００２６】特定のアプリケーションによって希望される場合には、可動プレート７０８は絶縁体材料より構成される。 ある実施例（図示せず）においては、導電性材料（例えば金属）の一小片が可動プレート７０８の上部の電極７２０及び７２２上に配置される。 このようにして電気的にフローティング状態にある直列接続が、各々の電極と可動プレート７０８との間で実現される。 可動プレート７０８の上部の電極７１６及び７１８上に配置された同様のフローティング電極が、可動点を実現する。 このような配置により、単一の導電性可動プレートに係る接地の問題が除去される。

【００２７】可変キャパシタ７０２におけるこのような多電極の存在により、可変キャパシタ５０２あるいは従来技術に係る可変キャパシタと比較した際に、機能及び有用性が追加される。 なかでも、種々の電極の支点７０
６との間の相異なった位置のために、各々のバイアス電極に相異なった電圧−容量応答が実現される。 言い換えれば、（相異なった時点で）電極７１６及び７１８に同一のＤＣバイアスを印加することにより、例えばプレート７０８の第二部分７１２と第四電極７２２との間の相異なった距離ｄ ₇₀₂が実現される。

【００２８】このような多電極可変キャパシタ７０２
は、可変キャパシタ５０２よりもより微妙な“チューニング”能力を実現する。 詳細に述べれば、このような微妙なチューニング能力は、支点７０６の一方の側に位置する第一及び／あるいは第二電極７１６、７１８にバイアスを印加し、支点７０６の他方の側に位置する第三電極７２０にバイアスを印加することによって実現される。 この実施例の場合には、第四電極７２２はＡＣ信号向けに予約されている。

【００２９】さらに、本発明に係る斜め多ポート可変キャパシタは、例えば支点７０６の一方の側で受容した信号電圧を支点７０６の他方の側で受容したものと“比較する”ことによって、“信号処理”（例えば論理演算）
機能を実現することが可能である。 本発明に係る信号処理能力及びそれらに基づいたシグナルプロセッサは後に記載される。

【００３０】図８は、可変キャパシタ７０２のように配置された可変キャパシタ９０２の上面図である。 詳細に述べれば、可変キャパシタ９０２は、種々の電極との電気的接続を実現するワイヤボンディングパッドすなわちコンタクトの具体的な配置、及び種々の電極上にプレート９０８を支持する支持部材の具体的な実施例を例示している。 支点９０６はプレート９０８の下部に配置されている。

【００３１】パッド９３０ａ／９３０ｂ、及びコンタクト９３２ａ／９３２ｂは、“スプリング”９２８を介して、プレート９０８への電気的接続を実現している。 パッド９４０は、ワイヤトレース９４２を介して第一電極９１６への電気的接続を実現する。 パッド９４４ａ／９
４４ｂは、それぞれワイヤトレース９４６ａ／９４６ｂ
を用いて第二電極９１８への電気的接続を実現する。 パッド９４８ａ／９４８ｂは、それぞれワイヤトレース９
５０ａ／９５０ｂを介して第三電極９２０への電気的接続を実現する。 パッド９５２は、ワイヤトレース９５４
を用いて第四電極９２２への電気的接続を実現する。

【００３２】プレート９０８への電気的接続を実現するコンタクト９３２ａ（及び９３２ｂ）は、ライン９３６
ａを介してパッド９３８ａに電気的に接続されたパッド９３４ａを有している。 パッド９３４ａ及び９３４ｂがパッド９５２の両側に位置するようにパッド９３４ａ、
９３４ｂ及びパッド９５２を直線状に配置することにより、接地−信号−接地という配置が実現される。 当業者には公知であるが、このような接地−信号−接地配置は、比較的高い周波数（例えばおよそ１０ＧＨｚより高い周波数）を有する信号がそのようなコンタクトへ伝達される際のガイドとして機能する。 よってこの可変キャパシタ９０２は、パッド９５２及びコンタクト９３２ａ
／９３２ｂによってＲＦすなわちマイクロ波信号を受容するように配置されている。 別の実施例においては、パッド９３０ａ／９３０ｂが、コンタクト９４０と共に、
同様の接地−信号−接地配置を実現している。 他のコンタクト（例えばパッド９４４ａ／ｂ及び９４８ａ／ｂ）
を接地−信号−接地配置となるようにすることも可能であるが、電気的経路長がより長くなってしまうために若干問題である。

【００３３】スプリング９２８はプレート９０８を基板１００上に支持しており、コンタクトパッドと共にプレートに対する電気的接続も実現している。 スプリング９
２８は、（１）バイアスあるいは他の信号が印加されない場合にプレート９０８を中立位置に維持する、（２）
プレート９０８が基板側に相対的に移動することを可能にするように変形する、及び（３）バイアスが印加されて変形された位置から中立の位置にプレート９０８を引き戻す復元力を与えるように配置されている。

【００３４】図９及び１０は、上述された要求を達成するのに適した配置を有するスプリング９２８の詳細を記述した図である。 図９に示されているように、スプリング９２８は、（それがプレートを中立位置に保持している際には）引き延ばされたＵ字形をしている。 スプリング９２８の第一脚１０６０から延在する部材１０５８
が、コンタクトパッド、例えば可変キャパシタ９０２のパッド９３０ｂ、に接続されている。 第二脚１０６４の第一端１０６６から延在する部材１０６８が可動プレート、例えばプレート９０８、に接続されている。

【００３５】図１０に示されているように、第二脚１０
６４はプレート９０８の移動に従って下方に動き、第一脚１０６０を下方に引っ張る。 プレート９０８がその下方に位置する電極方向に動いた距離のおよそ半分の距離が第二脚１０６４の湾曲によって実現され、残りの半分が第一脚１０６０の湾曲によって実現される。 脚１０６
０及び１０６４がその中立位置から下方に移動することによって、スプリング９２８にエネルギーが蓄えられる。 プレート９０８をその中立位置から移動させることに関与していたバイアスあるいは他の信号が取り去られると、スプリング９２８に蓄えられていたエネルギーが解放され、プレート９０８及びスプリング９２８をその中立位置に戻す。 スプリング９２８によって示される弾性を実現するのに適した他の配置も、プレート９０８を中立位置に戻す目的で用いられ得る。

【００３６】コンタクトパッドと可動プレート９０８との間の機械的な支持と電気的接触とが同一の部材によって実現されることが望ましい。 そのため、スプリング９
２８は導電性を有する材料であるか、あるいは金属を貼り付ける等によって導電性を有するようにされていることが望ましい。 以下に記述されているように、従来技術に係るＭＥＭＳマイクロマシーニングプロセスを用いて、スプリング９２８に金属層を容易に貼り付けることが可能である。

【００３７】本発明に係る多ポート可変キャパシタの大きさは、その特定のアプリケーションに適するように著しく変化させることが可能であるが、図８に示されているパッド９４０のような大きいコンタクトパッドは通常その長片がおよそ１００ミクロンであり、プレート９０
８は通常およそ４００−６００ミクロン四方か、あるいはその長片が４００−６００ミクロン、短片がおよそ２
００ミクロンである。

【００３８】本発明に係る多ポート可変キャパシタを製造するテクノロジーは、例えばノースカロナイナ州ＭＥ
ＭＳマイクロエレクトロニクスセンター（ＭＣＮＣ）等の種々の提供源より入手可能である。 ＭＣＮＣによって提供されているテクノロジーの一つに、３層ポリシリコン表面マイクロマシーニングプロセスがある。 “ＰＯＬ
Ｙ０”と呼称される最下層の層は、基板から離れるようにすることはできず、基板（例えばシリコンウエハ）上のアドレス電極や局所配線のパターニングに用いられる。“ＰＯＬＹ１”及び“ＰＯＬＹ２”と呼称される上部２層のポリシリコン層は空中にリリース（解放）することが可能であって、機械的構造を形成するために用いられる。このような解放は、製造工程において、ポリシリコン層間の犠牲酸化膜層をエッチングを用いて除去することによって実現される。ポリシリコン層ＰＯＬＹ
０、ＰＯＬＹ１及びＰＯＬＹ２は、それぞれ公称膜厚０．５、２．０及び１．５ミクロンである。 ポリシリコン及び酸化膜層は個々にパターニングされ、各々の層の不要な部分は、次の層が追加される前に反応性イオンエッチングによって除去される。 公称０．６ミクロン厚の金属層がＰＯＬＹ２層上に形成される場合もある。

【００３９】図１２から図１７は、図１１に示された多ポート可変キャパシタ１１０２の製造工程の種々の段階を示す、線Ａ−Ａにおける断面図である。 多ポート可変キャパシタ１１０２は、コンタクトパッドすなわちアンカー１１３０から延在するスプリングによって保持された可動プレート１１０８を有している。 四つの電極１１
１６、１１１８、１１２０及び１１２２が、可動プレート１１０８の下部の導電性を有さない層１１０４上に配置されている。 図を簡潔にするために、固定電極へのコンタクトは描かれていない。

【００４０】図１２に示されているように、導電性を有さない材料１１０４ｂが支持基板上に配置され、層１１
０４ｂ上にポリシリコン第一層ＰＯＬＹ０が形成される。 ＰＯＬＹ０層は、図１３に示されているようにパターニングされる。 ＰＯＬＹ０層は、四つの領域にパターニングされて四つの電極１１１６、１１１８、１１２０
及び１１２２を構成するが、断面図にはそのうちの二つのみが示されている。

【００４１】図１４に示されているように、犠牲酸化膜層ＯＸ１がパターニングされたＰＯＬＹ０層上に形成され、ポリシリコン第二層ＰＯＬＹ２がＯＸ１層上に形成される。 後の段階で、酸化膜層ＯＸ１は完全に除去されて、可動プレート１１０８及びスプリング１１２８が“解放”される。 ＰＯＬＹ１層は、図１５に示されているようにパターニングされ、可動プレート１１０８を構成する２層が形成される。 アンカー孔ＡＷが層ＯＸ１を貫いてパターニングされ、最終のポリシリコン層形成時にその一部が層１１０４ｂ、さらには基板に“固定（アンカー止め）”される。 図１６は、ＰＯＬＹ１層上に形成されてパターニングされた第三層ＰＯＬＹ２を示している。 ＰＯＬＹ２層は、パターニングされているように、スプリング１１２８、アンカー１１３０、及び可動プレート１１０８の上部層を構成する。

【００４２】図１７は、可動プレート１１０８が“解放された”（すなわち、酸化膜層が除去された）後の可変キャパシタ１１０２を示している。 金属層Ｍがスプリング１１２８及びアンカー１１３０の一部の上に形成される。 なぜなら、アンカー及びスプリングが、可動プレート１１０８への電気的接続を実現するからである。

【００４３】“斜め”多ポート可変キャパシタ５０２の支点５０６のような支点は、ＭＥＭＳテクノロジーを用いて種々の方法でインプリメントされうる。 図１８は、
支点が可動プレート１２０８から延在する自在ピヴォットピン１２０６によって実現されている第一のインプリメンテーション例である。 ピン１２０６は、支持部材１
２０９ａによって支持されている。 ピン１２０６と部材１２０９ａとの間には、空隙１２８０が存在する。 この空隙は、自在ピヴォットピンを製造するために必要となる。 このような空隙が存在しない場合には、以下に記述される“ねじれスプリング”が発生する。 ＭＣＮＣによる３層プロセスを用いる場合には、ピン１２０６及び可動プレート１２０８は第三ポリシリコン層ＰＯＬＹ２から作られ、部材１２０９ａはＰＯＬＹ１層から、そして固定電極はＰＯＬＹ０層からそれぞれ作られる。

【００４４】別の実施例（図示せず）においては、ピヴォットピンの代わりに“ねじれスプリング”が用いられる。 この種のねじれスプリングは、ピン１２０６のようなピンを部材１２０９ａに固定することによって実現される。 このようにピンが固定されると、可動プレートの一方の側が下方に引き下げられた場合に、ピン１２０６
のように回転したりピヴォット動作をしたりすることはできない。 電圧が印加された電極によって可動プレートの一方の側が下方に引き下げられる場合には、ねじれスプリングがねじれてエネルギーを蓄える。 電極への電圧印加がなくなると、蓄えられたエネルギーは解放されて可動プレートを中立位置に戻す。

【００４５】図１９に示されている更に別の実施例においては、自己アセンブリング“曲がり”プレート１２８
２が、ピヴォットピン１２０６を支持する支持部材として用いられる。 以下に記述されているように、このような曲がりプレートを用いることによって、図１８に記述された実施例において必要とされた空隙１２８０を形成する必要がなくなる。 空隙１２８０形成を不要にすることによって、ピヴォット動作は非常に小さな印加電圧から開始されるようになる。 空隙１２８０が存在する場合には、可動プレート１２０８は、電圧を印加することによって可動プレートとピヴォットの双方の側に配置された下層電極との間の空隙を小さくするために、まず下方に引き下げられなければならない。 可動プレート１２０
８は、ピン１２０６が部材１２０９ａと接触するまで、
下層の電極方向に下方に引き下げられる。 ピン１２０６
が部材１２０９ａと接触すると、可動プレート１２０８
は、“引っ張り側”すなわちバイアスされた側の電極の方にさらに下がり続け、一方支点の反対側は上昇する。
ある実施例においてはこのような空隙を回避することが望ましいが、企図されるアプリケーションの機能によっては、この空隙が望ましい場合もある。

【００４６】図１８に示された実施例と同様、ピヴォットピン１２０６及び可動プレート１２０８は、第三ポリシリコン層ＰＯＬＹ２から作られ、部材１２０９ｂは第二ポリシリコン層ＰＯＬＹ１から作られる。 曲がりプレート１２８２は、ＰＯＬＹ２層から作られる下層１２８
４と、高い内部ストレスを有する材料よりなる上層１２
８６とからなる。 金等の金属がこの種の目的に用いられる。 犠牲シリコン酸化膜層（図示せず）がエッチングによって除去されて可動プレート１２０８及び曲がりプレート１２８２が解放されると、金属層１２８６はストレスを最小にするように縮む。 このような収縮のために、
曲がりプレート１２８２の自由端に上昇方向の力が印加される。

【００４７】ある実施例においては、薄い“粘着”層（図示せず）が、構造層（例えばポリシリコン層）ＰＯ
ＬＹ２上に形成される。 粘着層は、その上層に配置される導電層に対して良好に付着し、その下層の構造層に対して導電層そのものよりもより良好に付着する、例えばクロムのような材料からなる。 粘着層は、導電層よりも高い内部ストレスを有して形成され、解放されるとストレスを最小にするように縮小する。 セルフアセンブリあるいはガイドアセンブリに係る、当業者には公知の方法が、本発明と共に用いられ得る。

【００４８】前述されているように、本発明に係る“斜め”多ポート可変キャパシタは、基本的な“ロジック”
デバイス及びシグナルプロセッサとして機能することが可能である。 以下、そのような実施例が記述される。

【００４９】図２０は、本発明に従って基本的なロジック回路すなわちスイッチング回路として機能する可変キャパシタを有するデバイス８０２を簡潔に示す模式図である。 デバイス８０２は、支点８０６上にプレート８０
８を有している。 電極８１６及び８２０は、支点８０６
のそれぞれの側の等距離のところに配置されている。 付加電極８１８が、電極８１６と８２０との間に配置されている。 図２０に示されている実施例においては、電極８１８は、電極８１６ではなく電極８２０により近接して配置されているが、別の実施例においては、電極８１
８は電極８１６により近接して配置される。

【００５０】デバイス８０２は、電極８１６とプレート８０８との間に信号Ｖ ₁を印加するように機能する第一信号源（図示せず）に電気的に接続されている。 さらに、デバイス８０２は、電極８２０とプレート８０８との間に信号Ｖ２を印加するように機能する第二信号源（図示せず）に電気的に接続されている。 さらに、デバイス８０２は、出力Ｏを有しており、これは電極８１８
において生成された信号である。

【００５１】デバイス８０２の真理値表は、第１表のようになる： 第１表 ────────────────── Ｏ Ｖ ₁ Ｖ ₂ ────────────────── ０ １ １ ０ ０ ０ １ １ ０ １ ０ １ ──────────────────

【００５２】Ｖ ₁及びＶ ₂の双方とも論理１あるいは論理０の場合には、プレート８０８は中立位置に留まるため、出力Ｏは論理０となる。 Ｖ ₁が論理１でＶ ₂が論理０
の場合には、プレート８０８は電極８２０に向かって下方に移動する。 このように移動する際、電極８１８とプレート８０８との間での容量の変化が検出され、出力Ｏ
は論理１となる。 Ｖ ₁が論理０でＶ ₂が論理１の場合には、プレート８０８は電極８２０に向かって下方に移動する。 このような動きに際しても、電極８１８とプレート８０８との間の容量変化が検出され、出力は論理１となる。

【００５３】従来技術に係る論理回路と比較すると、本発明に係る多ポート可変キャパシタは、論理回路としてインプリメントされた場合には、（１）低消費電力、
（２）高周波信号に対してそのような論理演算を実行する能力、及び、（３）論理回路の複雑さの低減、をそれぞれ実現する。

【００５４】上述された論理回路は、非常に基本的な実施例にすぎないことに留意されたい。 付加的な機能を実現し、本発明に係る多ポート可変キャパシタを他の論理アプリケーションに関して有用なものとするための種々の配置が可能である。 このような配置は、当業者には明らかであるが、本発明と共に用いられるものであり、本発明の範疇に包含される。 例えば、可動プレートを下方に引っ張るために必要とされる信号は、可動プレートを下がった状態で維持するために必要とされる信号（電圧）よりも著しく小さい（可動プレートとその下に存在する電極との間の空隙が小さくなるからである）。 よって、メモリ、ヒステリシス、バウンス雑音あるいはクロスオーバー雑音低減が、本発明に係る論理回路に“組み込まれうる”。 さらに、可動プレートを完全に引き下げて電極上に静止させるのに充分なほど信号が強くない場合には、“部分”真理値が生成されることが可能であって、それらを検出することも可能である。

【００５５】付加的な実施例においては、本発明に係る論理回路は、物理的なラッチすなわち引っかけを有することが可能であって、可動プレートがひとたび斜めになるとロックされるようにすることが可能である。 そのため、電源が取り去られた場合にも“メモリ”を実現する。

【００５６】図２１は、本発明に従ったシグナルプロセッサ１３０２ａの簡潔な概念図である。 この種のシグナルプロセッサは、複数個の電極を有する“斜め”多ポート可変キャパシタとして実現される。 プロセッサ１３０
２ａは、入力Ｉ _1...N 、出力Ｏ _1-N 、及び制御信号ＣＳ
_1-Nを有しており、加算、減算、乗算及び信号比較を行なうことが可能である。 入力、出力及び制御信号線は、
可動プレート１３０８ａの下部に配置された電極（図示せず）に電気的に接続されている。 この電気的接続の実際の配置は、プロセッサ１３０２ａに対して要求される機能によって規定される。

【００５７】前述された収受の信号処理機能が、図２２
を参照してＲＦ信号に関して以下に例示される。 図２２
は、可動プレート１３０８ｂ、支点１３０６ｂ、及び電極１３１６、１３１８、１３２４、１３２０及び１３２
２を有するシグナルプロセッサ１３０２ｂを示している。 簡単のために、種々の入力／出力／制御信号線、及びそれらと電極との相互接続は示されていない。

【００５８】シグナルプロセッサ１３０２ｂは、重み付きあるいは重み無し比較器としての第一の機能を実現する。 このようなアプリケーションにおいては、第一ＲＦ
信号が電極１３１６に与えられ、第二ＲＦ信号が電極１
３２２に与えられる。 より大きなＲＭＳ電圧を有するＲ
Ｆ信号が、可動プレートを、その信号が印加されている電極に向かって引き下げる。 この信号が、可動プレート１３０８ｂを介して出力電極１３２４に伝えられる。 出力電極１３２４から読み出されるのは、より大きな電圧を有するＲＦ信号である。

【００５９】決定は、例えば相異なった大きさの電極を用いる、電極と支点１３０６ｂとの間隔を変える、あるいは電極と可動プレート１３０８ｂとの間の空隙を変化させること等によって、“重み付け”されることが可能である。 例えば、シグナルプロセッサ１３０２ｂにおいて、第一ＲＦ信号が電極１３１６に印加され、第二ＲＦ
信号が電極１３２０に印加される場合には、決定は、より長い“腕”のために（すなわち、電極１３１６と支点１３０６ｂとの距離が電極１３２０と支点１３０６ｂとの距離よりも大きいために）、第一ＲＦ信号により重みを与えたものとなる。

【００６０】ヒステリシスは、可動プレート１３０８ｂ
の回転をその中立位置から比較的小さな量に制限することによって制御されうる。 ある実施例においては、可動プレート１３０８ｂに対して、信号が印加されていない場合に、中立位置への復元力を与えるスプリングあるいは他のエレメントが付加される。

【００６１】シグナルプロセッサ１３０２ｂは、加算及び減算という第二の機能を実現する。 小信号（低電圧）
限界においては、可動プレートを中立位置に戻す復元力が印加された状態で、複数個の信号が支点１３０８ｂの同一の側に位置する複数個の電極に印加されると、それらの信号の時間平均の総和が計算される。 例えば、そのような二つの低電圧ＲＦ信号が電極１３１６及び１３１
８に印加されると、時間平均の総和が電極１３２２におけるずれとして読み出される。

【００６２】シグナルプロセッサ１３０２ｂは、より高い電圧のＲＦ信号を用いる場合には、乗算という第三の機能を実現する。 乗算機能は、以下の例を通じて理解される。 信号Ｓ１及びＳ２が支点１３０６ｂの左側に位置する電極１３１６及び１３１８にそれぞれ印加され、かつ、信号Ｓ１及びＳ２の総和が支点１３０６ｂの右側の電極１３２２に印加されると仮定する。 可動プレートを電極１３１６及び１３１８方向に引き下げる力は＜Ｓ１
＞ ² ＋＜Ｓ２＞ ²である。 ここで、“＜＞”は時間平均を表わしている。 可動プレート１３０８ｂを電極１３２２
方向へ引き下げる力は＜Ｓ１＋Ｓ２＞ ²によって表わされる。 可動プレートを支点の左側で電極方向に引き下げる力と支点の右側で引き下げる力の差は、＜Ｓ１×Ｓ２
＞である。 よって、双方の信号の積の時間平均が、可動プレートのずれとして、電極１３２０によってセンスされる。

【００６３】シグナルプロセッサ１３０２ｂは、フィードバック素子としての動作という第四の機能を実現する。 この機能を理解するために、電極１３２２が、後に本明細書において記述されているような、ＬＣ回路に組み込まれていると仮定する。 このようなＬＣ回路の共振周波数は、フィードバックループにおいて制御される。
このフィードバックループにおいては、電極１３１６に印加されるＤＣ電圧の増加が電極１３２２と可動プレート１３０８ｂとの間の空隙を増大させ、それらの間の容量を低減し、ＬＣ回路の共振周波数を増大させる。 逆に、電極１３２０に印加されるＤＣ電圧の増加が電極１
３２２と可動プレート１３０８ｂとの間の空隙を減少させ、それらの間の容量を増加し、ＬＣ回路の共振周波数を低下させる。

【００６４】その小さなサイズとＣＭＯＳプロセスとのコンパチビリティのために、本発明に係る多ポート可変キャパシタは、商業スケールの処理を用いて、種々の重要な回路にモノリシック集積化可能であるという利点を有している。 最も基本的な回路レベルにおいては、本発明に係る多ポート可変キャパシタは、上述されたようなチューナブルなＬＣ回路を実現する目的で用いられる。
この種のチューナブルＬＣ回路は、以下に記述されているように、無線通信及びその他のアプリケーションにおける可変周波数発振器（“ＶＦＯ”）、フィルタ及び他の重要な回路において用いられる。

【００６５】図２３及び２４は、それぞれ従来技術に係る直列及び並列ＬＣ回路である。 この種のＬＣ回路は、
しばしば“タンク”回路と呼称されるが、最も基本的な実例においては、インダクタ及びキャパシタを有している。 直列ＬＣ回路１１００は、信号源Ｇ１、キャパシタＣ１、インダクタＬ１及び抵抗Ｒ１を有しており、図示されているように接続されている。 並列ＬＣ回路１２０
０は同一の素子（すなわち、信号源Ｇ２、キャパシタＣ
２、インダクタＬ２及び抵抗Ｒ２）を有しているが、並列に接続されている。 抵抗Ｒ１及びＲ２は実際の回路素子ではなく、特にインダクタなどの回路素子に固有の抵抗成分を表わす目的で含められている。

【００６６】いずれの回路においても、インダクタとキャパシタのインピーダンス（あるいはリアクタンス）の大きさが等しい場合には、その回路は共振状態にある。
ＬＣ回路の共振周波数ｆ _rは、直列及び並列の場合とも、 ［１］ ｆ _r ＝１／（２π（ＬＣ） ^1/2 ） によって与えられる。 ここで、ｆ _rは共振周波数（単位：Ｈｚ）、Ｌはインダクタンス（単位：Ｈ）、及びＣ
はキャパシタンス（単位：Ｆ）である。

【００６７】式［１］によって与えられるように、回路の共振周波数はＬあるいはＣのいずれかの値を変化させることによって変化させることが可能である。 よって、
本発明に係る多ポート可変キャパシタをこのようなＬＣ
回路に組み込むことによって、その回路はチューナブルになる。 チューナブルＬＣ回路それ自体は新規なものではない；しかしながら、本発明に係る多ポート可変キャパシタの機能、低コスト性、スピード及びＣＭＯＳとのコンパチビリティは、そのような回路の有用性を増大する。

【００６８】ＬＣ回路がフィルタアプリケーションに用いられ得ることは公知である。 このような用途への適用は、本発明の発明者による出願中の“インダクタを構成する部材”という表題の 付けの米国特許出願第 号において記述されており、当該特許出願は本発明の参照文献である。 本発明に係る可変キャパシタは、
ノッチフィルタ、パスフィルタ及びバンドパスフィルタ、あるいは他の配置において用いられ得る。

【００６９】本発明に係るある実施例においては、相異なった値を有する複数個の電気的に分離されたキャパシタが、単一の可動プレートを用いて製造される。 可動プレートは固定電極に関して垂直方向に移動するため、複数個のキャパシタの容量が相対的に同一量だけ変化する。 可動プレートが支点によって斜めになるような実施例においては、支点の一方の側に構成されたキャパシタの容量が増大し、支点の他方の側に構成されたキャパシタの容量が減少する。 よって、可動プレートと固定電極の位置を適切に構成することによって、各々のキャパシタの容量が、共振ＬＣ回路によって構成されたフィルタにおける全てのキャパシタに所定の協調効果を与えるように（すなわち、例えばフィルタのパスバンドをシフトさせるように）調節されうる。

【００７０】モノリシック集積化可能でＣＭＯＳコンパチブルな、本発明に係る可変ＬＣ回路は、前述されたような多ポート可変キャパシタ、及び通常のＣＭＯＳインダクタあるいは前述の参照文献に記載されているようなＭＥＭＳベースの固定インダクタを含んでいる。

【００７１】前述されているように、ＬＣ回路は、例えばＶＦＯを含むより複雑なデバイスにおける重要な構成要素である。 本発明のさらなる実施例においては、前述されたＣＭＯＳコンパチブルかつモノリシック集積化可能なＬＣ回路が、モノリシック集積化可能なＶＦＯを構成するために用いられる。 特定のＶＦＯレイアウトを示すのではなく、本発明と共に用いられるのに適した一般的なレイアウトが以下に記述される。 本明細書において提供されるガイドライン及び発振器設計に係る公知の原理を適用することによって、当業者は本発明に従うＶＦ
Ｏを特定のアプリケーションに適合するように種々の方法で配置することが可能である。

【００７２】本発明に係るＶＦＯは、無線周波数発振器である。 発振器は、ＤＣ電力をＲＦ電力に変換するデバイスあるいは回路である。 本発明に係るソリッドステート発振器は、ダイオードやトランジスタなどの非線型能動素子を組み込んでおり、それらは不安定な、“負性抵抗”領域で動作するようにバイアスされている。 “負性抵抗”という術語は、エネルギーが共振構造に対して、
当該共振構造がＲＦ発信を維持することを可能にするように結合されるプロセスを記述するために用いられており、全体としてのＲＦ電力を生成するための要件である。

【００７３】発振器の発振周波数は、負荷及び終端回路、さらに、しばしば共振構造としてインプリメントされる周波数選択ネットワークによって決定される。 本発明においては、当該共振構造が、本発明に係る多ポート可変キャパシタを含むＬＣ回路を有している。 本発明に係る可変キャパシタをこの種の回路に組み込むことにより、発振器の発振周波数が調節可能になる。 さらに、単一の可動プレートを用いて複数個の可変キャパシタを製造することによって、付加的な機能が実現される。 ある回路において二つの周波数が必要とされ、それらの周波数の比を一定に保つことが重要な場合には、単一の可動プレートの下に二つの電極を作製することによって、これら二つの電極によって形成される周波数制御用キャパシタが、それらの初期値が異なっている場合においても、同一の相対量だけ変化することが保証される。 他方、複数個の周波数が相異なった比率で変化することが望ましい場合には、本発明に係る斜め多ポート可変キャパシタの支点から相異なった距離のところに配置された電極が周波数制御用素子として用いられる。

【００７４】ある実施例においては、本発明に係る改良ＶＦＯは、本発明に係る多ポート可変キャパシタを、公知の１ポート負性抵抗発振器配置において利用する。 １
ポート負性抵抗発振器の概念図が図２５に示されている。 この種の発振器は、負荷Ｌと負性抵抗入力デバイスＩＮを有するものとして概念的に考えることが可能である。 通常、負性抵抗デバイスはガン（Ｇｕｎｎ）ダイオードあるいはインパット（ＩＭＰＡＴＴ）ダイオードであり、負性抵抗を示すようにバイアスされる。 本発明に従って、負荷が、本発明に係る多ポート可変キャパシタを含むＬＣ回路等の共振構造を有している。

【００７５】負荷Ｌ及び入力デバイスＩＮは、図２６に示されているように、周波数依存インピーダンスＺ _L及びＺ _INによってモデル化される。 この際、 ［２］ Ｚ _L ＝Ｒ _L ＋ｊＸ _L 、及び ［３］ Ｚ _IN ＝Ｒ _IN ＋ｊＸ _INであり、ＺＬは負荷のインピーダンス、ＲＬは負荷の抵抗成分、ｊは虚数単位（＝（−１） ^0.5 ）、Ｘ _Lは負荷のリアクタンス成分、及び、Ｚ _IN 、Ｒ _IN及びＸ _INは入力デバイスに係る対応する量である。

【００７６】以下の等式が充足された場合に発振が起こることは公知である： ［４］ Ｒ _L ＋Ｒ _IN ＝０、及び ［５］ Ｘ _L ＋Ｘ _IN ＝０。

【００７７】受動素子による負荷ではＲ _L ＞０であるので、式［４］はＲ _IN ＜０ということを意味している。 負性抵抗Ｒ _INは、発振器のエネルギー源である。 式［５］
は、以下のように発振周波数を設定する。 負荷Ｌが可変キャパシタンスを含む場合には、 ［６］ Ｘ _L ＝Ｘ _L ⁽⁴⁾ ＋Ｘ _C ； ここで、Ｘ _Cは容量性リアクタンス、Ｘ _L ⁽⁴⁾は誘導性リアクタンスである。 ［７］ Ｘ _C ＝−１／（ωＣ）；及び ［８］ Ｘ _L ＝ωＬ； ここで、ωは周波数、Ｃはキャパシタンス、及びＬはインダクタンスである。 これより、発振周波数ω ₀は、 ［９］ ω ₀ ＝１／［Ｃ（Ｘ _L ⁽⁴⁾ ＋Ｘ _IN ）］ によって与えられる。 容量Ｃによって決定される関数−
Ｘ _Cの大きさが変化するにつれて、発振器の周波数ω ₀も変化する。

【００７８】当業者には公知であるが、発振器設計には、例えば安定動作のための動作点の選択や最大出力電力、周波数引き込み、大信号効果及び雑音特性などの、
上述されたもの以外のファクタに関する考察も必要である。 これらのファクタは当業者には公知であり、本明細書においては詳述されない。

【００７９】しばしば用いられる別の発振器構造は、増幅デバイスを用いて負性抵抗の機能をインプリメントする。 図２７は、従来技術に係る増幅器ベースのＶＦＯを示す回路図である。 この種の発振器は、周波数依存構造すなわち共振構造ＲＳ及び増幅デバイスＡを有している。 電力出力ポートは増幅デバイスＡのいずれかの側にあり、この増幅デバイスは通常トランジスタによってインプリメントされる。

【００８０】本発明に係る増幅器ベースのＶＦＯにおいては、共振構造は、本発明に係る自己アセンブリインダクタを含むＬＣ回路を有している。 この種のＶＦＯにおいては、増幅器は、その入力において、共振構造中のＲ
Ｆ信号をモニターするように機能し、さらに、その出力において、増幅済み信号を共振構造に対して、当該共振構造における発振を維持するのに最も適した方式で注入するように機能することが可能であるようにインプリメントされる。 当業者は、上記機能を実現するのに適した増幅デバイスを設計することが可能である。

【００８１】増幅デバイスＡのトランジスタを用いた一般的なインプリメンテーションに関しては、発振器内のトランジスタの配置は、トランジスタのスペックにかなりの部分依存する。 詳細に述べれば、ＦＥＴに関しては、ソース接地あるいはゲート接地配置が通常用いられる。 バイポーラトランジスタに関しては、エミッタ接地及びベース接地配置がより一般的である。

【００８２】トランジスタベースの負性抵抗１ポート発振器の二つの公知の配置は、双方とも本発明と共に用いられるのに適したものであるが、図２８にその概念図が示されているコルピッツ発振器と、図２９にその概念図が示されているクラップ発振器である。 双方の図において、増幅素子としてバイポーラトランジスタがベース接地配置で用いられている。

【００８３】図２８に示された実施例において、コルピッツ発振器は、二つの可変キャパシタＶＣ１及びＶＣ
２、トランジスタＴ１及びインダクタＬ３を有しており、図示されているように電気的に接続されている。 ここでは、双方のキャパシタが可変キャパシタであるように示されているが、コルピッツ発振器の別の実施例においては、ＶＣ２が固定キャパシタによって置換されている。 図２９に示された実施例において、クラップ発振器は、二つの固定キャパシタＣ３及びＣ４、可変キャパシタＶＣ３、インダクタＬ４及びトランジスタＴ２を有しており、図示されているように電気的に接続されている。 本発明に係るコルピッツ及びクラップ発振器は、受動素子として本明細書に記述された自己アセンブリインダクタを組み込んでいる。

【００８４】コルピッツ及びクラップ配置の基本的な実施例においては、通常トランジスタの小信号Ｓパラメータが用いられるが、発振器設計を最適化するためには、
大信号応答を含む完全なシミュレーションが必要であることに留意されたい。

【００８５】よって、前述された代表的な発振器は、本発明に従って、本発明に係る多ポート可変キャパシタを組み込むことによって改良される。

【００８６】前述された実施例のうちのいくつかにおいては、本発明に係る多ポート可変キャパシタを製造する方法と、（標準的なＣＭＯＳベースインダクタよりもＭ
ＥＭＳベースインダクタが好まれて用いられる場合には）ＭＥＭＳベースインダクタを製造する方法とを、Ｃ
ＭＯＳプロセスと統合することが望ましく、あるいは必要である場合がある。 統合する方法は市販されており、
特定のＭＥＭＳアプリケーションの要求を充足するように容易に適合させることが一般には可能である。 この種のプロセスの一例は、アナログデバイセズ（Ａｎａｌｏ
ｇ Ｄｅｖｉｃｅｓ）社（マサチューセッツ州ノーウッド）より市販されている“ＢｉＭＯＳＩＩｅ ^(R) ”である。 ＢｉＭＯＳＩＩｅ ^(R)プロセスは、ＭＥＭＳ構造を形成するために適した表面マイクロマシーニングプロセスを、アナログアプリケーションに関して有用なデバイスを作製するために適したＣＭＯＳプロセスと統合する。 ＢｉＭＯＳＩＩｅ ^(R)プロセスは、単一の構造ポリシリコン層と関連する犠牲層を、ＭＥＭＳ構造を形成する目的で利用する。 付加的なポリシリコン層が、より多くの機能を必要に応じて実現する目的で用いられ得る。
ＢｉＭＯＳＩＩｅ ^(R)プロセスに係る上方は、アナログデバイス社のＭＣＮＣサーバページ（http://imems.mcn
c.org）から得られる。 さらに、Tsangらによる“集積回路と支持されたマイクロストラクチャを含むモノリシックチップ製造方法”という表題の米国特許第５，３２
６，７２６号及びTsangらによる“回路と支持されたマイクロストラクチャを含むモノリシックデバイス製造方法”という表題の米国特許第５，６２０，９３１号を参照。 双方とも、本発明の参照文献である。

【００８７】さらに、ＣＭＯＳチップにＭＥＭＳ構造をモノリシック集積化する方法は、カリフォルニア州立大学バークレイ校、及びニューメキシコ州アルバカーキのサンディア国立研究所から提供されている。

【００８８】以上の説明は、本発明の一実施例に関するもので，この技術分野の当業者であれば、本発明の種々の変形例が考え得るが、それらはいずれも本発明の技術的範囲に包含される。

【００８９】

【発明の効果】以上述べたごとく、本発明によれば、Ｍ
ＥＭＳベースの多ポート可変キャパシタ及びその使用方法が提供される。

【図面の簡単な説明】

【図１】 従来技術に係るＭＥＭＳベース可変キャパシタの第一の実例を示す模式図。

【図２】 従来技術に係るＭＥＭＳベース可変キャパシタの第二の実例を示す模式図。

【図３】 本発明に係る多ポート可変キャパシタの第一の実施例を簡潔に示す模式図。

【図４】 図３に示された多ポート可変キャパシタにバイアスが印加された場合を示す模式図。

【図５】 本発明に係る斜め多ポート可変キャパシタの第一の実施例を簡潔に示す模式図。

【図６】 図５に示された多ポート可変キャパシタにバイアスが印加された場合を示す模式図。

【図７】 本発明に係る斜め多ポート可変キャパシタの第二の実施例を簡潔に示す模式図。

【図８】 図７に示されたキャパシタをより詳細に示す模式図。

【図９】 本発明に係る多ポート可変キャパシタをスプリングと共に用いる場合の詳細を示した図。

【図１０】 本発明に係る多ポート可変キャパシタをスプリングと共に用いる場合の詳細を示した図。

【図１１】 本発明に係る多ポート可変キャパシタを示す模式図。

【図１２】 図１１に示された多ポート可変キャパシタの製造段階を示す図。

【図１３】 図１１に示された多ポート可変キャパシタの製造段階を示す図。

【図１４】 図１１に示された多ポート可変キャパシタの製造段階を示す図。

【図１５】 図１１に示された多ポート可変キャパシタの製造段階を示す図。

【図１６】 図１１に示された多ポート可変キャパシタの製造段階を示す図。

【図１７】 図１１に示された多ポート可変キャパシタの製造段階を示す図。

【図１８】 本発明に係る斜め多ポート可変キャパシタにおいて用いられる支点及び支持の第一の実施例を示す模式図。

【図１９】 本発明に係る斜め多ポート可変キャパシタにおいて用いられる支点及び支持の第二の実施例を示す模式図。

【図２０】 本発明の実施例に係る論理回路を簡潔に示す模式図。

【図２１】 本発明に係る多ポートシグナルプロセッサの概念図。

【図２２】 本発明に係る多ポートシグナルプロセッサを簡潔に示す模式図。

【図２３】 直列ＬＣ回路の回路図。

【図２４】 並列ＬＣ回路の回路図。

【図２５】 従来技術に係る単一ポート負性抵抗発振器の概念図。

【図２６】 図２５に示された負荷Ｌ及び入力デバイスＩＮが周波数依存インピーダンスＺ _L及びＺ _INによってモデル化されたモデルを示す図。

【図２７】 従来技術に係る増幅器ベースの発振器を模式的に示す図。

【図２８】 従来技術に係るコルピッツ発振器配置を簡潔に示す回路図。

【図２９】 従来技術に係るクラップ発振器配置を簡潔に示す回路図。

【符号の説明】

１０２ 可変キャパシタ １０４、１０６ 平行プレート １１０ 信号 ２０２ 可変キャパシタ ２０４、２０６、２０８ 平行プレート ２１０ 信号 ３００ 支持部材 ３０２ 可変キャパシタ ３０４ 絶縁層 ３０８ 可動プレート ３１６ 第一電極 ３２２ 第二電極 ３２４ バイアス ３２６ 信号 ５００ 支持部材 ５０２ 可変キャパシタ ５０４ 絶縁層 ５０６ 支点 ５０８ 可動プレート ５１０ 第一部分 ５１２ 第二部分 ５１４ 金属層 ５１６ 第一電極 ５２２ 第二電極 ５２４ バイアス ５２６ 信号 ７００ 支持部材 ７０２ 可変キャパシタ ７０４ 絶縁層 ７０６ 支点 ７０８ 可動プレート ７１２ 第二部分 ７１６ 第一電極 ７１８ 第二電極 ７２０ 第三電極 ７２２ 第四電極 ８０２ 可変キャパシタ ８０６ 支点 ８０８ 可動プレート ８１６ 電極 ８１８ 付加電極 ８２０ 電極 ９０２ 可変キャパシタ ９０６ 支点 ９０８ 可動プレート ９１６ 第一電極 ９１８ 第二電極 ９２０ 第三電極 ９２２ 第四電極 ９２８ スプリング ９３０ａ、９３０ｂ パッド ９３２ａ、９３２ｂ コンタクト ９３４ａ、９３４ｂ パッド ９３６ａ ライン ９４４ａ、９４４ｂ パッド ９４６ａ、９４６ｂ ワイヤトレース ９４８ａ、９４８ｂ パッド ９５０ａ、９５０ｂ ワイヤトレース ９５２ パッド ９５４ ワイヤトレース １０５８ 部材 １０６０ 第一脚 １０６２ １０６４ 第二脚 １０６６ 第一端 １０６８ 部材 １１００ 直列ＬＣ回路 １１０２ 可変キャパシタ １１０４ 絶縁層 １１０４ｂ 絶縁層 １１０８ 可動プレート １１１６ 第一電極 １１１８ 第二電極 １１２０ 第三電極 １１２２ 第四電極 １１２８ スプリング １１３０ アンカー １２００ 並列ＬＣ回路 １２０６ ピヴォットピン １２０８ 可動プレート １２０９ａ 部材 １２０９ｂ 部材 １２８０ 空隙 １２８２ 曲がりプレート １２８４ 下層 １２８６ 上層 １３０２ａ、１３０２ｂ シグナルプロセッサ １３０６ｂ 支点 １３０８ａ、１３０８ｂ 可動プレート １３１６、１３１８、１３２０、１３２２、１３２４
電極

───────────────────────────────────────────────────── フロントページの続き (71)出願人 596077259 600 Ｍｏｕｎｔａｉｎ Ａｖｅｎｕｅ, Ｍｕｒｒａｙ Ｈｉｌｌ， Ｎｅｗ Ｊｅ ｒｓｅｙ 07974−0636Ｕ． Ｓ． Ａ. (72)発明者 ブラッドリー ポール バーバー アメリカ合衆国，07928 ニュージャージ ー，チャサム，ヘリテイジ ドライブ 21 ジー (72)発明者 デビッド ジョン ビショップ アメリカ合衆国，07901 ニュージャージ ー，サミット，オーク ノル ロード ７ (72)発明者 ピーター レンデル ガンメル アメリカ合衆国，07041 ニュージャージ ー，ミルバーン，ウィッティングハム テ ラス 58 (72)発明者 マットスー エー． マルクス アメリカ合衆国，07960 ニュージャージ ー，モーリスタウン，オルッジ フォージ ウェスト 21−３ビー