专利汇可以提供一种采用负反馈箝位技术的带隙基准电路专利检索,专利查询,专利分析的服务。并且本 发明 请求 保护一种采用 负反馈 箝位技术的带隙基准 电路 ,属于微 电子 技术领域。包括带隙基准 电流 源 偏置电路 以及带隙基准核心电路等。本发明采用共源共栅结构为带隙基准核心电路提供偏置电流 信号 来提高带隙基准的电源抑制比,带隙基准核心电路采用负反馈箝位技术取代传统 运算 放大器 箝位技术来产生正 温度 系数电流IR2a及IR4, 正温度系数 电流IR2a在 电阻 R2a以及正温度系数电流IR4在电阻R4上产生正温度系数的压降分别与NPN型 三极管 Q3的基极-发射极 电压 加权实现高性能的带隙基准参考电压,从而实现一种采用负反馈箝位技术的带隙基准电路。,下面是一种采用负反馈箝位技术的带隙基准电路专利的具体信息内容。
1.一种采用负反馈箝位技术的带隙基准电路,其特征在于,包括:带隙基准电流源偏置电路(1)及带隙基准核心电路(2),其中所述带隙基准电流源偏置电路(1)的信号输出端与所述带隙基准核心电路(2)的信号输入端相连接;所述带隙基准电流源偏置电路(1)为所述带隙基准核心电路(2)提供偏置电流信号,所述带隙基准核心电路(2)通过采用由NPN型三极管Q3、NPN型三极管Q4、电阻R3、NMOS管M9、电阻R4以及电阻R2a组成负反馈电路结构实现的箝位技术,取代运算放大器箝位技术产生高性能带隙基准参考电压。
2.根据权利要求1所述的一种采用负反馈箝位技术的带隙基准电路,其特征在于,所述带隙基准电流源偏置电路(1)包括:PMOS管M1、PMOS管M2、PMOS管M3、PMOS管M4、PMOS管M5、PMOS管M6、PMOS管M7、PMOS管M8、电阻R5以及电流源ISS,其中PMOS管M1的源极分别与PMOS管M3的源极、PMOS管M5的源极、PMOS管M7的源极以及外部电源VDD相连,PMOS管M1的漏极与PMOS管M2的源极相连,PMOS管M1的栅极分别与PMOS管M3的栅极、PMOS管M5的栅极、PMOS管M7的栅极、PMOS管M2的漏极以及电阻R5的一端相连,电阻R5的另一端分别与PMOS管M2的栅极、PMOS管M4的栅极、PMOS管M6的栅极、PMOS管M8的栅极以及电流源ISS的一端相连,电流源ISS的另一端与外部地线GND相连,PMOS管M3的漏极与PMOS管M4的源极相连,PMOS管M5的漏极与PMOS管M6的源极相连,PMOS管M7的漏极与PMOS管M8的源极相连。
3.根据权利要求2所述的一种采用负反馈箝位技术的带隙基准电路,其特征在于,所述带隙基准电流源偏置电路(1)中,PMOS管M1的栅极接PMOS管的漏极以及PMOS管的栅极接电阻R6的低电位端,从而降低外部电源VDD的电压;PMOS管M3与PMOS管M4、PMOS管M5与PMOS管M6、PMOS管M7与PMOS管M8分别构成共源共栅电流源结构并为所述带隙基准核心电路(2)提供偏置电流,进而提高带隙基准电路的电源抑制比。
4.根据权利要求1-3之一所述的一种采用负反馈箝位技术的带隙基准电路,其特征在于,所述带隙基准核心电路(2)包括:NMOS管M9、NMOS管M10、NPN型三极管Q1、NPN型三极管Q2、NPN型三极管Q3、NPN型三极管Q4、NPN型三极管Q5、电阻R1a、电阻R1b、电阻R2a、电阻R2b、电阻R3、电阻R4以及电容C1,其中NPN型三极管Q5的集电极与PMOS管M4的漏极相连,NPN型三极管Q5的发射极与电阻R2的一端相连,电阻R2的另一端与外部地线GND相连,电阻R4的一端分别与PMOS管M6的漏极、NMOS管M9的源极、NMOS管M10的漏极以及采用负反馈箝位技术的带隙基准电路的输出端VREF相连,电阻R4的另一端分别与NPN型三极管Q5的基极、电阻R2b的一端、电阻R2a的一端以及NPN型三极管Q4的基极相连,电阻R2b的另一端分别与NPN型三极管Q1的基极、电阻R1b的一端相连,电子R1b的另一端分别与NPN型三极管Q2的基极以及NPN型三极管Q1的集电极相连,NPN型三极管Q1的发射极与外部地线GND相连,电阻R2a的另一端分别与NPN型三极管Q2的集电极、NPN型三极管Q3的基极以及电容C1的一端相连,电容C1的另一端分别与PMOS管M8的漏极、NMOS管M9的栅极以及NPN型三极管Q4的集电极相连,NMOS管M9的漏极与外部电源VDD相连,NPN型三极管Q2的发射极与电阻R1a的一端相连,电阻R1a的另一端与外部地线GND相连,NPN型三极管Q4的发射极与电阻R3的一端相连,电阻R3的另一端与NPN型三极管Q3的集电极相连,NPN型三极管的发射极与外部地线GND相连,NMOS管M10的栅极与偏置电压Vb相连,NMOS管M10的源极与外部地线相连。
5.根据权利要求4所述的一种采用负反馈箝位技术的带隙基准电路,其特征在于,所述带隙基准核心电路(2)中NPN型三极管Q3、电阻R3、NPN型三极管Q4、NMOS管M9、电阻R4以及电阻R2a构成负反馈回路进而形成负反馈箝位技术,NPN型三极管Q2的发射极面积是NPN型三极管Q1的m倍,NPN型三极管Q1、NPN型三极管Q3、NPN型三极管Q4与NPN型三极管Q5完全一样,节点A的电压VA与节点B的电压VB有VA=VB。
6.根据权利要求5所述的一种采用负反馈箝位技术的带隙基准电路,其特征在于,所述NPN型三极管Q1、NPN型三极管Q2、NPN型三极管Q3、NPN型三极管Q4、NPN型三极管Q5的电流放大系数均远远大于1,则流过电阻R2a的电流IR2a与流过电阻R2b的电流IR2b有流过电阻R4的电流IR4为有 式中,q为电子电荷量,k为波
尔兹曼常数,T为绝对温度,R1为电阻R1a与电阻R1b的阻值,m为NPN型三极管Q2的发射极面积与NPN型三极管Q1的发射极面积之比。
7.根据权利要求5所述的一种采用负反馈箝位技术的带隙基准电路,其特征在于,输出电压VREF为 式中,VBE3为NPN型三极管Q3的基极-发射极电压,
R2为电阻R2a及电阻R2b的阻值,R4为电阻R4的阻值,R1为电阻R1a与电阻R1b的阻值,q为电子电荷量,k为波尔兹曼常数,T为绝对温度,m为NPN型三极管Q2的发射极面积与NPN型三极管Q1的发射极面积之比,其中VBE3具有负温度系数电压, 具有正温度特性,通过在室温Tr处选择参数m、R1、R2、R4使得 从而获得低温漂特性的带隙基准参考电压。
标题 | 发布/更新时间 | 阅读量 |
---|---|---|
有机无机杂化纳米薄膜阻变存储器的制备方法 | 2020-08-04 | 0 |
一种再生水用电脱盐系统及其应用 | 2020-08-11 | 2 |
显示面板、掩膜版和显示终端 | 2023-04-01 | 0 |
一种液晶显示面板 | 2020-07-08 | 2 |
显示面板及其制造方法、显示器 | 2021-10-03 | 0 |
用于超声触摸感测的环形压电结构 | 2022-07-08 | 1 |
电极间隔离结构、气相沉积设备和石墨舟 | 2022-10-18 | 0 |
一种高频斩波软开关调压电路 | 2020-06-16 | 2 |
酵素发酵罐 | 2021-11-29 | 0 |
魔方及其增量型面转动传感器和轴心结构 | 2020-10-18 | 0 |
高效检索全球专利专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台,是提供专利分析,专利查询,专利检索等数据服务功能的知识产权数据服务商。
我们的产品包含105个国家的1.26亿组数据,免费查、免费专利分析。
专利汇分析报告产品可以对行业情报数据进行梳理分析,涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度,系统通过AI智能系统对图表进行解读,只需1分钟,一键生成行业专利分析报告。