[0001] 本
发明涉及一种连续时间增量∑-Δ模拟数字转换器(ADC)。
[0002] ∑-ΔADC广泛用于将模拟
信号数字化。∑-ΔADC包含反馈环路中的积分器和比较器，且被配置成将可变的模拟输入转换成数字输出。一阶转换器具有一个反馈环路，而二阶和更高阶的ADC具有多个环路。
[0003] ∑-ΔADC的输出是脉冲
密度调制(PDM)位流，其中高瞬时
输入信号表示为以二进制1为主(以及很少的二进制0)的位流，而低瞬时输入信号主要用0(以及很少的1)来表示。PDM输出流可发送给
滤波器，诸如，在
采样窗口上计算1的数目并给出所述采样窗口的单个数字输出值的计数器。
[0004] ∑-ΔADC广泛用于将连续的
模拟信号，诸如，电信应用中的
音频信号数字化。它们还用于将来自测量设备，诸如，环境
传感器或
电压表的模拟输出数字化。与音频采样相比，后面的这些应用通常需要较高的数字
分辨率，但所需更新速率要低得多，这是因为模拟输入并未迅速变化。增量型ADC常用于此类情况。这些增量型ADC被配置成在每一次采样操作之间重置自身
电路(例如，积分器)以产生更加准确的(但速度较慢)读数。
[0005] ∑-ΔADC可被设计成以离散时间(DT)或连续时间(CT)来运作。离散时间ADC首先以一时钟速率对模拟输入采样，例如，使用
开关电容器，然后将样本传给积分器用于数字化。在连续时间ADC中，模拟输入直接传给积分器，且直到比较器级才会进行采样。CT-ADC的功耗可能低于DT-ADC，而且还具有固有的较好的抗
混叠特性。
[0006] 2002年出版的Doldán等人所著的第15届sbcci集成电路与系统设计研讨会会议录“A Continuous-Time Incremental Analog to Digital Converter”第62页中记载了一种增量型连续时间一阶∑-ΔADC。其接收来自一对
电极的差分模拟输入并产生数字输出。它是以全差分运算跨导
放大器-电容器(OTA-C)积分器为
基础。
[0007] 所述转换器电路只使用一个电容器。在集成电路设计中，其可取之处在于所述电路将具有相对较小的占用区。然而，所述ADC只在有限的输入范围内是线性的；特别是，其并不提供轨到轨的线性度。为了从宽范围的模拟输入中获得准确的数字输出而无需进行高成本的线性度校正处理，需要有大输入范围的线性度。
[0008] 本发明旨在解决这个缺点。
[0009] 从一方面来看，本发明提供具有单端模拟输入、转换器参考输入，和
接地连接的集成电路、连续时间∑-Δ模拟数字转换器，其中所述转换器包含：
[0010]
电阻器-电容器积分器，被配置成接收所述单端模拟输入，其中所述积分器包含具有放大器参考输入的
差分放大器；
[0011] 钟控比较器，被配置成接收来自所述积分器的输出且具有比较器参考输入；以及[0012] 电路，被配置成使得所述放大器参考输入和所述比较器参考输入可维持在由所述转换器参考输入产生的公用电压。
[0013] 本领域技术人员将理解的是，根据本发明的ADC可在小芯片区域中提供近乎轨到轨的线性度，这是通过提供单端输入给RC积分器，以及通过维持所述RC积分器中的所述比较器与所述放大器之间的公用参考电压来实现的。
[0014] 在优选
实施例中，所述RC积分器包含单个电容器，这会导致特别小的芯片面积。
[0015] 优选地优选地，所述公用电压是所述转换器参考输入电压的一半。优选地，所述电路包含
分压器，所述分压器在所述转换器参考输入与接地端之间，其输出连接到所述放大器参考输入和所述比较器参考输入。优选地，所述分压器包含两个等值的
电阻器。优选地，所述放大器参考输入是所述差分放大器的非反相输入。
[0016] 将理解的是，所述接地连接不一定接地或维持在地电位，但仍可为所述转换器提供参考或标称“零”电压。
[0017] 所述差分放大器可以是，或可包含，
运算放大器，但优选的是运算
跨导放大器(OTA)。
[0018] 优选地，所述转换器包含电路，所述电路被配置成使得在使用中，流入所述放大器的第二输入的
电流取决于：(i)所述单端模拟输入的电压，(ii)转换器参考电压，以及(iii)所述钟控比较器的输出状态。优选地，所述第二输入是所述放大器的反相输入。所述转换器可包含时钟输入，所述比较器使用时钟输入来定义积分步骤。所述时钟输入可接收
时钟信号，时钟信号是由，例如，外部
振荡器产生的。
[0019] 所述电路可包含被布置成依据所述比较器的二进制输出使所述电路中的一点处的电压在两个值之间切换的装置。这可包含1位数字模拟转换器或多工器。优选地，所述值其中之一是接地值。优选地，另一个值是所述转换器参考电压。
[0020] 在一些实施例中，所述电路包含三个电阻器构成的配置，其中第一(输入)电阻器的第一端连接到所述单端模拟输入，第二(偏移)电阻器的第一端接地，且第三(参考)电阻器的第一端可切换地连接到所述转换器参考输入或接地端。三个电阻器的第二端均各自连接到所述放大器的第二输入。优选地，所述电路被配置成，使得参考电阻器的第一端的电压的切换是依据所述比较器的二进制输出来控制的。
[0021] 或者，所述电路可包含四个电阻器构成的配置，其中第一(输入)电阻器的第一端连接到所述单端模拟输入，第二(偏移)电阻器的第一端接地，第三(接地端-参考)电阻器的第一端接地，且第四(参考-输入)电阻器的第一端连接到所述转换器参考输入或接地端。所述接地端-参考电阻器和所述参考-输入电阻器的第二端可切换地连接到所述放大器的第二输入，使得每次连接所述第二端中的一个或另一个(但优选地，不是两者皆有)。所述输入电阻器和偏移电阻器的第二端也连接到所述放大器的第二输入。优选地，所述电路被配置成，使得所述接地端-参考电阻器与参考-输入电阻器之间的切换是依据所述比较器的二进制输出来控制的。优选地，所述接地端-参考电阻器和所述参考-输入电阻器具有同一标称值。
[0022] “电容器”和“电阻器”二词应被分别理解为包含任何适合的电荷存储和电流限制配置或装置。它们不一定是分立器件。
[0023] 任何或所有输入、偏移和参考电阻器可以是固定的或可变的。在一些实施例中，输入和偏移电阻器是可变的，且所述转换器包含用于接收表示所期望增益或中间范围(或两者皆有)的输入以及用于调整所述输入和偏移电阻器使得所述转换器提供所期望增益或中间范围(mid-scale)的装置。例如，在一些实施例中，微
控制器(可以是外部的，或与所述转换器集成在单个芯片上)可控制所述输入电阻器及/或偏移电阻器的值，以实现不同的增益函数。
[0024] 对于理想的实施方案(即忽略处理误差和可能会影响增益的其他误差)，所述转换器的增益可表示为最低转换器输入电压，V_max，在该电压所述比较器的输出总是高电位。同样地，所述转换器的中间范围表示单端转换器输入电压，V_midscale，在该电压所述比较器的输出在高电位与低电位之间同样地交替。
[0025] 在一些实施例中，所述转换器的增益或中间范围(或二者皆有)是输入电阻器值与参考电阻器值的比例a和偏移电阻器值与参考电阻器值的比例b的函数。例如，在一些实施例中，
[0026] V_max＝V_ref*[a+b+(b*a)]/[2*b]，且
[0027] V_midscale＝V_ref*[a+b]/[2*b]，
[0028] 其中V_ref是转换器参考电压。
[0029] 其有利之处在于增益或中间范围(或二者皆有)可由电阻器的比例来确定，且这样的比例相比于绝对电阻器值来说，可更稳健地处理在集成电路制造期间所造成的变差。使用这样一种基于比例的方法，准确性达到大约0.5％或更好是可能的。
[0030] 这样一种配置本身被认为是新颖的且具有创造性，且因此，从另一方面来看，本发明提供一种具有单端模拟输入、转换器参考输入和接地连接的集成电路、连续时间∑-Δ模拟数字转换器，其中所述转换器包含具有连接到所述单端模拟输入的第一端的输入电阻器，和具有接地的第一端的偏移电阻器，其中所述输入和偏移电阻器的第二端连接到RC积分器电路中的差分放大器的输入，其中所述差分放大器的输入也可选择地通过参考电阻器连接到所述转换器参考输入或接地端，且其中所述转换器的增益被确定为输入电阻器值与参考电阻器值的比例和偏移电阻器值与参考电阻器值的比例的函数。
[0031] 参考电阻器的第一端可连接到切换装置，所述切换装置被配置成将所述参考电阻器的第一端的电压维持在地电位或所述转换器参考输入的电压，所述参考电阻器的第二端连接到所述差分放大器输入。
[0032] 或者，所述转换器可包含通常具有相同标称电阻值的第一和第二电阻器，所述第一参考电阻器的第一端维持在地电位且所述第二参考电阻器的第一端维持在所述转换器参考输入的电压，所述差分放大器的输入连接到被配置成将输入连接到所述第一参考电阻器的第二端或所述第二参考电阻器的第二端的切换装置。
[0033] 优选地，所述转换器的中间范围被确定为输入电阻器值与参考电阻器值的比例和偏移电阻器值与参考电阻器值的比例的另一函数。
[0034] 在上述任一方面的实施例中，所述转换器可包含被配置成接收所述比较器的二进制输出的计数器。所述计数器可接收时钟信号且被配置成计算在一时间段内所述比较器的输出为高电位(或低电位)的时钟周期的数目。优选地，所述钟控比较器和所述计数器使用的是同一时钟。所述时间段可以是预定的时钟周期数，诸如，1024个周期。
[0035] 优选地，所述转换器是增量型转换器。因此，优选地，其包括用于重置所述积分器的重置机构。这可，例如，包含用于为所述RC积分器的电容器放电的装置，诸如，与所述电容器平行配置的开关。所述转换器还可包含用于重置计数器的重置机构。所述重置机构可由处理器或由数字控制逻辑来控制，其可形成所述转换器的一部分或与之分离。
[0036] 所述转换器可能适于将测量仪器的输出数字化。其可能适于接收来自
电池或
电池组的电压信号及确定电压电平的数字表示。
[0037] 在适当的情况下，本发明的任一方面的可选或优选特征可以是任何其他方面的可选或优选特征。一些或全部方面可组合到单个实施例中。
[0038] 现在将参照
附图，仅以举例方式来描述本发明的某些优选实施例，其中：
[0039] 图1是根据本发明的ADC的电路图。
[0040] 图1显示连续时间增量∑-ΔADC，其具有单个电容器C，电容器C连接在运算跨导放大器(OTA)的反相输入与OTA的单个输出之间。所述OTA的输出馈入比较器(CMP)的负输入。
[0041] 所述比较器的正输入连接到所述OTA的非反相输入，且二者均连接到位于参考电压输入(V_ref)与接地端之间的分压器R-R的中间点，使得此二者的电压均维持在所述参考电压输入的一半。
[0042] 单端模拟输入(V_in)经由输入电阻器R_in连接到OTA的反相输入。
[0043] 接地连接经由偏移电阻器R_offset连接到OTA的反相输入。
[0044] 1位DAC的输出经由参考电阻器R_ref连接到OTA的反相输入。所述DAC被配置成使得其在所述比较器的输出为低电位时输出参考电压V_ref，且在所述比较器输出为高电位时输出零(地电位)。
[0045] 重置开关位于电容器C的
端子的两端，且被配置成在其收到来自控制器(图未示)的重置命令时闭合。
[0046] 所述比较器的输出馈入计数器，它还接收时钟信号。所述时钟可由，例如，外部
晶体振荡器产生。在所述比较器在计数期间(例如，1024个周期)为高电位时，所述计数器输出时钟周期的比特位计数DOUT。所述计数器输出可由控制逻辑(图未示)来接收以作后续处理，诸如，影响无线电发射器或显示屏的行为。
[0047] 所述计数器具有重置输入，它会导致所述计数器将其计数重置为零。
[0048] 在使用中，当电压V_in(零与最大值V_max之间)施加给信号输入时，在电容器充电或放电时，有电流流经所述OTA。当所述OTA的输出的电压超过V_ref/2时，所述钟控比较器CMP的输出将在下一个积分步骤翻转。所述比较器输出中的这种变化会导致1位DAC的输出翻转，致使流经所述OTA的电流反向。
[0049] 通过首先重置所述积分器和所述计数器来实行增量模拟数字转换。然后，执行固定数目N个积分步骤，其中对于n位输出分辨率而言，N＝2^n位。例如，对于10位转换，执行1024个积分步骤。
[0050] 在N个积分步骤之后，假定OTA的反相输入的电压V_x等于其非反相输入的电压0.5*V_ref，则所述积分器输出的电压V_o由下式给出：
[0051] V_o(N)＝[N_c*V_ref]-[N*A_v*V_in)] (1)
[0052] 其中
[0053] N_c＝所述比较器输出为高电位时，积分步骤的数目；
[0054] V_ref＝参考电压；
[0055] N＝积分步骤的数目；
[0056] A_v＝电压增益(R_ref/R_in)；且
[0057] V_in＝输入电压。
[0059] N_c＝[N*A_v*V_in/V_ref]+[V_o(N)/V_ref]
[0060] 根据下列等式，所述转换器的增益和中间范围可被设置成任一个期望值。
[0061] 从所述OTA的反相输入(其电压为V_x)流到其输出(其电压为V_o)的电流I由下式给出：
[0062] I＝[(V_in-V_x)/R_in]-[V_x/R_offset]
[0063] +[(1-D)*(V_ref-V_x)/R_ref]-[D*V_x/R_ref]， (2)
[0064] 其中当所述比较器输出为高电位时，D＝1，且当所述输出为低电位时，D＝0。
[0065] 对于理想的放大器，可假定：
[0066] V_x＝0.5*V_ref (3)
[0067] R_in和R_offset可表示为R_ref的比例，如下所示：
[0068] R_in＝a*R_ref，且 (4)
[0069] R_offset＝b*R_ref (5)
[0070] 将等式(3)、(4)和(5)代入等式(2)，得到：
[0071] I＝[(V_in-0.5*V_ref)/(a*R_ref)]-[V_ref/(2*b*R_ref)]
[0072] +((1-D)-D)*V_ref/(2*R_ref) (6)
[0073] 当输入电压V_midscale使得电流I在任一个方向上都是相同值时会出现模拟数字转换的中间点；即当
[0074] I＝((1-D)-D)*V_ref/(2*R_ref)时。
[0075] 根据等式(6)，当
[0076] (V_midscale-0.5*V_ref)/(a*R_ref)＝V_ref/(2*b*R_ref)时会发生这种情况。
[0077] 重新整理后得到：
[0078] V_midscale/V_ref＝(a+b)/(2*b) (7)
[0079] 当I＝0且D＝1时，会出现最大转换器输出。根据等式(6)，这意味着最大输入电压V_max应满足：
[0080] [(V_max-0.5*V_ref)/(a*R_ref)]-[V_ref/(2*b*R_ref)]
[0081] ＝V_ref/(2*R_ref)
[0082] 重新整理后得到：
[0083] V_max/V_ref＝(a+b+ba)/(2*b) (8)
[0084] 因此，所述转换器的增益和中间范围可通过选择满足等式(7)和(8)的电阻器比例a和b来任意设定。
