本発明は、入力電圧を受けて一定の出力電圧Ｖｏｕｔを発生するボルテージレギュレータに関し、より詳しくはボルテージレギュレータの過渡応答特性と安定動作に関する。

一般的に、ボルテージレギュレータは、入力端子１５に入力される入力電圧Ｖｉｎを受けて、出力端子１６に一定の出力電圧Ｖｏｕｔを発生する。 ボルテージレギュレータは、負荷の変動に応じて電流を供給し、出力電圧Ｖｏｕｔを常に一定に保つ。

図２は、従来のボルテージレギュレータの回路図である。
基準電圧回路１１０は、基準電圧Ｖｒｅｆを生成する。 ブリーダ抵抗１１１及び１１２は、出力端子１６の出力電圧Ｖｏｕｔを分圧して、帰還電圧Ｖｆｂを生成する。 基準電圧Ｖｒｅｆと帰還電圧Ｖｆｂは、差動増幅器１２０の入力端子に入力される。 差動増幅器１２０の出力電圧は、第１のソース接地増幅回路を構成するＭＯＳトランジスタ１２３のゲート端子に入力される。 ＭＯＳトランジスタ１２３は、ソース端子が入力端子１５に接続されドレイン端子が定電流源１２４と抵抗１２１と容量１２２に接続される。 ＭＯＳトランジスタ１２３の出力は、抵抗１２１を介して第２のソース接地増幅回路を構成するＭＯＳトランジスタ１１４のゲート端子に入力される。 ＭＯＳトランジスタ１１４は、ソース端子が入力端子１５に接続されドレイン端子がブリーダ抵抗１１１に接続される。 ボルテージレギュレータの出力端子１６は、ＭＯＳトランジスタ１１４とブリーダ抵抗１１１の接点である。 ボルテージレギュレータの出力端子１６には、負荷容量ＣＬと、負荷抵抗ＲＬを有する負荷と、が接続される。

従来のボルテージレギュレータの動作について説明する。
準電圧Ｖｒｅｆが帰還電圧Ｖｆｂよりも大きい場合は、差動増幅器１２０の出力は高くなり、ＭＯＳトランジスタ１２３のＯＮ抵抗を大きくする。 ＭＯＳトランジスタ１２３のＯＮ抵抗が大きくなると、抵抗１２１を介してＭＯＳトランジスタ１１４のゲート端子の電圧は低くなる。 ＭＯＳトランジスタ１１４のＯＮ抵抗が小さくなるので、出力電圧Ｖｏｕｔが高くなる。 従って、ボルテージレギュレータは、帰還電圧Ｖｆｂと基準電圧Ｖｒｅｆとが等しくなる様に働く。 帰還電圧Ｖｆｂが基準電圧Ｖｒｅｆよりも大きい場合は、上記と逆の動作をして、出力電圧Ｖｏｕｔが低くなる。

ボルテージレギュレータは、常に、帰還電圧Ｖｆｂと基準電圧Ｖｒｅｆを等しく保つことで、一定の出力電圧Ｖｏｕｔを発生している。
ボルテージレギュレータは、過渡応答特性を向上させる為に、周波数帯域を広くする必要がある。 従来のボルテージレギュレータは、電圧３段増幅回路構成とすることで、比較的少ない消費電流でも周波数帯域を広くすることで、過渡応答特性を向上させている。 しかしながら、電圧３段増幅回路構成とすると、位相が１８０度以上遅れることで発振等の不安定動作に陥り易くなる。 そこで、従来のボルテージレギュレータでは、抵抗１２１と容量１２２を付加している。 電圧３段増幅回路で発生する位相の遅れを、抵抗１２１とＭＯＳトランジスタ１１４の寄生容量によってゼロ点を発生させて位相補償をおこなうことで、安定動作を保っている（例えば、特許文献１参照）。

従来のボルテージレギュレータでは、抵抗１２１と容量１２２を付加することで、位相補償をおこない安定動作を保っている。 また一方で、ＭＯＳトランジスタ１１４のゲート電圧を制御するために、ＭＯＳトランジスタ１１４の寄生容量の電荷を充放電する必要がある。

従って、従来のボルテージレギュレータでは、ＭＯＳトランジスタ１１４の寄生容量の電荷を充放電する際に、抵抗１２１の影響で電荷の充放電に遅延が発生しまう。 ＭＯＳトランジスタ１１４の寄生容量の充放電に遅延が発生することで、負荷過渡応答で出力電圧Ｖｏｕｔのアンダーシュート、オーバーシュートが大きくなる課題があった。

本発明は、上記課題に鑑みてなされ、過渡応答特性が良く、且つ、安定動作を保つボルテージレギュレータを提供する。

本発明は、上記課題を解決するため、差動増幅回路と、位相補償回路を備えた第１のソース接地増幅回路と、出力回路である第２のソース接地増幅回路で構成する電圧３段増幅回路に加えて、差動増幅回路と第２のソース接地増幅回路の間に第３のソース接地増幅回路を追加する。

即ち、基準電圧回路が出力する基準電圧と、ボルテージレギュレータの出力電圧を分圧したフィードバック電圧とを入力し、その差を増幅し出力する差動増幅回路と、差動増幅回路の出力端子がゲート端子に接続された第１のＭＯＳトランジスタと、第１のＭＯＳトランジスタと接地端子の間に設けられた第１の定電流源と、第１のＭＯＳトランジスタのドレイン端子と位相補償回路を介してゲート端子が接続された出力ＭＯＳトランジスタと、差動増幅回路の出力端子がゲート端子に入力され、出力ＭＯＳトランジスタのゲート端子にドレイン端子が接続された第２のＭＯＳトランジスタと、第２のＭＯＳトランジスタと接地端子の間に設けられた第２の定電流源と、を備えたボルテージレギュレータとした。

第３のソース接地増幅回路を構成するＭＯＳトランジスタの出力は、抵抗を介さずに出力ＭＯＳトランジスタのゲートに接続される。 従って、出力ＭＯＳトランジスタのゲートは遅延無く制御することが可能となる。 従って、位相補償回路を備えた電圧３段増幅回路を用いていても、位相補償回路の抵抗を介さないで出力ＭＯＳトランジスタのゲートを制御することが出来るので、過渡応答特性の改善が可能となる。

第１の実施形態のボルテージレギュレータの回路図である。

従来のボルテージレギュレータ回路の回路図である。

第２の実施形態のボルテージレギュレータの回路図である。

第３の実施形態のボルテージレギュレータの回路図である。

第４の実施形態のボルテージレギュレータの回路図である。

第５の実施形態のボルテージレギュレータの回路図である。

以下、本発明のボルテージレギュレータを、図面を参照して説明する。
＜第１の実施形態＞
図１は、第１の実施形態のボルテージレギュレータの回路図である。
第１の実施形態のボルテージレギュレータは、基準電圧回路１０と、差動増幅器２０と、ＭＯＳトランジスタ２３及び２３ａと、定電流源２４及び２４ａと、抵抗２１と、容量２２と、出力ＭＯＳトランジスタであるＭＯＳトランジスタ１４と、ブリーダ抵抗１１及び１２と、を備えている。

ブリーダ抵抗１１及び１２は、出力端子１６の出力電圧Ｖｏｕｔを分圧して帰還電圧Ｖｆｂを生成する。 差動増幅器２０は、基準電圧回路１０の出力する基準電圧Ｖｒｅｆと帰還電圧Ｖｆｂとを比較する。 差動増幅器２０の出力は、第１のソース接地増幅回路を構成するＭＯＳトランジスタ２３のゲート端子と、第３のソース接地増幅回路を構成するＭＯＳトランジスタ２３ａのゲート端子に入力される。 ＭＯＳトランジスタ２３は、ソース端子が入力端子１５に接続され、ドレイン端子が定電流源２４と抵抗２１と容量２２に接続される。 ＭＯＳトランジスタ２３ａは、ソース端子が入力端子１５に接続され、ドレイン端子が定電流源２４ａと抵抗２１と容量２２に接続される。 また、ＭＯＳトランジスタ２３ａのドレインは、第２のソース接地増幅回路を構成するＭＯＳトランジスタ１４のゲート端子に接続される。 ＭＯＳトランジスタ１４は、ソース端子が入力端子１５に接続され、ドレイン端子がブリーダ抵抗１１に接続される。 ボルテージレギュレータの出力端子１６は、ＭＯＳトランジスタ１１４とブリーダ抵抗１１１の接点である。 ボルテージレギュレータの出力端子１６には、負荷容量ＣＬと、負荷抵抗ＲＬを有する負荷と、が接続される。

ここで、第１のソース接地増幅回路と第３のソース接地増幅回路に関する要素を、抵抗２１の両端の電圧が等しくなるように設定する。 例えば、ＭＯＳトランジスタ２３とＭＯＳトランジスタ２３ａは、アスペクト比（Ｗ／Ｌ）が等しくなるように設定する。 更に、定電流源２４と定電流源２４ａは、電流値が等しくなるように設定する。 また例えば、ＭＯＳトランジスタ２３とＭＯＳトランジスタ２３ａのアスペクト比を変えた場合は、定電流源２４と定電流源２４ａの電流比もアスペクト比に対応するよう設定する。

次に、第１の実施形態のボルテージレギュレータの動作について説明する。
ＭＯＳトランジスタ１４とブリーダ抵抗１１の接点の電圧が出力電圧Ｖｏｕｔとなり、ブリーダ抵抗１１とブリーダ抵抗１２で帰還電圧Ｖｆｂが生成される。

差動増幅器２０は、入力端子に基準電圧Ｖｒｅｆと帰還電圧Ｖｆｂが入力され、出力端子の出力電圧をＭＯＳトランジスタ２３のゲート端子とＭＯＳトランジスタ２３ａのゲート端子に出力する。

第１のソース接地増幅回路のＭＯＳトランジスタ２３と定電流源２４は、位相補償回路である抵抗２１と容量２２を介してＭＯＳトランジスタ１４のゲート端子を制御する。 第３のソース接地増幅回路のＭＯＳトランジスタ２３ａと定電流源２４ａは、ＭＯＳトランジスタ１４のゲート端子を制御する。 第３のソース接地増幅回路の出力は、位相補償回路の抵抗２１を介さないことで、ＭＯＳトランジスタ１４のゲート端子電圧を遅延無く所望の電圧に設定することが出来る。

ここで、ＭＯＳトランジスタ２３とＭＯＳトランジスタ２３ａのアスペクト比は同じで、且つ、定電流源２４と定電流源２４ａの電流値も同じに設計する。 このようにすると、第１のソース接地増幅回路と第３のソース接地増幅回路の出力電圧は、等しい電圧になる。 あるいは、ＭＯＳトランジスタ２３とＭＯＳトランジスタ２３ａのアスペクト比を変えても、定電流源２４と定電流源２４ａの電流比をアスペクト比に合わせるように設計する。 このようにすることで、第１のソース接地増幅回路と第３のソース接地増幅回路の出力電圧は、等しい電圧になる。

次に、第１の実施形態のボルテージレギュレータの位相補償について説明する。
出力トランジスタであるＭＯＳトランジスタ１４は、他のトランジスタと比べてサイズが遥かに大きい。 従って、ＭＯＳトランジスタ１４のゲートとドレイン間の寄生容量は、ミラー効果により他のトランジスタと比べて大きな値となっている。

ここで、ＭＯＳトランジスタ１４のゲートとドレイン間の寄生容量に対して、容量２２の容量を無視できるほど十分小さい値に設定する。 このようにすると、ＭＯＳトランジスタ２３とＭＯＳトランジスタ２３ａの出力抵抗の合成抵抗と、ＭＯＳトランジスタ１４のゲートとドレイン間の寄生容量によって、この系において最も低い周波数にポールＦＰＬ２が、それより周波数の高いところにポールＦＰＨ２が発生する。

また、ＭＯＳトランジスタ１４の出力抵抗と負荷抵抗ＲＬの合成抵抗と、容量ＣＬよって、この系において最も低い周波数にポールＦＰＬ３が、それより周波数の高いところにポールＦＰＨ３が発生する。 また、ＭＯＳトランジスタ１４のゲートとドレイン間の寄生容量と抵抗２１とによって決まる周波数に、ゼロ点ＦＺ１が発生する。

このように構成された第１の実施形態のボルテージレギュレータは、以下のように位相補償が行われる。 但し、差動増幅回路２０での位相の遅れについては、この系において補償されるものとして、考慮していない。

先ず、第１のソース接地増幅回路を構成するＭＯＳトランジスタ２３によるポールＦＰＬ２で９０度の位相の遅れが発生する。 この位相遅れを、ゼロ点ＦＺ１で位相を９０度進めて、元に戻るようにする。 ここで、抵抗２１の抵抗値を調整して、ゼロ点ＦＺ１を次に発生するポールＦＰＨ２やポールＦＰＬ３よりも低い周波数で発生させる。 このことによって、ボルテージレギュレータは、位相余裕を確保することが可能となり、安定動作を保つことができる。

以上説明したように、第１の実施形態のボルテージレギュレータによれば、負荷過渡応答時の過渡応答特性が良く、且つ、安定動作を保つことが可能なボルテージレギュレータを提供することが出来る。

＜第２の実施形態＞
図３は、第２の実施形態のボルテージレギュレータの回路図である。 第２の実施形態のボルテージレギュレータは、出力負荷電流をセンスする出力負荷電流検出回路３０を備えている。 また、定電流源２４ａは、直列に接続されたスイッチ回路と定電流源が追加されている。 出力負荷電流検出回路３０と定電流源２４ａ以外の回路構成は、第１の実施形態と同じである。

出力負荷電流検出回路３０は、検出信号を出力する端子が、定電流源２４ａのスイッチ回路に接続されている。 そして、出力負荷電流検出回路３０は、検出信号によって定電流源２４ａの電流値の切り替えをおこなっている。

例えば、出力負荷電流が増加した場合、出力負荷電流検出回路３０は、定電流源２４ａの電流値を増加させる。 このようにすると、ＭＯＳトランジスタ１４は、ゲート端子の寄生容量の電荷が早く放電される。 従って、ＭＯＳトランジスタ１４のゲート端子の電圧を所望の電圧に早く設定することが出来るので、さらに過渡応答特性が改善される。
なお、本実施形態では定電流源２４ａの電流値を増加させる構成としたが、定電流源２４の電流値を増加させてもよい。

＜第３の実施形態＞
図４は、第３の実施形態のボルテージレギュレータの回路図である。
第３の実施形態のボルテージレギュレータは、出力負荷電流をセンスする出力負荷電流検出回路３０を備えている。 また、抵抗２１は、並列に接続されたスイッチ回路と定電流源が追加されている。 出力負荷電流検出回路３０と抵抗２１以外の回路構成は、第１の実施形態と同じである。

出力負荷電流検出回路３０は、検出信号を出力する端子が、抵抗２１のスイッチ回路に接続されている。 そして、出力負荷電流検出回路３０は、検出信号によって抵抗２１の抵抗値の切り替えをおこなっている。

例えば、出力負荷電流が増加した場合、出力負荷電流検出回路３０は、抵抗２１の抵抗値を減少させる。 このようにすると、出力負荷電流に応じて決まる周波数ポールに対して、抵抗値を切り替えゼロ点の周波数を任意に変えることが出来る。 従って、さらに動作の安定性が改善される。

＜第４の実施形態＞
図５は、第４の実施形態のボルテージレギュレータの回路図である。
第４の実施形態のボルテージレギュレータは、第１の実施形態のボルテージレギュレータに、更に、出力負荷電流検出回路３０と、直列に接続されたスイッチ回路を有する定電流源２５と、を備えている。 出力負荷電流検出回路３０と定電流源２５以外の回路構成は、第１の実施形態と同じである。

出力負荷電流検出回路３０は、検出信号を出力する端子が、スイッチ回路に接続されている。 そして、出力負荷電流検出回路３０は、検出信号によって定電流源２５の切り替えをおこなっている。

例えば、出力負荷電流が増加した場合、出力負荷電流検出回路３０は、定電流源２５のスイッチ回路をオンして、定電流源２５からＭＯＳトランジスタ２３とＯＳトランジスタ２３ａのゲート端子に電流を供給させる。 従って、ＭＯＳトランジスタ２３とＭＯＳトランジスタ２３ａのドレイン電流が減少するので、定電流源２４および定電流源２４ａによって、ＭＯＳトランジスタ１４のゲート端子の電圧を所望の電圧に早く設定することが出来る。 すなわち、ボルテージレギュレータの過渡応答特性が改善される。

＜第５の実施形態＞
図６は、第５の実施形態のボルテージレギュレータの回路図である。
本発明の第４の実施形態の回路構成に、更に、定電流源２４ａに直列に接続されたスイッチ回路と定電流源が追加されている。

例えば、出力負荷電流が増加した場合、出力負荷電流検出回路３０は、定電流源２５から電流を供給してＭＯＳトランジスタ１４のゲート端子に流れ込む電流が減少する。 合わせて、出力負荷電流検出回路３０は、定電流源２４ａの電流値を増加させることでＭＯＳトランジスタ１４のゲート端子の電圧を所望の電圧に早く設定することが出来るので、ボルテージレギュレータの過渡応答特性が改善される。

なお、本実施形態では定電流源２４ａの電流値を増加させる構成としたが、定電流源２４の電流値を増加させてもよい。

２０、１２０ 差動増幅回路２４、２４ａ、２５、１２４ 定電流源３０ 出力負荷電流検出回路１０、１１０ 基準電圧回路