정전기 보호 회로의 구조
专利汇可以提供정전기 보호 회로의 구조专利检索，专利查询，专利分析的服务。并且본 발명은 단위 면적에서 수직 방전 경로를 확장시켜 ESD 보호 특성을 향상시키는데 적당하도록한 정전기 보호 회로의 구조에 관한 것으로,제 1 도전형의 반도체 기판과,상기 제 1 도전형의 반도체 기판의 표면내에 깊게 형성되는 제 2 도전형의 웰 영역과,상기 웰 영역의 전체 깊이의 1/2 이상의 깊이로 형성되는 고농도 제 1 도전형의 에피택셜층과,상기 제 2 도전형의 웰 영역에 상기 고농도 제 1 도전형의 에피택셜층의 형성 깊이 보다 얕은 깊이로 형성되는 고농도 제 2 도전형 불순물 영역과,상기 제 2 도전형의 웰 영역이외의 제 1 도전형 반도체 기판의 표면내에 형성되는 고농도 제 1 도전형의 불순물 영역을 포함하여 이루어진다.，下面是정전기 보호 회로의 구조专利的具体信息内容。
정전기 보호 회로의 구조
본 발명은 ESD 보호 회로에 관한 것으로, 특히 단위 면적에서 수직 방전 경로를 확장시켜 ESD 보호 특성을 향상시키는데 적당하도록한 정전기 보호 회로의 구조에 관한 것이다.
이하, 첨부된 도면을 참고하여 종래 기술의 정전기 보호 회로에 관하여 설명하면 다음과 같다.
도 1은 종래 기술의 ESD 보호 회로의 구조를 나타낸 레이 아웃도이고, 도 2는 도 1의 AA′선에 따른 구조 단면도이다.
도 1은 종래 기술의 ESD 보호 회로의 평면 구성을 나타낸 것으로 일정 면적(a×a)내에서의 ESD 보호 회로의 구성은 다음과 같다.
ESD 보호 회로는 내부 회로에 데이터를 입출력하는 입출력 패드(1)를 중심으로 상기 입출력 패드(1)에 일측이 접하는 전원 전압 인가 전극(2)과 접지 전압 인가 전극(3),보호 바이어스 인가 전극(4)등이 구성된다.
외부에서 순간적으로 인가되는 정전기와 같은 고전압이 내부 회로에 영향을 주지않고 신속하게 방전되도록 방전 경로를 크게 구성한다.
즉, 데이터의 입출력이 이루어지는 입출력 패드(1)의 일측에 접하여 구성되는 전원 전압 인가 전극(2)이 한 번 이상 구부러진 형태로 구성된다.
상기 전원 전압 인가 전극(2)의 형태는 '
'' '자 형태로 상기 입출력 패드(1)의 둘레에 구성된다.그리고 전원 전압 인가 전극(2)의 외측에 차례로 구성되는 접지 전압 인가 전극(3),보호 바이어스 인가 전극(4)들 역시 상기 전원 전압 인가 전극(3)의 구성과 동일한 형태를 갖는다.
상기와 같은 평면 구성을 갖는 종래 기술의 ESD 보호 회로의 수직 구조는 다음과 같다.
반도체 기판(5)의 표면내에 'c'의 깊이로 형성되는 반대 도전형의 웰 영역(6)내에 반도체 기판(5)과 동일 도전형의 불순물 영역들 그리고 반대 도전형의 불순물 영역이 형성되는데, 이 불순물 영역들은 전원 전압 인가 전극(2),접지 전압 인가 전극(3),보호 바이어스 인가 전극(4)으로 각각 사용되는 것이다.
상기 웰 영역(6) 이외의 부분에는 기판 바이어스를 인가하기 위한 불순물 영역이 형성되는데, 이 불순물 영역은 기판 바이어스 인가 전극(7)이 형성되는 것으로, 반도체 기판(5)과 동일 도전형의 불순물 이온의 주입으로 형성된다.
이와 같은 종래 기술의 ESD 보호 회로는 전원 전압 인가 전극(31)에 정전기와 같은 고전압이 걸렸을 때 상기 전원 전압 인가 전극(31)에 'b'만큼 떨어진 접지 전압 인가 전극(32) 방향으로 방전이 이루어지게 된다.
종래 기술의 ESD 보호 회로는 평면 차원에서 ESD 방전 경로를 확보한 것으로, 칩의 초소형화 추세에 따라 충분한 ESD 방전 기능을 구현하지 못한다.
즉, 일정 면적에서 전원 전압 인가 전극과 접지 전압 인가 전극의 접촉 면적에 비례하여 방전 경로가 확보되므로 충분한 방전 경로를 확보하기에는 어려움이 있다.
본 발명은 상기와 같은 종래 기술의 ESD 보호 회로의 문제점을 해결하기 위하여 안출한 것으로, 단위 면적에서 수직 방전 경로를 확장시켜 ESD 보호 특성을 향상시키는데 적당하도록한 정전기 보호 회로의 구조를 제공하는데 그 목적이 있다.
도 1은 종래 기술의 ESD 보호 회로의 구조를 나타낸 레이 아웃도
도 2는 도 1의 AA′선에 따른 구조 단면도
도 3은 본 발명의 ESD 보호 회로의 구조를 나타낸 레이 아웃도
도 4는 도 3의 BB′선에 따른 ESD 보호 회로의 구조 단면도
도 5는 도 4의 CC′,DD′선에 따른 전위 분포도
도면의 주요부분에 대한 부호의 설명
30. 입출력 패드 31. 전원 전압 인가 전극
32. 접지 전압 인가 전극 33. 보호 바이어스 인가 전극
34. 기판 바이어스 인가 전극 35. 반도체 기판
36. P-Well
단위 면적에서 수직 방전 경로를 확장시켜 ESD 보호 특성을 향상시키는데 적당하도록한 본 발명의 정전기 보호 회로의 구조는 제 1 도전형의 반도체 기판과,상기 제 1 도전형의 반도체 기판의 표면내에 깊게 형성되는 제 2 도전형의 웰 영역과,상기 웰 영역의 전체 깊이의 1/2 이상의 깊이로 형성되는 고농도 제 1 도전형의 에피택셜층과,상기 제 2 도전형의 웰 영역에 상기 고농도 제 1 도전형의 에피택셜층의 형성 깊이 보다 얕은 깊이로 형성되는 고농도 제 2 도전형 불순물 영역과,상기 제 2 도전형의 웰 영역이외의 제 1 도전형 반도체 기판의 표면내에 형성되는 고농도 제 1 도전형의 불순물 영역을 포함하여 구성되는 것을 특징으로 한다.
이하, 첨부된 도면을 참고하여 본 발명의 정전기 보호 회로에 관하여 상세히 설명 하면 다음과 같다.
도 3은 본 발명의 ESD 보호 회로의 구조를 나타낸 레이 아웃도이고,도 4는 도 3의 BB′선에 따른 ESD 보호 회로의 구조 단면도이다. 그리고 도 5는 도 4의 CC′,DD′선에 따른 전위 분포도이다.
본 발명의 정전기 보호 회로는 ESD 방전 경로를 수직으로 확장한 것으로 그 구조는 다음과 같다.
먼저, 평면 구성은 도 3에서와 같이, 일정 면적(a×a)의 크기로 내부 회로에 데이터를 입출력하는 입출력 패드(30)를 중심으로 상기 입출력 패드(30)에 일측이 접하는 전원 전압 인가 전극(31) 그리고 전원 전압 인가 전극(31)과 동일 형태로 그에 이웃하여 구성되는 접지 전압 인가 전극(32),보호 바이어스 인가 전극(33)등이 구성된다.
외부에서 순간적으로 인가되는 정전기와 같은 고전압이 내부 회로에 영향을 주지않고 신속하게 방전되도록 방전 경로를 크게 구성한다.
즉, 데이터의 입출력이 이루어지는 입출력 패드(30)의 일측에 접하여 구성되는 전원 전압 인가 전극(31)이 한 번 이상 구부러진 형태로 구성된다.
상기 전원 전압 인가 전극(31)의 형태는 '
'또는' '자 형태로 상기 입출력 패드(30)의 둘레에 구성된다.그리고 전원 전압 인가 전극(31)의 외측에 차례로 구성되는 접지 전압 인가 전극(32),보호 바이어스 인가 전극(33)들 역시 상기 전원 전압 인가 전극(31)의 구성과 동일한 형태를 갖는다.
상기와 같은 평면 구성을 갖는 본 발명에 따른 ESD 보호 회로의 수직 구조는 다음과 같다.
상기와 같은 본 발명에 따른 ESD 보호 회로는 전극이 형성되는 영역들을 수직 방향으로 더 깊게 형성하여 고전압의 방전 경로를 크게한 것으로 도 4에서와 같이, 반도체 기판(35)내에 기판과 반대 도전형의 불순물을 주입하여 딥 P-웰(Deep P- Well)(36)을 'c'의 깊이로 형성하고 상기 P-Well(36)영역에 트렌치를 형성하고 선택적으로 에피택셜 성장을 하여 N + 불순물 도핑 영역들을 'b'의 간격으로 형성한다.
즉, 반도체 기판(35)의 표면내에 'c'의 깊이로 형성되는 반대 도전형의 P-웰(36)영역내에 반도체 기판(35)과 동일 도전형의 불순물 영역들 그리고 반대 도전형의 불순물영역이 형성되는데, 이 불순물 영역들이 전원 전압 인가 전극(31),접지 전압 인가 전극(32),보호 바이어스 인가 전극(33)으로 사용되는 것이다.
이때, 상기의 P-Well(36)영역에 트렌치를 형성하고 선택적으로 에피택셜 성장을 하여 N + 불순물 도핑 영역들을 형성하는 것은 이온 주입에 의해 불순물 도핑 영역들을 형성하는 것 보다 더 깊게 형성할 수 있기 때문이다.
상기 P-웰(6)영역 이외의 부분에는 기판 바이어스를 인가하기 위한 불순물 영역이 형성되는데, 이 불순물 영역은 기판 바이어스 인가 전극(34)이 형성되는 것으로, 반도체 기판(35)과 동일 도전형의 불순물 이온의 주입으로 형성된다.
상기 P-Well(36)의 깊이는 'c'이데, c = d + e (d≒e)이다. 즉, 상기 전원 전압 인가 전극(31)과 접지 전압 인가 전극(32)으로 사용되는 불순물 영역의 깊이는 웰 깊이의 반정도가 된다.
본 발명의 실시예에서는 상기 P-Well(36)의 깊이를 4㎛이상으로 하고, 불순물 영역의 깊이를 약 ~2㎛정도로한 것이다.
이와 같은 본 발명에 따른 ESD 보호 회로는 전원 전압 인가 전극(31)에 정전기와 같은 고전압이 걸렸을 때 접지 전압 인가 전극(32) 방향으로 방전이 이루어지게 된다.
이때의 방전 용량은 두 전극의 접촉 면적에 비례하는데, 본 발명에 따른 ESD 회로는 수직 방향으로 반전 경로를 확장시킨 것으로 이는 고전압이 전원 전압 인가 전극에 순간적으로 걸렸을 때 효율적으로 고전압을 방전시키기 위한 것이다.
도 5는 도 4의 CC′,DD′선에 따른 전위 분포도를 나타낸 것으로, CC′선에서의 방전은 N + 불순물 영역과 N + 불순물 영역사이의 P-Well(36)영역의 전위 장벽을 통해 인가된 전압의 방전이 순간적으로 이루어진다.
그리고 DD′선에서는 P-Well(36)에 의한 전위 장벽이 낮은 경우 기판 바이어스 인가 전극으로 사용되는 N + 불순물 영역(N-Sub)으로 부터 N + 불순물 영역으로 전하가 역류될 수도 있는데, 이는 누설 전류 발생의 원인이 되어 적정 농도로 P-Well(36)을 형성하고, 기판 바이어스 인가 전극으로 사용되는 N + 불순물 영역과 다른 N + 불순물 영역과의 간격을 적절하게 조정하여 이를 억제하여야 한다.
이와 같은 본 발명의 정전기 보호 회로는 평면상의 확장이 아닌 수직 방향으로 방전 경로를 확대하여 순간적으로 인가되는 고전압으로 부터 내부 회로를 적절하게 보호할 수 있다.
| 标题 | 发布/更新时间 | 阅读量 |
|---|---|---|
| 用于动态光照应用的总线协议 | 2020-05-08 | 199 |
| 磁阻传感器元件之间的电屏蔽 | 2020-05-08 | 738 |
| 具有静电放电保护功能的输出电路 | 2020-05-08 | 908 |
| 一种静电放电保护结构及其制作方法 | 2020-05-08 | 751 |
| 经过栅极提升的NMOS ESD保护装置 | 2020-05-08 | 896 |
| 一种空间环境下的电磁脉冲复合效应试验方法及系统 | 2020-05-08 | 888 |
| 一种静电放电箝位电路 | 2020-05-08 | 248 |
| 一种防静电的负离子机 | 2020-05-08 | 120 |
| 用于电子装置的壳体及电子装置 | 2020-05-11 | 840 |
| 芯片及静电放电保护电路 | 2020-05-11 | 990 |
高效检索全球专利专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台，是提供专利分析，专利查询，专利检索等数据服务功能的知识产权数据服务商。
我们的产品包含105个国家的1.26亿组数据，免费查、免费专利分析。
专利汇分析报告产品可以对行业情报数据进行梳理分析，涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度，系统通过AI智能系统对图表进行解读，只需1分钟，一键生成行业专利分析报告。
-
10 跨域靜電放電保護裝置
