一种振荡器及其构成的真随机数发生电路专利检索-振荡器电子零件及设备专利检索查询-专利查询网

一种 振荡器及其构成的真随机数发生电路

阅读：670发布：2024-01-09

专利汇可以提供一种振荡器及其构成的真随机数发生电路专利检索，专利查询，专利分析的服务。并且本发明公开了集成电路设计领域中的一种振荡器及其构成的真随机数发生电路。振荡器采用新型结构，主回路采用的结构可以为四边形、八边形、十二边形等结构，即4n边形结构，其中n为大于零的整数，真随机数发生电路包括快速振荡器、慢速振荡器、异或电路、时钟电路、系统时钟电路和采样电路。振荡器为真随机数发生电路提供随机源，构成快速振荡器和慢速振荡器并受两个外部使能信号 a和b控制，快速振荡器和慢速振荡器的输出端信号相异或输出初级随机数种子，时钟电路和系统时钟电路控制采样电路对初级随机数种子进行两次采样，产生真随机数序列，该真随机数发生电路解决了真随机数序列随机性差、周期性出现的问题。，下面是一种振荡器及其构成的真随机数发生电路专利的具体信息内容。

权利要求

1.一种振荡器，其特征在于，它由8n个反相器构成2n+1个稳定回路和4n个振荡回路，其中n为大于1的整数，每个所述稳定回路包含1个主回路和2n个交叉耦合反相器电路，该主回路为4n边形，由4n个所述反相器级联构成，且每个反相器分别位于4n边形的一个边上，所述
2n个交叉耦合反相器电路由其余的4n个所述反相器构成，每个所述交叉耦合反相器电路由两个级联构成回路的所述反相器所组成，并且所述4n边形的每个对称轴上两个点均与一个所述交叉耦合反相器电路上的两个点相连接；每个所述振荡回路均由2n+1个级联构成回路的所述反相器所组成，在这2n+1个反相器当中，2n个反相器位于所述主回路上，1个反相器位于所述交叉耦合反相器电路上。
2.一种由权利要求1所述振荡器构成的真随机数发生电路，其特征在于，该真随机数发生电路包括快速振荡器、慢速振荡器、异或电路、时钟电路、系统时钟电路和采样电路；快速振荡器与慢速振荡器是主回路采用所述4n边形结构的振荡器；
快速振荡器和慢速振荡器的输入端分别与两个外部使能信号a和使能信号b相连接，快速振荡器和慢速振荡器的输出端与异或电路的输入端相连接，外部使能信号c与时钟电路输入端相连接，时钟电路输出端、异或电路输出端和系统时钟电路输出端均与采样电路的不同输入端相连接，采样电路的输出端即为真随机数序列输出端；
当使能信号a和使能信号b同时为“1”时，快速振荡器和慢速振荡器起振，快速振荡器产生高频信号，慢速振荡器产生低频信号，经过异或逻辑门后产生初级随机数种子；使能信号c为“1”时，时钟电路产生固定频率信号，该信号和系统时钟电路产生的信号对初级随机数种子分别进行采样，两次采样后产生真随机数序列；
所述采样电路包括初级采样D触发器和次级采样D触发器，异或电路的输出与采样电路初级采样D触发器的输入端相连接，时钟电路的输出端接入初级采样D触发器的时钟信号输入端，对异或电路输出端信号进行初级采样；初级采样D触发器输出端与采样电路中的次级采样D触发器的输入端相连接，系统时钟电路的输出端接入次级采样D触发器的时钟信号输入端，从而对初级采样D触发器的输出信号进行采样，次级采样D触发器的输出端即为真随机数序列输出端；
所述系统时钟电路由扩散算法逻辑时钟提供时钟信号，扩散算法逻辑时钟为数字电路实现的低频时钟，用于对初级随机数序列进行采样，产生所需真随机数序列；
所述时钟电路由五个级联构成回路的反相器组成，每个反相器输入端点或输出端点与对地的MOS管电容相连接，实现延迟功能，并通过调节MOS管电容尺寸实现所需的输出频率。
3.根据权利要求2所述的真随机数发生电路，其特征在于，快速振荡频率大于10倍时钟电路频率，慢速振荡频率小于10倍时钟频率。
4.根据权利要求2所述的真随机数发生电路，其特征在于，所述异或电路由两输入的异或逻辑门组成，实现异或功能。
5.根据权利要求2所述的真随机数发生电路，其特征在于，所述时钟电路用于给采样电路提供时钟信号，对初级随机数种子进行初级采样，从而产生初级随机数序列。

说明书全文

一种振荡器及其构成的真随机数发生电路

技术领域

[0001] 本发明属于集成电路设计领域，涉及一种振荡器及其构成的真随机数发生电路，该电路产生的真随机数序列具有高度随机性，可以应用到需要真随机数的各种安全加密领域，如高安全RFID标签。

背景技术

[0002] 随着无线通信的发展，信息安全越来越重要，通信系统需要加密和解密技术来实现安全通信，这便离不开随机数。随机数包括伪随机数和真随机数，伪随机数是通过数学算法实现，当其输入端的种子序列确定，算法确定，其输出信号就被确定。伪随机数具有随机性的特点，但是输出信号是周期信号，易被破解，安全性较差。真随机数通过物理特征来实现，在电路设计中常见的实现方法有直接放大热噪声法、振荡采样法、离散时间混沌实现法和亚稳态电路实现法，振荡采样法利用振荡器的相位噪声和抖动作为随机源，相位噪声由振荡器中MOS管的热噪声所引起，抖动由电路中存在的亚稳态、竞争和冒险所引起，所以产生的随机数的随机性较好。由于基于振荡采样法的真随机数发生电路实现过程结构简单，所需面积少，功耗低，所以在加密、解密系统和近场通信等中得到广泛的运用。

发明内容

[0003] 本发明提供一种振荡器及其构成的真随机数发生电路，其目的在于解决随机数随机性差的问题，使生成的真随机数序列具有不可预测且不重复的特点。

[0004] 本发明提供的一种振荡器，由8n个反相器构成2n+1个稳定回路和4n个振荡回路，其中n为大于零的整数，每个所述稳定回路包含1个主回路和2n个交叉耦合反相器电路，该主回路为4n边形，由4n个所述反相器级联构成，且每个反相器分别位于4n边形的一个边上，所述2n个交叉耦合反相器电路由其余的4n个所述反相器构成，每个所述交叉耦合反相器电路由两个级联构成回路的所述反相器所组成，并且所述4n边形的每个对称轴上两个点均与一个所述交叉耦合反相器电路上的两个点相连接；每个所述振荡回路均由2n+1个级联构成回路的所述反向器所组成，在这2n+1个反相器当中，2n个反相器位于所述主回路上，1个反相器位于所述交叉耦合反相器电路上。

[0005] 本发明提供的由所述振荡器构成的真随机数发生电路，包括快速振荡器、慢速振荡器、异或电路、时钟电路、系统时钟电路和采样电路；

[0006] 快速振荡器和慢速振荡器的输入端分别与两个外部使能信号a和使能信号b相连接，快速振荡器和慢速振荡器的输出端与异或电路的输入端相连接，外部使能信号c与时钟电路输入端相连接，时钟电路输出端、异或电路输出端和系统时钟电路输出端均与采样电路的不同输入端相连接，采样电路的输出端即为真随机数序列输出端；

[0007] 当使能信号a和使能信号b同时为“1”时，快速振荡器和慢速振荡器起振，快速振荡器产生高频信号，慢速振荡器产生低频信号，经过异或逻辑门后产生初级随机数种子；使能信号c为“1”时，时钟电路产生固定频率信号，该信号和系统时钟电路产生的信号对初级随机数种子分别进行采样，两次采样后产生真随机数序列。

[0008] 所述快速振荡器与慢速振荡器是主回路采用上述4n边形结构的振荡器，通过调节MOS管的尺寸实现不同频率的输出，为保证真随机数的随机性，振荡频率在时钟电路频率的10倍左右，快速振荡频率大于10倍时钟电路频率，慢速振荡频率小于10倍时钟频率。

[0009] 所述异或电路由两输入的异或逻辑门组成，实现异或功能。

[0010] 所述时钟电路用于给采样电路提供时钟信号，对初级随机数种子进行初级采样，从而产生初级随机数序列。所述时钟电路的具体结构由五个级联构成回路的反相器(S25、S26、S27、S28、S29)组成，每个反相器输入端点或输出端点与对地(GND)的MOS管电容(M1、M2、M3、M4、M5)相连接，实现延迟功能，并通过调节MOS管电容尺寸实现所需的输出频率。

[0011] 所述系统时钟电路由扩散算法逻辑时钟提供时钟信号，扩散算法逻辑时钟为数字电路实现的低频时钟，用于对初级随机数序列进行采样，产生所需真随机数序列。

[0012] 所述采样电路包括初级采样D触发器和次级采样D触发器，异或电路输出与采样电路初级采样D触发器的输入端相连接，时钟电路的输出端接入初级采样D触发器的时钟信号输入端，对异或电路输出端信号进行初级采样；初级采样D触发器输出端与采样电路中的次级采样D触发器的输入端相连接，系统时钟电路的输出端接入次级采样D触发器的时钟信号输入端，从而对初级采样D触发器的输出信号进行采样，次级采样D触发器的输出端即为真随机数序列输出端。

[0013] 本发明把拥有较大相位噪声和抖动的快速振荡器和慢速振荡器作为随机源，通过多次采样提高随机性，设计了一种基于振荡采样法的真随机数发生电路，解决随机数随机性差的问题，生成的真随机数序列具有不可预测且不重复的特点。具体而言，本发明与现有技术相比具有以下技术效果：

[0014] (1)本发明中，振荡器用于产生一个受相位噪声和抖动影响较大的频率。振荡器一旦上电便快速起振，振荡电路的优点是包涵多条回路，且稳定回路和振荡回路相互嵌套，电路中的“0”和“1”信号不停的翻转，这使得电路中充满线与逻辑和竞争冒险机制，从而导致输出频率不稳定。另外，此电路对电源电压和外部噪声干扰很敏感，当工作环境中存在干扰时，输出信号将产生较大的抖动量，这对真随机数发生电路而言进一步提高了真随机数序列的随机性。

[0015] (2)本发明的振荡器主回路采用为四边形、八边形、十二边形等的振荡器，信号竞争冒险严重，可以产生相位噪声和抖动大的频率；其中，主回路为八边形、十二边形等的振荡器与主回路为四边形的振荡器相比，稳定回路和振荡回路增多，信号竞争冒险更严重，从而可以产生相位噪声和抖动更大的频率。

[0016] (3)由于真随机数发生电路是以振荡器作为随机源，而振荡器本身的随机性是由物理特性中的相位噪声和抖动引起，这就使得真随机数发生电路产生不可预测且不重复的真随机数序列。附图说明

[0017] 图1是以四边形为主回路的振荡器电路结构示意图；

[0018] 图2是以八边形为主回路的振荡器电路结构示意图；

[0019] 图3是真随机数发生电路的结构示意图；

[0020] 图4是真随机数发生电路的波形示意图；

[0021] 图5是以五个反相器级联构成回路的时钟电路结构示意图。

具体实施方式

[0022] 按照附图来分析一种振荡器及其构成的真随机数发生电路，下述仅仅是示例性的说明，对振荡器和真随机数发生电路的应用不构成任何限制。下面所描述的本发明各个实施方式中所涉及到的技术特征只要彼此之间未构成冲突就可以相互组合。

[0023] 图1是以四边形为主回路的振荡器电路结构示意图，在该振荡器的拓扑结构当中，包含4个节点，分别是①、②、③、④，节点与节点通过反相器(S1、S2、S3、S4、S5、S6、S7、S8)连接。振荡器主体结构为3个稳定回路和4个振荡回路。稳定回路当中有1个主回路和2个交叉耦合反相器电路，主回路为①→②→③→④→①，交叉耦合反相器电路为①→③→①和②→④→②。振荡回路为3个反相器级联构成回路，4个振荡回路分别为①→②→③→①、②→③→④→②、③→④→①→③、④→①→②→④。通过设置MOS管尺寸，得到不同的输出频率，快速振荡器频率大于慢速振荡器输出频率。

[0024] 图2是以八边形为主回路的振荡器电路结构示意图，振荡器的拓扑结构是对图1中电路结构进行改进提出来的新方案，其更大的相位噪声和抖动提高了真随机数序列的随机性。拓扑结构包含8个节点，分别是⑤、⑥、⑦、⑧、⑨、⑩、节点与节点通过反相器(S9、S10、S11、S12、S13、S14、S15、S16)连接。振荡器主体结构为5个稳定回路和8个振荡回路。稳定回路当中有1个主回路和4个交叉耦合反相器电路，主回路为交叉耦合反相器电路为⑤→⑨→⑤、⑥→⑩→⑥、
振荡回路为5级反相器级联构成回路，8个振荡回路分别为

[0025] 所述振荡器主回路不仅可以为四边形结构，还可以为八边形、十二边形等结构，即为4n边形结构，n为大于零的整数，4n个反相器级联构成一个稳定回路，每个反相器在4n边形的每一个边上。4n边形对称轴上的两个点与一个交叉耦合反相器电路上的两个点相连接，交叉耦合反相器电路由两个级联构成回路的反相器(S17、S18或S19、S20或S21、S22或S23、S24)所组成，共有2n个交叉耦合反相器电路。

[0026] 图3是真随机数发生电路的结构示意图，包括快速振荡器、慢速振荡器、异或电路、时钟电路、系统时钟电路和采样电路，两个外部使能信号a和使能信号b分别与快速振荡器和慢速振荡器的输入端相连接，快速振荡器和慢速振荡器的输出端与异或电路的输入端相连接，外部使能信号c与时钟电路输入端相连接，时钟电路输出端、异或电路输出端和系统时钟电路输出端均与采样电路的不同输入端相连接，采样电路的输出端即为真随机数序列输出端。

[0027] 图4是真随机数发生电路的波形示意图，快速振荡器和慢速振荡器采用主回路为四边形的拓扑结构，其工作过程如下，

[0028] 步骤1：快速振荡器和慢速振荡器上电，当使能信号a和使能信号b同时为“1”时，快速振荡器和慢速振荡器起振，快速振荡器产生高频信号，慢速振荡器产生低频信号，经过异或逻辑门后产生初级随机数种子。

[0029] 步骤2：时钟电路上电，使能信号c为“1”信号，时钟电路起振并给初级采样D触发器提供时钟信号，对初级随机数种子进行采样，输出初级随机数序列。

[0030] 步骤3：初级随机数序列进入次级采样D触发器，系统时钟电路开始工作，并对初级随机数序列进行二次采样，产生所需真随机数序列。

[0031] 整个过程从使能信号a和使能信号b同时为“1”到生成真随机数序列经历时间为t，需要注意使能信号a和使能信号b如果不是同时使能，就会造成快速振荡器和慢速振荡器之间不确定的相位差，从而增大了两次采样之间的差异性，这可以提高真随机数序列的随机性。

[0032] 图5是以5个反相器级联构成回路的时钟电路结构示意图，回路包含5个节点，分别为节点与节点通过反相器(S25、S26、S27、S28、S29)连接，振荡回路为每个节点都接入了一个对地的MOS管电容(M1、M2、M3、
M4、M5)，当使能信号c为“1” 时，一旦上电便开始振荡，调节MOS管尺寸得到不同的输出频率，从而对快速振荡器和慢速振荡器经过异或逻辑门后产生的初级随机数种子进行初级采样。

[0033] 以上所述仅为本发明优选的实施方式，本发明具体实施方式不受此所限，对熟悉该技术领域的科研和技术人员在本发明的技术原理和具体实施方式公布后，可对其做若干的修改和替换，都应涵盖本次发明的保护范围内，因此，本次发明的保护范围以权利要求的范围为准。

标题	发布/更新时间	阅读量
基于AES算法和PUF技术的嵌入式系统加密保护装置和方法	2020-05-08	979
一种清洗用高峰值功率激光高效耦合输出方法	2020-05-08	844
一种低成本超宽带放电信号检测装置及其检测方法	2020-05-08	253
一种餐饮用油水分离机	2020-05-11	577
防漏油电子烟发热丝驱动控制电路、方法、芯片及电子烟	2020-05-11	979
耦合分数阶混沌机电装置的最优同步控制方法	2020-05-08	125
一种法兰式采油井井口多参量测量仪和测量方法	2020-05-11	859
酶促凝血抗菌可控的明胶基水凝胶及其制备方法	2020-05-11	639
用于测量装置的动态传感器	2020-05-08	337
一种三乙酸甘油酯含量测定方法	2020-05-08	932

一种振荡器及其构成的真随机数发生电路

一种振荡器及其构成的真随机数发生电路

技术领域

背景技术

发明内容

具体实施方式

该功能需要专业版企业版VIP权限，您可以：