技术领域
[0001] 本
发明涉及一种封装结构及其制造方法，且特别是涉及一种天线整合式封装结构及其制造方法。
背景技术
[0002] 无线接收器的应用在近两年美国消费
电子展中成为焦点，宣告无线千兆联盟(Wireless Gigabit Alliance，WiGi)与无线高画质(Wireless HD)标准应用的时代来临。国内外学界与大厂也陆续开发出毫米波频段的芯片；然而，此频段芯片的封装却尚未有完整解决方案。
[0003] 传统打线(Wire-bond)封装不适用于射频芯片封装，而使用低温共烧多层陶瓷(Low-Temperature Co-fired Ceramics,LTCC)与倒装封装，则因制作工艺条件导致
基板收缩且制作工艺效能不足，加上所欲封装芯片焊垫尺寸及间距过小，导致组装良率过低。因此，需提供一种能有效整合射频芯片及天线的封装结构。
发明内容
[0004] 本发明的目的在于提供一种能有效整合射频芯片及天线的封装结构，垂直整合天线与射频芯片集成
电路的封装，设计位于不同层的天线与射频芯片的
位置上下垂直对应，将两者间的传输距离最小化，减少天线与射频芯片间传输路径造成的高频
信号损耗。
[0005] 为达上述目的，本发明提供一种天线整合式封装结构的制造方法。首先，提供一第一金属层。配置一芯片于该第一金属层上，该芯片具有一第一
接触垫以及一第二接触垫，该第一接触垫以及该第二接触垫朝向该第一金属层，其中该第一接触垫与该第二接触垫均电连接至该第一金属层。
覆盖且压合一多层板于该第一金属层上，该多层板包括一填充胶层以及一第二金属层，该第二金属层位于该填充胶层上并电连接于该第一金属层，且该填充胶层包覆该芯片。
图案化该第一金属层之后，覆盖一多层基板于图案化的该第一金属层。该多层基板远离图案化的该第一金属层的一侧具有一第三金属层。形成一导通孔，该导通孔贯穿该多层基板并终止于该第一金属层电连接第一接触垫处。接着，形成电
镀导通孔结构于该导通孔中且该
电镀导通孔结构连接该第三金属层以及该第一接触垫。图案化该第二金属层以及该第三金属层，并形成一图案化的该第二金属层以及一图案化的该第三金属层。该图案化的该第三金属层包括位于该芯片下方的一天线图案，该天线图案通过该电镀导通孔结构而与该芯片电连接。
[0006] 在本发明的一
实施例中，上述的天线整合式封装结构的制造方法还包括形成贯穿该第一金属层的一第一钻孔以及一第二钻孔，该第一钻孔暴露出该第一接触垫，且该第二钻孔暴露出该第二接触垫，并分别于该第一钻孔以及该第二钻孔中形成一第一金属填孔结构以及一第二金属填孔结构，以使该芯片电连接至该第一金属层。而该多层基板覆盖该第一金属填孔结构以及该第二金属填孔结构，且该导通孔终止于该第一金属填孔结构表面。
[0007] 在本发明的一实施例中，上述的天线整合式封装结构的制造方法还包括形成至少一电镀通孔结构，该电镀通孔结构贯穿该第一金属层以及该多层板，并电连接该第一金属层以及该第二金属层。
[0008] 本发明还提供一种天线整合式封装结构，至少包括一叠层结构与一多层基板。该叠层结构包括一第一金属层、一第二金属层、位于该第一金属层、该第二金属层之间的一填充胶层与至少一芯片。该芯片内埋于填充胶层中，该芯片具有一第一接触垫以及一第二接触垫，而且该第一金属层与该芯片的该第一接触垫、该第二接触垫以及该第二金属层电连接。该多层基板叠合于该叠层结构之上且覆盖于该第一金属层上。该多层基板至少包括一绝缘层与位于绝缘层上的第三金属层，该第三金属层位于该多层基板远离该第一金属层的一侧且至少包括一天线图案。该天线图案位于该芯片的下方。该多层基板包括电镀导通孔结构贯穿该多层基板并与该第一接触垫连接，以电连接该天线图案以及该芯片。
[0009] 在本发明的一实施例中，上述的天线整合式封装结构中的该第一金属层具有分别暴露出该第一接触垫以及该第二接触垫的一第一钻孔以及一第二钻孔，且一第一金属填充结构以及一第二金属填充结构分别填充于该第一钻孔以及该第二钻孔之中，以电连接该第一金属层与该芯片。
[0010] 在本发明的一实施例中，上述的天线整合式封装结构中的该叠层结构还包括至少一电镀通孔结构，贯穿该第一金属层、该填充胶层以及该第二金属层，并电连接该第一金属层以及该第二金属层。
[0011] 在本发明的一实施例中，上述的天线整合式封装结构中的多层基板还包括一或多层布线层，位于该绝缘层之中且位于该天线图案以及该第一金属层之间。
[0012] 在本发明的一实施例中，上述的天线整合式封装结构中的芯片为射频芯片。
[0013] 基于上述，本发明将芯片内埋在多层叠合板内，并将天线图案配置在芯片的下方，再利导通孔电连接天线以及芯片，进而可通过此垂直的封装架构而整合天线以及芯片的封装，而减少天线和芯片之间的
信号传输距离，达到减少信号传输损耗的目的。此外，本发明整合式封装架构中芯片连接没有使用
凸块，避免高频寄生效应，提高模块效能。
[0014] 为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附的
附图作详细说明如下。
附图说明
[0015] 图1至图6为本发明的天线整合式封装结构的制造方法的剖面
流程图；
[0016] 图7A以及图7B为本发明的第一实施例的一种天线整合式封装结构的剖面示意图；
[0017] 图8为本发明的第二实施例的一种天线整合式封装结构的剖面示意图；
[0018] 图9为本发明的第三实施例的一种天线整合式封装结构的剖面示意图；
[0019] 图10为本发明的第四实施例的一种天线整合式封装结构的剖面示意图。
[0020] 符号说明
[0021] 70A、70B、80、90、100：封装结构
[0022] 110：第一金属层
[0023] 110a：图案化的第一金属层
[0024] 112：第一钻孔
[0025] 114：第二钻孔
[0026] 120：载板
[0027] 130：黏着层
[0028] 140：离型层
[0029] 150：底胶
[0030] 160：芯片
[0031] 160a：有源面
[0032] 162：第一接触垫
[0033] 164：第二接触垫
[0034] 166：第三接触垫
[0035] 170：多层板
[0036] 172：第一填充胶层
[0037] 174：第二金属层
[0038] 174a：图案化的第二金属层
[0039] 175：焊垫
[0040] 177：叠层结构
[0041] 182：第一金属填孔结构
[0042] 184：第二金属填孔结构
[0043] 186：第三金属填孔结构
[0044] 190、260、290：贯孔
[0045] 192、262、292：电镀通孔结构
[0046] 200：多层基板
[0047] 210：第三金属层
[0048] 210a：图案化的第三金属层
[0049] 211、211a、211b：天线图案
[0050] 220、222、224：布线层
[0051] 230：绝缘层
[0052] 240、250、250’：导通孔
[0053] 242、252、252’：电镀导通孔结构
[0054] 270、280：金属填孔结构
[0055] 300：焊球
[0056] 400：连接器
具体实施方式
[0057] 图1至图6是根据本发明一实施例的天线整合式封装结构的制造方法的剖面流程图。
[0058] 参考图1，首先提供一载板120。接着，将第一金属层110贴合配置至载板120上，第一金属层110通过黏着层130与载板120贴合。第一金属层110的贴合面可具有一离型层140，离型层140仅部分覆盖贴合面，而在部分区域第一金属层110通过离型层140、黏着层130而贴合至载板120。
[0059] 参见图1，然后，形成底胶150于第一金属层110上。将一芯片160配置于底胶150上，使芯片160通过底胶150附着至第一金属层110。芯片160具有一有源面160a、一第一接触垫162以及一第二接触垫164，第一接触垫162以及第二接触垫164形成于该有源面160a，芯片
160是以有源面160a向下方式配置至第一金属层110上(亦即有源面160a朝向第一金属层
110)。接着，
固化底胶150，使芯片160固着至第一金属层110上。
[0060] 接着，如图2所示，提供多层板170覆盖于第一金属层110与芯片160之上，并进行压合。多层板170至少包括一第一填充胶层172以及一第二金属层174，所提供的第二金属层174覆盖于第一填充胶层172之上。其中第一填充胶层172可包括蕊板(core)与预浸片(prepreg)，因预浸片是经
树脂含浸半固化的黏合片，通过压合可以将芯片160包覆于多层板170中。第二金属层174可为树脂涂覆
铜箔(RCC)或铜箔，是涂有一层胶黏树脂的铜箔，其树脂层既可作黏结剂又可作绝缘层，
层压使用时可提高铜箔与基材结合
力。第一填充胶层材质可包括二氟化铵树脂(Ajinomoto build-up film，ABF)或双
顺丁烯二酸酰亚胺-三氮杂苯树脂(Bismalemide Triazine,BT)。
[0061] 如图2所示，压合之后，多层板170的第一填充胶层172会包覆住芯片160而第二金属层174位于第一填充胶层172与芯片160之上。接着，通过离型层140移除部分载体120，使离型层140、离型层140下方的黏着层130以及载板120一并移除而与第一金属层110分开。接着，在第一金属层110中形成贯穿第一金属层110的一第一钻孔112以及一第二钻孔114，第一钻孔112暴露出第一接触垫162，且第二钻孔114暴露出第二接触垫164。形成第一钻孔112以及第二钻孔114的方式可为激光钻孔。
[0062] 参考图3，移除剩余的黏着层130以及载板120后，进行
盲孔填孔(via filling)制作工艺，在第一钻孔112以及第二钻孔114中分别形成第一金属填孔结构182以及第二金属填孔结构184。盲孔填孔(via filling)制作工艺例如是电镀铜盲孔填孔制作工艺，所形成的金属填孔结构例如为铜填孔结构(铜插塞)。本发明中使用激光钻孔的方式以形成第一钻孔112以及第二钻孔114，并以盲孔填孔制作工艺将第一金属填孔结构182以及第二金属填孔结构184填入第一钻孔112以及第二钻孔114中。相较于
现有技术中连接芯片以及封装基板所利用的柱形凸块(stud bump)的高度约为80μm，填充于钻孔中的第一金属填孔结构182以及第二金属填孔结构184所需高度较小，可小于40μm，更进而减少封装结构的整体高度。且因为形成金属填孔结构，无需使用凸块，更能够避免之前因凸块造成的高频寄生效应，进一步提升电性的效能。
[0063] 参考图4，形成至少一贯孔190，贯孔190贯穿第一金属层110以及多层板170，形成贯孔190的方式可为机械钻孔。接着，利用电镀的方式于贯孔190中形成电镀通孔结构(plated through hole)192而电连接第一金属层110以及第二金属层174。形成电镀通孔结构192的电镀方式可包括例如铜电镀制作工艺。
[0064] 参考图5，通过图案化第一金属层110而形成图案化第一金属层110a。至此之包含多层板170、电镀通孔结构192、芯片160、第一金属填孔结构182、第二金属填孔结构184与图案化第一金属层110a的叠层结构可视为具有内埋芯片160的叠层结构177。
[0065] 参考图6，提供一多层基板200并覆盖于图案化第一金属层110a之上。多层基板200至少包括绝缘层230与位于绝缘层230上的第三金属层210。多层基板200是以第三金属层210的相对侧覆盖至图案化第一金属层110a之上，再进行压合。绝缘层230之中还可包括至少一布线层220，位于第三金属层210与图案化的第一金属层110a之间。布线层220还可作为接
地层。压合之后，形成一导通孔240，导通孔240贯穿多层基板200但停止于第一金属填孔结构182表面。接着，并利用电镀的方式于导通孔240中形成电镀导通孔结构242(plated via and through hole)，而使第三金属层210电连接第一金属填孔结构182。再来，图案化第二金属层174以及第三金属层210，并形成一图案化的第二金属层174a以及一图案化的第三金属层210a。参见图6，其中图案化的第三金属层210a包括位于芯片160下方的一天线图案211，而图案化的第二金属层174a至少包括多个焊垫175。形成导通孔240的方式可包括机械钻孔以及激光钻孔，例如，可先以机械钻孔的方式于多层基板200中形成一盲孔，接着，再将前述盲孔继续以激光钻孔的方式钻通整个多层基板200而形成导通孔240，如此一来，可较精准的将导通孔240的一端终止于第一金属填孔结构182表面上。最后，将焊球或连接器连接于焊垫175之上并与电镀通孔结构192电性相连，其中焊球与连接器可进一步连接至外部印刷
电路板。由于本案实施例中通过将天线图案211形成于芯片160配置位置的上方，并且直接形成电镀导通孔结构242来电连接天线图案211与芯片160，而将信号传输路径变短，并减少芯片160与天线图案211间可能因走线所造成的高频信号损耗，进一步降低路径损耗。
[0066] 图7A以及图7B是依照本发明的第一实施例的一种天线整合式封装结构的剖面示意图。
[0067] 参考图7A以及图7B，依据前述制造方法所制成的天线整合式封装结构70A以及70B，包括叠层结构177与多层基板200。叠层结构177包括图案化的第一金属层110a、图案化的第二金属层174a、位于该第一、第二金属层之间的一填充胶层172与至少一芯片160，其中该芯片160内埋于填充胶层172中，且该芯片160具有一有源面160a、一第一接触垫162以及一第二接触垫164，而且第一金属填孔结构182以及第二金属填孔结构184分别填充于该图案化的第一金属层110a的第一钻孔以及第二钻孔之中而与该第一接触垫162以及该第二接触垫164连接，其中该叠层结构177包括至少一电镀通孔结构192，贯穿图案化的第一金属层
110a、该填充胶层172以及图案化的第二金属层174a，并电连接图案化的第一金属层110a以及图案化的第二金属层174a。
[0068] 参考图7A以及图7B，该多层基板200叠合于该叠层结构177之上且覆盖于该第一金属层110a上，其中该多层基板200至少包括一绝缘层230与位于绝缘层上的图案化的第三金属层210a，该图案化的第三金属层210a位于该多层基板200远离该第一金属层110a的一侧且至少包括一天线图案211，该天线图案211位于该芯片160的上方。此处，不论是文中描述上方或是下方，端视此封装结构的放置方向而定，但是并不妨碍此领域者的理解，主要是该天线图案的位置须与芯片配置的位置对齐，基本上该天线图案211的图案分布区域应等于或大于其下芯片的大小，但两者位置是完全对应的。此外，多层基板200包括导通孔240，导通孔240贯穿多层基板200并终止于第一金属层110a对应于第一金属填孔结构182之处，且电镀导通孔结构242形成于导通孔240中，以电连接该天线图案211以及该芯片160。此外，图案化的第二金属层174a可至少包括多个焊垫175，参考图7A，焊球300可置设于焊垫175之上并与电镀通孔结构192电性相连，且焊球300可进一步连接至外部印刷电路板。
[0069] 在另一实施例中，参考图7B，也可将连接器400设置于焊垫175之上方并与电镀通孔结构192电性相连，但连接器400与封装结构70B之间可另外设置多层叠层结构或
单层结构、重配置线路结构体或布线等，本实施例中并不限定故仅以省略线代替，此连接方式可使连接器400不被限
定位于封装结构70B的正下方。连接器400可进一步连接至外部印刷电路板，也可连接各个焊垫175。
[0070] 而多层基板200还包括一布线层220，位于该绝缘层230之中并位于该天线图案211以及图案化的第一金属层110a之间，并以第二填充胶层230填充于天线图案、布线层220以及图案化的第一金属层110a之间。其中布线层220可为走线层或接地层。最后，将焊球300或连接器400设置于图案化的第二金属层174a上，使焊球300或连接器400遮蔽至少一贯孔190，并可连结外部电路板。
[0071] 图8是依照本发明的第二实施例的一种天线整合式封装结构的剖面示意图。相较于封装结构70，此实施例所提供的天线整合式封装结构80，如图8所示，其中该多层基板200还包括一布线层222与224，位于该绝缘层230之中且位于该天线图案211以及图案化的第一金属层110a之间。布线层222&224两者中一层作为走线层而另一层作为接地层，接地层也可有屏蔽的功能，以保护芯片160避免受到过多的
电磁干扰(EMI)，而不当地影响本发明的天线整合式封装结构的操作。本发明不限定走线层以及接地/屏蔽层的上下配置关系，意即，走线层可位于接地/屏蔽层之上或之下。且天线整合式封装结构80还可包括金属填孔结构270连接布线层222以及第一金属填孔结构182，以及金属填孔结构280连接布线层222以及电镀通孔结构192。通过更多层布线层的配置，可以帮助该封装结构整合更多元件或使封装结构的布线更有弹性。
[0072] 图9是依照本发明的第三实施例的一种天线整合式封装结构的剖面示意图。相较于封装结构70A，此实施例所提供的整合式封装结构90，其中的芯片160可还具有第三接触垫166，而第三金属填孔结构186填充于图案化的第一金属层110a的第三钻孔之中，而与第三接触垫166连接。除此之外，封装结构90的多层基板200还包括贯穿多层基板200并终止于第二金属填孔结构184的导通孔250，且电镀导通孔结构252形成于导通孔250中。另外，图案化的第三金属层210a包括位于芯片160上方的天线图案211a以及天线图案211b，电镀导通孔结构242电连接天线图案211a以及芯片160，而电镀导通孔结构252电连接天线图案211b以及芯片160。
[0073] 图10是依照本发明的第四实施例的一种天线整合式封装结构的剖面示意图。相较于封装结构90，此实施例所提供的整合式封装结构100中的导通孔250’仅贯穿多层基板200中的布线层220以及绝缘层230，而电镀导通孔结构252’形成于导通孔250’中，使芯片160电连接布线层220。此外，多层基板200还具有贯穿图案化的第三金属层210a、绝缘层230以及布线层220的电镀通孔结构262，可使布线层220与天线图案211b电连接。换句话说，通过电镀导通孔结构252’以及电镀通孔结构262，可使芯片160电连接天线图案211b。此外，封装结构100的多层基板200还具有贯穿图案化的第三金属层210a、绝缘层230以及布线层220的电镀通孔结构292，而电镀通孔结构292亦可具有接地以及屏蔽的功能。
[0074] 在本发明的前述各实施例中，虽然只有绘示出一个或两个天线图案，且仅绘示出一个芯片，而芯片上仅具有两个或三个接触垫，但本发明的范围并不限于此，整合式封装结构中可以配置多个芯片或更多个天线图案，且芯片上还可具有多个接触垫。而该些实施例中，芯片160可为射频芯片，第一、第二或第三金属层材质可包括为
铝、铜、镍、金与或
银等金属。该天线图案可为射频天线图案，例如是微带天线(patch antenna)，优选的实施方式为操作在77GHz频带的天线图案。
[0075] 综上所述，在110GHz时，相较于传统利用倒装(flip chip)或凸块(bump)的方式将射频芯片连接到封装基板所造成的馈入损失(insertion loss)为1.6dB，本发明将芯片内埋在多层叠合板内，且搭配将导电金属填孔结构形成于金属层的钻孔内，以电连接芯片以及金属层，可使110GHz时的馈入损失减至1.0dB。因此，本发明将射频芯片内埋并避免使用凸块连接至少减少了37.5％的馈入损失。另外，相对于仍采用凸块方式连接芯片但搭配贯孔导通结构的封装方式，本发明将射频芯片内埋并避免使用凸块连接也减少了33.3％的馈入损失。
[0076] 本发明是利用形成于钻孔、贯孔以及导通孔的电性导通结构来电连接位于叠板不同层的射频芯片与天线图案，而使信号传输路径缩短，进而减少信号传输损耗。本发明将天线图案配置在芯片的下方，通过此垂直的封装架构而整合天线以及芯片的封装，并减少天线和芯片之间的传输距离，达到减少毫米波功率耗损，提升封装模块效能。
[0077] 虽然结合以上实施例公开了本发明，然而其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，可作些许的更动与润饰，故本发明的保护范围应当以附上的
权利要求所界定的为准。
