【発明の詳細な説明】 【０００１】 【発明の属する分野】本発明は、チャージポンプ回路に関するものである。 【０００２】 【従来の技術】従来より、ある値の電源電圧電位から異なる値の電位、特にその電源電位よりも大の電位差を出力する回路に頻繁に内蔵される回路として昇圧回路がある。 この昇圧回路は、一般的に、ある電源から静電容量素子に電荷を充電し、出力する電位を基準電位から上昇、又は下降させることにより、定電圧電源（以下、Ｖ
_ＣＣとする）よりも絶対値の大きい電位差を生成する。 【０００３】近年では、内部昇圧が必要な製品においてはチャージポンプ回路の適用は今や必須となっており、
その具体的な構成としては、伝達トランジスタを多段接続した回路構成が一般的である。 【０００４】このように、伝達トランジスタを多段接続した回路構成を示す図が図５である。 図５に示すように、ｎ段構成の伝達トランジスタＴＮ _１ 、ＴＮ _２ 、ＴＮ
_ｎのゲートには伝達トランジスタゲート昇圧用容量ＧＣ
_１ 、ＧＣ _２ 、ＧＣ _ｎとオシレータ信号バッファリング用インバータＬＧＩ _１ 、ＬＧＩ _２ 、ＬＧＩ _ｎ及びＵＧ
Ｉ _１ 、ＵＧＩ _２ 、ＵＧＩ _ｎが接続される。 【発明が解決しようとする課題】 【０００５】しかしながら、従来のチャージポンプ回路は、前記内部昇圧のレベル改良の他に、フラッシュメモリ等のメモリセルに書き込みを行う際に用いられる高い電流供給能力を持つことが必要とされてきている。 すなわちこの場合、伝達トランジスタの多段接続回路を並列に複数構成することとなり、レイアウト的に広い面積をチャージポンプ回路が占有することが余儀なくされる。
従って、このようにして用いられるフラッシュメモリ等においては、如何にチャージポンプ回路の占有面積を削減してチップサイズを小さくするかが大きな課題となっていた。 【０００６】本発明は、以上の従来技術における問題に鑑みてなされたものであり、電源以外の昇圧レベル等を使用すること無く伝達トランジスタのゲート及びソースに電源電圧以上の昇圧幅を持たせるチャージポンプ回路を提供することを目的とする。 【課題を解決するための手段】 【０００７】前記課題を解決するために提供する本願第一の発明に係るチャージポンプ回路は、複数の伝達トランジスタが直列に接続され、係る伝達トランジスタの各々のゲートには昇圧用容量及びオシレータ信号バッファリング用インバータが接続されたチャージポンプ回路において、前記伝達トランジスタのゲート昇圧用容量とオシレータ信号バッファリング用インバータとの間に追加容量が直列に設けられ、その追加容量と前記伝達トランジスタのゲート昇圧用容量との間に設けられた接続点に充電用のＮｃｈトランジスタのソースと放電用トランジスタのドレインとがそれぞれ接続されてなる昇圧部を一以上有することを特徴とする。 【０００８】係る構成のように、伝達トランジスタのゲート昇圧用容量に対し直列に容量を追加し、伝達トランジスタのゲート昇圧に際し前もって直列に接続された容量間に電荷を充電し容量間の電位を上げておくことにより、電源以外の昇圧レベル等を使用すること無く伝達トランジスタのゲート及びソースに電源電圧以上の昇圧幅を持たせることを可能となる。 【０００９】前記課題を解決するために提供する本願第二の発明に係るチャージポンプ回路は、請求項１に記載のチャージポンプ回路において、前記昇圧部が全段の伝達トランジスタに設けられたことを特徴とする。 【００１０】係る構成とすることにより、伝達トランジスタは従来に比べ多くの電荷を次段に伝達でき、少ない伝達トランジスタ段数で高い昇圧レベルを得ることが可能となる。 【００１１】係る構成とすることにより、従来のチャージポンプ回路に比べより高い出力Ｖ _{ＰＰ ＯＵＴ}を得られ、また、少ない伝達トランジスタ段数で必要なチャージポンプ出力Ｖ _{ＰＰ ＯＵＴ}を実現できる。 【００１２】前記課題を解決するために提供する本願第三の発明に係るチャージポンプ回路は、請求項１又は請求項２に記載のチャージポンプ回路において、前記昇圧部の各々が相互に接続されたことを特徴とする。 【００１３】係る構成とすることにより、素子数を削減させることができる。 【００１４】前記課題を解決するために提供する本願第四の発明に係るチャージポンプ回路は、請求項１乃至請求項３の何れか一に記載のチャージポンプ回路において、前記昇圧部は、初段以外の伝達トランジスタに設けられたことを特徴とする。 【００１５】前記課題を解決するために提供する本願第五の発明に係るチャージポンプ回路は、複数の伝達トランジスタが直列に接続され、係る伝達トランジスタの各々のゲートには昇圧用容量及びオシレータ信号バッファリング用インバータが接続されたチャージポンプ回路において、偶数段の伝達トランジスタのそれぞれ及び奇数段の伝達トランジスタのそれぞれがまとめられて接続されたことを特徴とする。 【００１６】係る構成とすることにより、レイアウトサイズの縮小化を向上させることができる。 【００１７】前記課題を解決するために提供する本願第六の発明に係るチャージポンプ回路は、複数の伝達トランジスタが直列に接続され、係る伝達トランジスタの各々のゲートには昇圧用容量及びオシレータ信号用バッファリング用インバータが接続されたチャージポンプ回路において、前記伝達トランジスタのゲート昇圧用容量とオシレータ信号バッファリング用インバータとの間に追加容量が直列に設けられ、前記伝達トランジスタゲート昇圧用と前記追加容量の接点に充電するタイミングを任意に設定する所定の信号が印加されることを特徴とする。 【００１８】係る構成とすることにより、チャージポンプ出力の微調整にも使用可能である。 また、低消費電力化を可能にすることができる。 【発明の実施の形態】 【００１９】以下に、本発明に係るチャージポンプ回路の一実施の形態における構成について図面を参照して説明する。 図１は、本発明に係るチャージポンプ回路の一実施の形態における構成を示す図である。 図１に示すように、当該回路は直列に接続された伝達トランジスタＴ
Ｎ _１ 、ＴＮ _２ 、…、ＴＮ _ｎと、伝達トランジスタＴ
Ｎ _２ 、ＴＮ _ｎのソースに接続された伝達トランジスタソース昇圧用容量ＳＣ _２ 、ＳＣ _ｎ及び当該容量の伝達トランジスタソース側とは対極のノードに接続されたオシレータ出力信号ＣＬＫ _１ 、ＣＬＫ _３のバッファリング用インバータＵＳＩ _２ 、ＵＳＩ _ｎ 、ＬＳＩ _２ 、ＬＳＩ _ｎと、
伝達トランジスタＴＮ _１ 、ＴＮ _２ 、ＴＮ _ｎのゲートに接続された伝達トランジスタゲート昇圧用容量ＧＣ _１ 、Ｇ
Ｃ _２ 、ＧＣ _ｎ及び当該容量の伝達トランジスタゲート側とは対極のノードに接続されたオシレータ出力信号ＣＬ
Ｋ _２ 、ＣＬＫ _４のバッファリング用インバータＵＧ
Ｉ _１ 、ＵＧＩ _２ 、ＵＧＩ _ｎ 、ＬＧＩ _１ 、ＬＧＩ _２ 、ＬＧ
Ｉ _ｎと、本発明の構成要素である伝達トランジスタゲート昇圧容量ＧＣ _２ 、ＧＣ _ｎとオシレータ信号バッファリング用インバータＬＧＩ _２ 、ＬＧＩ _ｎの間に直列に接続された追加容量ＰＣ _２ 、ＰＣ _ｎと、伝達トランジスタゲート昇圧容量ＧＣ _２ 、ＧＣ _ｎとオシレータ信号バッファリング用インバータＬＧＩ _２ 、ＬＧＩ _ｎと追加容量ＰＣ
_２ 、ＰＣ _ｎの間に接続された接点Ｖ _２ 、Ｖ _ｎを充電するためのＮｃｈトランジスタＮＶ _２ 、ＮＶ _ｎと、接点Ｖ _２ 、Ｖ _ｎに充電された電荷を放電するためのＮｃｈトランジスタＮＧ _２ 、ＮＧ _ｎと、ＮＶ _２ 、ＮＶ _ｎのゲートを駆動するオシレータ信号ＣＬＫ _１ 、ＣＬＫ _３バッファリング用インバータＬＳＩ _２ 、ＬＳＩ _ｎ出力を受けるインバータＰＩ _２ 、ＰＩ _ｎ 、更に伝達トランジスタＴ
Ｎ _２ 、ＴＮ _ｎのゲートを充放電するためのトランジスタＣＮ _２ 、ＣＮ _ｎ及びその補助用トランジスタＡＮ _２ 、Ａ
Ｎ _ｎからなる。 【００２０】すなわち、本発明に係るチャージポンプ回路は、伝達トランジスタゲート昇圧用容量（ＧＣ _ｎ ）とオシレータ信号バッファリング用インバータ（ＬＧ
Ｉ _ｎ ）との間に追加容量（ＰＣ _ｎ ）が直列に接続され、
その追加容量（ＰＣ _ｎ ）と伝達トランジスタゲート昇圧用容量（ＧＣ _ｎ ）との間に設けられた接続点（Ｖ _ｎ ）に充電用のＮｃｈトランジスタ（ＮＶ _ｎ ）のソースと放電用トランジスタ（ＮＧ _ｎ ）のドレインとがそれぞれ接続された形態をなす回路である。 ここで、段数ｎは任意の出力レベルＶ _{ＰＰ ＯＵＴ}が得られ、かつ、所望の昇圧スピードが得られるように設定されているものとする。
また、本構成において必要な電流供給能力が得られない場合には、複数のチャージポンプ回路を配し出力Ｖ
_{ＰＰ ＯＵＴ}を並列接続し所望の電流供給能力が得られるように設定されている。 【００２１】次に、本発明に係るチャージポンプ回路の一実施の形態における動作について図面を参照して以下に説明する。 図２は、本発明に係るチャージポンプ回路の動作時における一部内部波形とチャージポンプ回路への入力波形を示す図である。 図２に示すように、入力信号ＣＬＫ _１又はＣＬＫ _３がＡのタイミングでＨレベルに遷移する。 この間オシレータ信号バッファリング用インバータＬＳＩ _ｎ 、ＵＳＩ _ｎにより伝達トランジスタＴＮ
_ｎのソースが伝達トランジスタソース昇圧用容量ＳＣ _ｎ
を介し昇圧されつつ、同時に本発明による接点Ｖ _ｎ充電用トランジスタＮＶ _ｎのゲートがオシレータ信号バッファリング用インバータＬＳＩ _ｎ及びプリチャージ用インバータＰＩ _ｎを介してＨレベルを印加される。 これにより接点Ｖ _ｎに電源Ｖ _ｃｃより充電用トランジスタＮＶ _ｎ
を介して電荷が充電される。 【００２２】次に、Ｂのタイミングでオシレータ信号Ｃ
ＬＫ _１若しくはＣＬＫ _３がＨ（Ｈｉｇｈ）レベルを保っている間にオシレータ信号ＣＬＫ _２又はＣＬＫ _４がＨレベルになる。 ここで、オシレータ信号バッファリング用インバータＵＧＩ _ｎ 、ＬＧＩ _ｎを介し追加容量ＰＣ _ｎが昇圧され、既に電源Ｖ _ｃｃレベル近くまで充電されている接点Ｖ _ｎは電源Ｖ _ｃｃを超えるレベルに昇圧される。
この時伝達トランジスタＴＮ _ｎのゲートは電源Ｖ _ｃｃを越える高いレベルが印加され、一方でゲートチャージ用トランジスタＣＮ _ｎ及び補助トランジスタＡＮ _ｎにより昇圧された伝達トランジスタＴＮ _ｎのゲートに現れた電荷がソース側にも供給されるため、伝達トランジスタＴ
Ｎ _ｎは従来に対しより多くの電荷を次段へ伝達する。 【００２３】Ｃの期間を経た後、ＤのタイミングでＣＬ
Ｋ _２又はＣＬＫ _４がＬレベルに遷移するとオシレータ信号バッファリング用インバータＵＧＩ _ｎ 、ＬＧＩ _ｎを介し追加容量ＰＣ _ｎがＧＮＤレベルに引かれるため、昇圧されていた接点Ｖ _ｎのレベルは電源Ｖ _ｃｃ近くまで下がる。 このためゲート昇圧用容量ＧＣ _ｎを介して昇圧されていた伝達トランジスタＴＮ _ｎのゲートが閉じ、次段への電荷供給をやめる。 ここで伝達トランジスタＴＮ _ｎのゲートレベルは電源Ｖ _ｃｃ近くにあるが、同時に伝達トランジスタＴＮ _ｎのソースレベルも伝達トランジスタＴ
Ｎ _ｎのゲート充放電用トランジスタＣＮ _ｎ及びその補助トランジスタＡＮ _ｎにより引き上げられているため、伝達トランジスタＴＮ _ｎは非導通状態になる。 【００２４】Ｅのタイミングになると、ＣＬＫ _１若しくはＣＬＫ _３がＬレベルに遷移し伝達トランジスタＴＮ _ｎ
のソースレベルはオシレータ信号バッファリング用インバータＬＳＩ _ｎ 、ＵＳＩ _ｎ及びソース昇圧用容量ＳＣ _ｎ
を介し、凡そ電源電圧分だけ低くなる。 【００２５】この状態を一定期間保った後、再びＡのタイミングに戻りオシレータ信号ＣＬＫがクロッキングを停止するまで同じ動作を繰り返す。 ｎ段の伝達トランジスタが接続されている場合、偶数段目の伝達トランジスタに関してはＣＬＫ _１及びＣＬＫ _２で制御され奇数段目の伝達トランジスタに関してはオシレータ周期の半分遅れたＣＬＫ _３及びＣＬＫ _４で制御される。 すなわち、オシレータ周期の半周期毎に順次伝達トランジスタが動作して電荷を次段へ伝達していく。 【実施例】 【００２６】次に、本発明に係るチャージポンプ回路の一実施例として、従来のチャージポンプ回路を比較例としたシミュレーションによる比較を行った。 このシミュレーションは、伝達トランジスタの直列接続数を一律１
３段、出力負荷容量３０ｐＦ、各種シミュレーション条件はセンター、出力負荷電流３００μＡ、伝達トランジスタゲート昇圧用容量値０．３ｐＦとして実施し、その結果を表１及び図３に示す。 また、シミュレーション時の本発明による追加容量値は伝達トランジスタゲート昇圧用容量と同じ０．３ｐＦ以外に０．６ｐＦ、１．２ｐ
Ｆ、２．４ｐＦについても効果の確認を実施している。 【表１】

【００２７】このような比較の結果、本発明を取り入れた回路の方が従来の構成に対して出力電圧Ｖ

_{ＰＰ ＯＵＴ}は約０．２Ｖから０．４Ｖと高い値となっている。 これは、本発明の素子を最適化することによりさらに高い出力を得ることも可能である。 また、チャージポンプ回路を構成する各素子を最適化し伝達トランジスタゲート上容量及び本発明による追加容量値を大きくする事で、より高い出力電圧Ｖ

_Ｐ

_{Ｐ ＯＵＴ}を得られる。 このことより、本発明に係るチャージポンプ回路は高い昇圧レベルを得ることができるため、より規模の小さな伝達トランジスタの段数で所望する昇圧レベルを得られることになる。 具体的には、本発明に係るチャージポンプ回路の接点Ｖ

_ｎの電位はＶ

_ｃｃ −Ｖｔ＋ＰＣ

_ｎ ／

（ＰＣ

_ｎ ＋ＧＣ

_ｎ ）×Ｖ

_ｃｃとなる。 ここで、Ｖｔは接点Ｖ

_２の充電用トランジスタＮＶ

_ｎの閾値電圧である。

すなわち、電源電圧が一定であれば充電用トランジスタＮＶ

_ｎのＶｔを下げ、本発明による追加容量値を大きくすると接点Ｖ

_ｎの電位は上昇することになる。 【００２８】また、伝達トランジスタのゲートを他の昇圧レベルを用いる事無く電源電圧以上に昇圧させる他の手段として、チャージポンプ回路自身の出力をレベルシフタを介し伝達トランジスタのゲートに容量を挟んで印加するというものがある。 この点本発明においては追加容量部に充放電を行うものの、従来タイプと同等かそれ以下の消費電流で済む。 【００２９】（他の実施の形態）図１は、伝達トランジスタｎ段のうち初段を除く全段に対して本発明の一実施の形態を適用したものを示したが、本発明の他の実施の形態としては、チャージポンプ出力の微調整にも使用可能となるように、任意の伝達トランジスタに対して本発明の昇圧部を適用した回路構成を採用することが可能である。 また、図４（ａ）に示すように、各伝達トランジスタ毎に設けていた本発明回路を偶数段及び奇数段でそれぞれ一纏めにすることも可能である。 これにより素子数が大幅に削減できるためレイアウトの縮小化に大きく貢献できる。 さらに、図４（ｂ）に示すように、本発明回路素子である充放電用Ｎｃｈトランジスタへのゲート入力に伝達トランジスタソース昇圧用信号ＣＬＫ

_１及びＣＬＫ

_３ではなく任意の信号を印加させることもできる。 これにより伝達トランジスタゲート昇圧用容量と本発明による追加容量の接点に充電するタイミングを任意に設定できるため、消費電流の低減を実現することができる。 【発明の効果】 【００３０】以上説明したように、本発明に係るチャージポンプ回路によれば、従来のチャージポンプ回路における伝達トランジスタのゲート昇圧用容量に対し直列に容量を追加し、伝達トランジスタのゲート昇圧に際し前もって直列に接続された容量間に電荷を充電し容量間の電位を上げておくことにより、電源以外の昇圧レベル等を使用すること無く伝達トランジスタのゲート及びソースに電源電圧以上の昇圧幅を持たせることを可能とする。 従って、伝達トランジスタは従来に比べ多くの電荷を次段に伝達でき、少ない伝達トランジスタ段数で高い昇圧レベルを得ることが可能となる。

【図面の簡単な説明】 【図１】本発明に係るチャージポンプ回路の一実施の形態における構成を示す図である。 【図２】本発明に係るチャージポンプ回路の一実施の形態における動作を示す図である。 【図３】本発明に係るチャージポンプ回路の一実施例を示す図である。 【図４】本発明に係るチャージポンプ回路の他の実施の形態における構成を示す図である。 【図５】従来におけるチャージポンプ回路の構成を示す図である。 【符号の説明】 １． 昇圧部