技术领域
[0001] 本
发明涉及半导体测试领域，特别涉及一种半导体测试结构及测试方法。
背景技术
[0002] 半导体制造工艺分为前段器件工艺和后段金属互联工艺，后段金属互联工艺中的后段金属互联层的作用是将前段器件工艺中的前段器件引出以便进行测试或者工作。在半导体
制造过程中，后段金属互联线经常会出现
短路失效或者开路失效，这主要是源自于设计问题和工艺问题。为了评估设计结构和监控线上工艺稳定度，将复杂的产品结构单独提取出来或者以此结构为单元重组成重复的、大面积的、便于测试的结构，通过对这些测试结构进行电性测试以得到大量相应的电性参数，对这些电性参数进行分析以提前发现问题并解决问题，这种结构被称为测试结构(Test-key)。测试结构几乎遍及制造工艺中的所有层次，且其具有易于测试和易于失效分析等特点。
[0003] 参考图1，图1是
现有技术中的测试结构示意图，现有的测试结构通常包括：蛇形的主测试线11、蛇形的辅测试线12以及与所述主测试线相连的测试焊盘13，所述蛇形的主测试线11和所述蛇形的辅测试线12相互平行且所述蛇形的主测试线11和所述蛇形的辅测试线12具有间隔，其中，设置所述蛇形的辅测试线12的主要目的是提高金属测试线间
密度的均匀性。通过在所述测试焊盘13上施加
电压，测试所述蛇形的主测试线11之间是否有漏
电流，从而判断所述蛇形的主测试线11是否发生短路问题，如果发生短路问题，需要失效分析手段找到短路点并推断出导致所述蛇形的主测试线11短路的根本原因，其中，失效点的
定位是一个非常关键的步骤。
[0004] 目前失效点的定位通常会使用光致阻值变化技术(OBIRCH)、热发射
显微镜技术(Thermal)和电致阻值变化技术(EBIRCH)这三种技术中的至少一种，其中，电致阻值变化技术最适合应用在短路测试中。但是利用电致阻值变化技术给重复的、大面积的测试结构的短路失效点定位时，并不能有效地找到失效点，定位到的失效点的
位置并不是特别精准；此外，利用电致阻值变化技术给重复的、大面积的测试结构的短路失效点定位也会造成人
力资源以及机台资源的浪费。
发明内容
[0005] 本发明的目的在于提供一种半导体测试结构及测试方法，以解决给重复的、大面积的测试结构的短路失效点定位时定位不精确的问题。
[0006] 为解决上述技术问题，本发明提供一种半导体测试结构，包括：主测试结构、辅测试结构、两组第一测试焊盘、至少两个第二测试焊盘以及第一介电层，所述主测试结构、所述辅测试结构、所述第一测试焊盘以及所述第二测试焊盘均设于所述第一介电层上，两组所述第一测试焊盘分别设于所述主测试结构的首端和末端；
[0007] 所述辅测试结构包括至少两个U型结构，所述U型结构并排排列且相邻的两个U型结构中心对称，所述主测试结构设于所述U型结构之间，各所述第二测试焊盘与所述主测试结构电性相连以使所述主测试结构通过各所述第二测试焊盘分段进行电性测试，并且所述第二测试焊盘与所述U型结构之间具有间隔。
[0008] 可选的，在所述半导体测试结构中，所述半导体测试结构还包括第二介电层以及第三介电层，所述第一介电层、所述第二介电层以及所述第三介电层从下往上依次堆叠，所述第二介电层上设有第三测试焊盘，所述第三介电层上设有第四测试焊盘，所述第一测试焊盘、所述第三测试焊盘以及第四测试焊盘电性相连。
[0009] 可选的，在所述半导体测试结构中，所述主测试结构包括至少两个蛇形结构，所述蛇形结构包括多组杆部和多组柄部，每组杆部的数量为两段，每组柄部的数量为一段，各组所述杆部设于各组所述柄部的两相对端且所述杆部与所述柄部互相垂直，所述第二测试焊盘与所述柄部电性相连。
[0010] 可选的，在所述半导体测试结构中，各所述柄部与相邻的两个所述杆部之间构成一容置空间。
[0011] 可选的，在所述半导体测试结构中，所述U型结构设于所述容置空间内，所述U型结构与所述蛇形结构平行。
[0012] 可选的，在所述半导体测试结构中，所述U型结构包括若干相互平行的U型金属线。
[0013] 可选的，在所述半导体测试结构中，所述第二介电层中设有第一插塞，所述第三介电层中设有第二插塞，所述U型金属线的首端和末端与所述第一插塞电性相连，所述第一插塞与所述第二插塞电性相连。
[0014] 可选的，在所述半导体测试结构中，所述U型金属线的材质为
铜，所述第一插塞以及所述第二插塞的材质均为铜。
[0015] 可选的，在所述半导体测试结构中，所述辅测试结构还包括若干指状结构，所述指状结构设于远离所述U型结构的所述蛇形结构的杆部两侧，所述指状结构与所述U型结构以及所述杆部均平行设置。
[0016] 可选的，在所述半导体测试结构中，所述主测试结构包括至少两根相互平行的蛇形金属线。
[0017] 可选的，在所述半导体测试结构中，所述主测试结构的材质为铜。
[0018] 基于同一发明构思，本发明还提供一种短路测试方法，包括：
[0019] 将两个探针分别放在所述第三介电层的所述第四测试焊盘上探测位于所述第一介电层上的所述主测试结构是否发生短路，其中，一个探针接正向
偏压，另一个探针接地，确认所述主测试结构短路后，利用
电阻比例法对
缺陷点进行粗定位以确定所述缺陷点所在的蛇形结构；
[0020] 将所述第三介电层和部分厚度的所述第二介电层从半导体测试结构上剥离；
[0021] 利用聚焦离子束轰击剩余厚度的所述第二介电层直至露出所述第一介电层上的与所述蛇形结构电性连接的所述第二测试焊盘；
[0022] 将两个探针分别放在所述第二测试焊盘上，利用电致阻值变化技术对所述缺陷点进行细定位，并确定具有所述缺陷点的局部区域，其中，一个探针接正向偏压，另一个探针接地；
[0023] 利用扫描
电子显微镜观察所述缺陷点，并利用扫描设备采集所述局部区域的扫描电子显微镜图像；
[0024] 根据所述扫描电子显微镜图像制备透射电子显微镜样品，以确定所述主测试结构短路的原因。
[0025] 综上，本发明提供一种半导体测试结构，包括：主测试结构、辅测试结构、两组第一测试焊盘、至少两个第二测试焊盘、第一介电层，所述辅测试结构包括至少两个U型结构，所述第二测试焊盘与所述主测试结构电性相连；进一步的，本发明还提供一种短路测试方法，包括：利用电阻比例法对缺陷点进行粗定位以确定所述缺陷点所在的蛇形结构；通过所述第二测试焊盘并利用电致阻值变化技术对所述缺陷点进行细定位；观察所述缺陷点并采集其扫描电子显微镜图像(SEM图像)；制备透射电子显微镜样品(TEM样品)以确定所述主测试结构短路的原因。其中，通过第二测试焊盘与所述主测试结构电性相连，所述主测试结构能够分为多段测试结构，使得各段测试结构均能够独立进行电性能测试以实现大面积的测试结构分段化检测，这样能够方便有效地找到缺陷点，使得缺陷点的定位更加精准，同时也节省了人力资源和机台资源，提高了测试效率。
附图说明
[0026] 图1是现有技术中的测试结构示意图；
[0027] 图2是本发明
实施例的半导体测试结构示意图；
[0028] 图3是本发明实施例的主测试结构示意图；
[0029] 图4是本发明实施例的辅测试结构示意图；
[0030] 图5是本发明实施例的比例电阻法示意图；
[0031] 其中，附图标记说明：
[0032] 11-主测试线，12-辅测试线，13-测试焊盘；
[0033] 110-主测试结构，111-蛇形结构，120-辅测试结构，121-U型结构，130-第一测试焊盘，140-第二测试焊盘，200-缺陷点。
具体实施方式
[0034] 以下结合附图和具体实施例对本发明提出的半导体测试结构及测试方法作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。此外，附图所展示的结构往往是实际结构的一部分。特别的，各附图需要展示的侧重点不同，有时会采用不同的比例。
[0035] 本发明提供一种半导体测试结构，参考图2、图3和图4，图2是本发明实施例的半导体测试结构示意图，图3是本发明实施例的主测试结构示意图，图4是本发明实施例的辅测试结构示意图。如图2所示，所述半导体测试结构包括：主测试结构110、辅测试结构120、两组第一测试焊盘130、至少两个第二测试焊盘140以及第一介电层100，所述主测试结构110、所述辅测试结构120、两组所述第一测试焊盘130以及所述第二测试焊盘140均设于所述第一介电层100上，所述第一测试焊盘130分别设于所述主测试结构110的首端和末端，通常所述第一测试焊盘130通过
导线与所述主测试结构110电性连接。进一步的，如图4所示，所述辅测试结构120包括至少两个U型结构121，所述U型结构121并排排列且相邻的两个U型结构121中心对称，所述主测试结构110设于所述U型结构121之间，各所述第二测试焊盘140通过导线与所述主测试结构110电性相连以使所述主测试结构110通过所述第二测试焊盘140分段进行电性测试，并且所述第二测试焊盘140与所述U型结构121之间具有间隔。
[0036] 进一步的，所述半导体测试结构还包括第二介电层以及第三介电层(未图示)，所述第一介电层100、所述第二介电层以及所述第三介电层从下往上依次堆叠，所述第二介电层上设有第三测试焊盘，所述第三介电层上设有第四测试焊盘，所述第一测试焊盘130、所述第三测试焊盘以及第四测试焊盘电性相连，通过所述第四测试焊盘能够在所述第三介电层上的检测所述第一介电层100上的所述主测试结构的电性能，即能够不
研磨去除所述第三介电层以及第二介电层的情况下有效监测到所述主测试结构110是否存在短路或者断路的故障。
[0037]
发明人研究发现，利用电致阻值变化技术定位缺陷点时，若所述主测试结构110的面积过大(大于1E5μm2)的情况下，电致阻值变化技术不能有效地找到所述缺陷点的位置，所以本发明中发明人提出将所述主测试结构110进行分段测试的方法。
[0038] 如图3所示，所述主测试结构110包括至少两个蛇形结构111，所述蛇形结构111包括多组杆部和多组柄部，每组杆部的数量为两段，每组柄部的数量为一段，各组所述杆部设于各组所述柄部的两相对端且所述杆部与所述柄部互相垂直，所述第二测试焊盘140与所2
述柄部电性相连，其中，每个所述蛇形结构111的面积均小于1E5μm ，这样可以保证后续检测缺陷点所使用的电致阻值变化技术能够有效且准确地定位到所述缺陷点，将所述主测试结构分成至少两个小面积的蛇形结构111，并且通过所述第二测试焊盘140检测每个所述蛇形结构的短路或者断路的故障，使得各段测试结构均能够独立进行电性能测试以实现大面积的测试结构分段化检测，这样能够方便快速地找到缺陷点，从而使得缺陷点的定位更加精准，同时也节省了人力资源和机台资源，提高了测试效率。
[0039] 其中，各所述柄部与相邻的两个所述杆部之间构成一容置空间160，所述U型结构121设于所述容置空间160内，所述U型结构121与所述蛇形结构111平行，所述U型结构121与所述蛇形结构111互不
接触，所述U型结构121主要起到提高所述第一介电层上的所述主测试结构(金属测试线间)密度的均匀性的作用。
[0040] 进一步的，所述U型结构121包括若干相互平行的U型金属线。优选的，所述第二介电层中设有第一插塞，所述第三介电层中设有第二插塞，所述U型结构121与所述第一插塞电性相连，所述第一插塞与所述第二插塞电性相连，也就是说，所述U型结构121能够通过所述第一插塞以及第二插塞引到所述第三介电层(顶层)上来。其中，所述U型金属线的材质为铜，所述第一插塞以及所述第二插塞的材质均为铜。通过所述第一插塞将所述U型金属线电性连接到所述第二介电层上，并继续通过所述第二插塞将所述U型金属线电性连接到所述第三介电层上，从图2可以看出，所述主测试结构110的两侧露在最外层，这样一方面可以预留出设置所述第二测试焊盘140的位置，另一方面使得所述第二测试焊盘140不接触到所述U型金属线并仅与所述主测试结构110电性连接，从而为所述蛇形结构111能够进行分段电性测试提供了一个必要的前提条件。
[0041] 优选的，如图4所示，所述辅测试结构120还包括若干指状结构122，所述指状结构122设于远离所述U型结构121的所述蛇形结构111的杆部两侧，所述指状结构111与所述U型结构121以及所述杆部均平行设置。同样的，所述指状结构111的作用与所述U型结构121的作用一样，也是用于辅助测试所述蛇形结构111的短路缺陷或者断路缺陷。
[0042] 进一步的，所述主测试结构110包括至少两根相互平行的蛇形金属线，所述主测试结构110的材质为铜。
[0043] 基于同一发明构思，本发明还提供一种短路测试方法，包括：
[0044] 首先，将两个探针分别放在所述第三介电层的所述第四测试焊盘上探测位于所述第一介电层上的所述主测试结构110是否发生短路，其中，一个探针接正向偏压，另一个探针接地，确认所述主测试结构110短路后，利用电阻比例法对缺陷点200进行粗定位以确定所述缺陷点200所在的蛇形结构111。具体的，参考图5，图5是本发明实施例的比例电阻法示意图，所述主测试结构110预先设置在所述第一介电层上，所以利用探针在第三介电层上就可以直接探测到所述第一介电层上的所述主测试结构110是否发生短路，所述电阻比例法用于对缺陷点200进行粗定位以确定所述缺陷点200具体在所述第一介电层的哪一个蛇形结构111中。如图5所示，将所述主测试结构110简
化成两根金属线，两根金属线的两端各连接两个所述第一测试焊盘130，当因所述缺陷点200引起金属线短路故障时，所述缺陷点200可以认为具有一电阻值R3，所述金属线可以看作具有一电阻值R4并且电阻值R4已知，其中，AF段和CE段的电阻值为R1，BF段和DE段的电阻值为R2，测出CA段的电阻值为2R1+R3，DA段的电阻值为R1+R2+R3＝R4+R3，从而计算出R1和R3电阻值。因为电阻值和金属线的长度成正比，其中AB和CD的长度已知，所以利用R1/R4的比值计算出AF(CE)或者BF(ED)的长度，从而在不需要研磨去除(剥离)所述第一介电层(所述主测试结构)上的其余各层介电层的情况下，快速确定所述缺陷点200具体所在的蛇形结构111，提高了工作效率。
[0045] 然后，将所述第三介电层和部分厚度的所述第二介电层从半导体测试结构上剥离。具体的，当检测到所述主测试结构110存在短路缺陷时，需要依次将所述第三介电层和部分厚度的所述第二介电层从半导体测试结构上剥离，留下剩余厚度的所述第二介电层。
[0046] 进一步的，利用聚焦离子束(FIB)轰击剩余厚度的所述第二介电层直至露出所述第一介电层100上的与所述蛇形结构111电性连接的所述第二测试焊盘140。具体的，利用聚焦离子束轰击剩余厚度的所述第二介电层以露出所述第二测试焊盘140是为了方便后续做更细致的短路分析。
[0047] 接着，将两个探针分别放在两个所述第二测试焊盘140上，利用电致阻值变化技术对所述缺陷点200进行细定位，并确定具有所述缺陷点200的局部区域，其中，一个探针接正向偏压，另一个探针接地。具体的，利用电致阻值变化技术对所述缺陷点200进行细定位，电致阻值变化技术是利用电子束在恒定电压下的器件表面进行扫描，通过电子束诱导电
阻变化，并检测诱导点电流的变化量来定位所述缺陷点位置，电致阻值变化技术定位
精度高而且能够检测到
漏电流为nA级别的短路。
[0048] 接着，利用扫描电子显微镜(SEM)观察所述缺陷点200，并利用扫描设备采集所述局部区域的扫描电子显微镜图像(SEM图像)。
[0049] 最后，根据所述SEM图像制备透射电子显微镜样品(TEM样品)以确定所述主测试结构110短路的原因。具体的，利用聚焦离子束来制备TEM样品，TEM样品是所述缺陷点200所在的所述蛇形结构111的俯视
角度的截面样品，通过分析所述TEM样品观察所述缺陷点200从而确定所述主测试结构110短路的原因。
[0050] 综上，本发明提供一种半导体测试结构，包括：主测试结构、辅测试结构、两组第一测试焊盘、至少两个第二测试焊盘、第一介电层，所述辅测试结构包括至少两个U型结构，所述第二测试焊盘与所述主测试结构电性相连；进一步的，本发明还提供一种短路测试方法，包括：利用电阻比例法对缺陷点进行粗定位以确定所述缺陷点所在的蛇形结构；通过所述第二测试焊盘并利用电致阻值变化技术对所述缺陷点进行细定位；观察所述缺陷点并采集其扫描电子显微镜图像(SEM图像)；制备透射电子显微镜样品(TEM样品)以确定所述主测试结构短路的原因。其中，通过第二测试焊盘与所述主测试结构电性相连，所述主测试结构能够分为多段测试结构，使得各段测试结构均能够独立进行电性能测试以实现大面积的测试结构分段化检测，这样能够方便有效地找到缺陷点，使得缺陷点的定位更加精准，同时也节省了人力资源和机台资源，提高了测试效率。
[0051] 上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于
权利要求书的保护范围。
