芯片天线

阅读:839发布:2023-12-19

专利汇可以提供芯片天线专利检索,专利查询,专利分析的服务。并且本 发明 的实施方式提供一种能够容易地进行通信 频率 的调整而能对应其他频率的芯片天线。实施方式的芯片天线具备:第一 电极 ;第二电极;第一天线导体,与第一电极和第二电极连接;第二天线导体,与第一电极和第二电极的至少某一方连接;以及绝缘体,设置在第一电极、第二电极、第一天线导体和第二天线导体的周围。,下面是芯片天线专利的具体信息内容。

1.一种芯片天线,其中,具备:
第一电极
第二电极;
第一天线导体,与所述第一电极和所述第二电极连接;
第二天线导体,与所述第一电极和所述第二电极的至少某一方连接;以及绝缘体,设置在所述第一电极、所述第二电极、所述第一天线导体和所述第二天线导体的周围。
2.根据权利要求1所述的芯片天线,其中,所述第二天线导体与所述第二电极连接。
3.根据权利要求1所述的芯片天线,其中,所述第二天线导体与所述第一电极连接,所述第一天线导体的第一长度比所述第二天线导体的第二长度长。
4.根据权利要求1所述的芯片天线,其中,所述第二天线导体与所述第一电极和所述第二电极连接。
5.根据权利要求4所述的芯片天线,其中,所述第一天线导体的第一长度与所述第二天线导体的第二长度相等。
6.根据权利要求5所述的芯片天线,其中,所述第一天线导体和所述第二天线导体相对于规定平面呈面对称。
7.根据权利要求5所述的芯片天线,其中,
所述第一天线导体具有:具有第一形状的第一部分以及具有第二形状并且与所述第一部分连接的第二部分,
所述第二天线导体具有:具有所述第一形状的第三部分以及具有与所述第二形状不同的第三形状的第四部分,所述第四部分与所述第三部分连接。
8.根据权利要求1至7的任一项所述的芯片天线,其中,
所述绝缘体的形状为长方体,
所述第一电极和所述第二电极设置在所述绝缘体的下表面,
所述第一天线导体的至少一部分和所述第二天线导体的至少一部分设置在所述绝缘体的内部。

说明书全文

芯片天线

[0001] 相关申请
[0002] 本申请享有以日本专利申请2018-109874号(申请日为2018年6月7日)作为基础申请的优先权。本申请通过参考该基础申请而包含基础申请的全部内容。

技术领域

[0003] 本发明的实施方式涉及一种芯片天线。

背景技术

[0004] 芯片天线是一种搭载到无线LAN(Local Area Network:局域网)设备或便携式电话等很多通信装置中的天线。在芯片天线中,在电介质材料等绝缘体内设置有收发电波的天线导体。通过将天线导体在电介质材料内折弯,能使天线小型化。
[0005] 此外,若在电介质材料内设置天线导体,则能够获得使所传播的电波的波长缩短、即所谓的波长缩短效应,因此,能进一步使天线小型化。随着最近的IOT(Internet Of Things:物联网)的发展,小型、高增益、无方向性型、具有宽频带特性的芯片天线的开发正在盛行。
[0006] 芯片天线一般安装在通信装置内的基板上。这时,通信频率(收发的电波的频率)会因为芯片天线周围的通信装置外壳、金属体、基板等而发生变化。一般来说,能通过片式电感器等外部调整电路或芯片天线的设计变更等来进行通信频率的调整。但是,在使用外部调整电路的情况下,电路结构变得复杂,难以容易地制造通信装置。因此,谋求一种能通过设计变更来容易地调整通信频率的芯片天线。

发明内容

[0007] 本发明的实施方式提供一种能够容易地进行通信频率的调整而能对应其他频率的芯片天线。
[0008] 实施方式的芯片天线具备:第一电极;第二电极;第一天线导体,与第一电极和第二电极连接;第二天线导体,与第一电极和第二电极的至少某一方连接;以及绝缘体,设置在第一电极、第二电极、第一天线导体和第二天线导体的周围。附图说明
[0009] 图1(a)和图1(b)是第一实施方式涉及的芯片天线的模式图。
[0010] 图2(a)~图2(c)是第一实施方式涉及的第一天线导体和第二天线导体的模式图。
[0011] 图3是第一实施方式的第一其他样式涉及的芯片天线的模式图。
[0012] 图4是第一实施方式的第二其他样式涉及的芯片天线的模式图。
[0013] 图5是第一实施方式的第三其他样式涉及的芯片天线的模式图。
[0014] 图6是第一实施方式的第四其他样式涉及的芯片天线的模式图。
[0015] 图7是第二实施方式涉及的芯片天线的模式图。
[0016] 图8是第三实施方式涉及的芯片天线的模式图。
[0017] 图9(a)和图9(b)是第四实施方式涉及的芯片天线的模式图。
[0018] 图10是第五实施方式涉及的天线模的模式图。
[0019] 图11是第六实施方式涉及的通信装置的模式图。

具体实施方式

[0020] 以下,使用附图,对实施方式进行说明。再有,在附图中同一或类似的地方标注同一或类似的附图标记。
[0021] 在本说明书中,关于同一或类似的部件,有时标注同一附图标记并省略重复的说明。
[0022] 在本说明书中,为了表示部件等的位置关系,将附图的上方向记述为“上”,将附图的下方向记述为“下”。在本说明书中,“上”、“下”的概念未必是表示与重方向的关系的术语。
[0023] (第一实施方式)
[0024] 本实施方式的芯片天线具备:第一电极;第二电极;第一天线导体,与第一电极和第二电极连接;第二天线导体,与第一电极和第二电极的至少某一方连接;以及绝缘体,设置在第一电极、第二电极、第一天线导体和第二天线导体的周围。
[0025] 图1是本实施方式的芯片天线100的模式图。
[0026] 在此定义x轴、垂直于x轴的y轴、以及垂直于x轴和y轴的z轴。图1(a)是与xy面内平行的面内的芯片天线100的模式图。图1(b)是与xz面内平行的面内的芯片天线100的模式图。
[0027] 芯片天线100具备第一电极80、第二电极82、第一天线导体84、第二天线导体86和绝缘体88。
[0028] 第一电极80是在被安装到未图示的基板上时与设置于基板上的第一基板电极202连接的电极。第一基板电极202在基板上与例如未图示的阻抗匹配电路、带通滤波器、功率放大器低噪声放大器等连接。
[0029] 第二电极82是在被安装到未图示的基板上时与设置于基板上的第二基板电极204连接的电极。第二基板电极204是设置在收发电波的一侧的电极。
[0030] 第一天线导体84与第一电极80和第二电极82连接。
[0031] 第二天线导体86与第一电极80和第二电极82的至少一方连接。在图1所示的芯片天线100中,第二天线导体86与第一电极80和第二电极82连接。
[0032] 第一电极80、第二电极82、第一天线导体84、第二天线导体86由电导率低的材料形成。例如,由Ag()、Cu()、Au(金)、Al()、Ni(镍)等、或者这些元素的合金形成。再有,也可以由导电高分子等其他材料形成。
[0033] 绝缘体88设置在第一电极80、第二电极82、第一天线导体84和第二天线导体86的周围。作为绝缘体88,优选使用例如公知的具有高介电常数的电介质材料、树脂等。作为绝缘体88,优选使用例如低温共烧陶瓷(Low Temperature Co-fired Ceramics:LTCC)、FR4(Flame Retardant Type 4:4型阻燃剂)、聚苯硫醚(Polyphenylenesulfide:PPS)、液晶聚合物(Liquid Crystal Polymer:LCP)、聚酰胺(Polyamide:PA)等。
[0034] 绝缘体88的形状为长方体。并且,第一电极80和第二电极82与绝缘体88的下表面相接触地设置。
[0035] 构成本实施方式的芯片天线100的第一电极80、第二电极82、第一天线导体84、第二天线导体86和绝缘体88可以优选通过公知的方法进行制造。
[0036] 图2是本实施方式涉及的第一天线导体84和第二天线导体86的模式图。图2(a)是与xy面内平行的面内的第一天线导体84的模式图。图2(b)是与xy面内平行的面内的第二天线导体86的模式图。图2(c)是与xy面内平行的面内的第一天线导体84和第二天线导体86的模式图。再有,也合并示出第一电极80和第二电极82。
[0037] 第一天线导体84具有第一过孔(via:ビア)2、第一导体部36、第二导体部37、第三导体部38、第四导体部39、第五导体部40和第二过孔4。第一导体部36、第二导体部37、第三导体部38、第四导体部39和第五导体部40例如是平面状的棒状导体,其平面都平行于xy面地配置。
[0038] 第一过孔2的一端连接在第一电极80上,第一过孔2的另一端在z方向(向着纸面垂直的方向)上延伸。第一导体部36的一端连接在第一过孔2的另一端上,第一导体部36的另一端在x方向(纸面向右的方向)上延伸。第二导体部37的一端连接在第一导体部36的另一端上,第二导体部37的另一端在y方向(纸面向上的方向)上延伸。第三导体部38的一端连接在第二导体部37的另一端上,第三导体部38的另一端在x方向(纸面向右的方向)上延伸。第四导体部39的一端连接在第三导体部38的另一端上,第四导体部39的另一端在-y方向(纸面向下的方向)上延伸。第五导体部40的一端连接在第四导体部39的另一端上,第五导体部40的另一端在x方向(纸面向右的方向)上延伸。第二过孔4的一端连接在第五导体部40的另一端上,第二过孔4的另一端在-z方向(向着纸面垂直的方向)上延伸,并连接在第二电极
82上。
[0039] 第二天线导体86具有第一过孔2、第一导体部36、第六导体部41、第七导体部42、第八导体部43、第九导体部44和第三过孔6。第六导体部41、第七导体部42、第八导体部43和第九导体部44例如是平面状的棒状导体,其平面都平行于xy面地配置。
[0040] 第六导体部41的一端连接在第一导体部36的另一端上,第六导体部41的另一端在-y方向(纸面向下的方向)上延伸。第七导体部42的一端连接在第六导体部41的另一端上,第七导体部42的另一端在x方向(纸面向右的方向)上延伸。第八导体部43的一端连接在第七导体部42的另一端上,第八导体部43的另一端在y方向(纸面向上的方向)上延伸。第九导体部44的一端连接在第八导体部43的另一端上,第九导体部44的另一端在x方向(纸面向右的方向)上延伸。第三过孔6的一端连接在第九导体部44的另一端上,第三过孔6的另一端在-z方向(向着纸面垂直的方向)上延伸,并连接在第二电极82上。
[0041] 再有,第一过孔2和第一导体部36在第一天线导体84和第二天线导体86中通用地使用。
[0042] 再有,例如,芯片天线100也可以不具有第一电极80,也可以是第一过孔2和第一基板电极202连接。该情况下理解为例如第一过孔2对应于第一电极。
[0043] 同样,例如,芯片天线100也可以不具有第二电极82,也可以是第二过孔4和第三过孔6连接到第二基板电极204上。该情况下设为例如第二过孔4对应于第二电极。并且,第二天线导体86经由第三过孔6和第二基板电极204而与第二过孔4连接。这样,即使第二天线导体86经由第二基板电极204而与第二过孔4连接,在本说明书中也作为“第二天线导体86与第二过孔4(第二电极)连接”。
[0044] 在本实施方式的芯片天线100中,第一天线导体84的第一长度和第二天线导体86的第二长度相等。该情况下,第一天线导体84的通信频率和第二天线导体86的通信频率相等。
[0045] 第一天线导体84和第二天线导体86分别为环形天线的天线导体。并且,在第一天线导体84和第二天线导体86中构成了双环形天线的天线导体。第一天线导体84和第二天线导体86相对于与xz面平行地虚拟设置的第一平面90(规定平面)呈面对称。
[0046] 再有,在图1和图2所示的芯片天线100中,第一天线导体84和第二天线导体86被设置在芯片天线100的绝缘体88内部。但是,也可以将第一天线导体84的一部分或者第二天线导体86的一部分设置于绝缘体88的表面。但是,为了获得基于绝缘体88的介电常数的波长缩短效应,优选的是,第一天线导体84的至少一部分和第二天线导体86的至少一部分设置于绝缘体88内部。
[0047] 第五导体部40和第九导体部44优选例如图1所示地隔有距离d而分离地设置。
[0048] 再有,第一天线导体84和第二天线导体86的样式不限定于上述样式。
[0049] 图3是第一实施方式的第一其他样式涉及的芯片天线101的模式图。第二天线导体86不具有图2所示的第六导体部41。由此,第二天线导体86连接在第二电极82上。但是,第二天线导体86不与第一电极80连接。换言之,第二天线导体86仅经由第二电极82、第二过孔4、第一天线导体84间接地与第一电极80连接。
[0050] 图4是第一实施方式的第二其他样式涉及的芯片天线102的模式图。第二天线导体86不具有图2所示的第三过孔6。由此,第二天线导体与第一电极连接,所述第一天线导体的第一长度比所述第二天线导体的第二长度长出第三过孔6的长度。
[0051] 图5是第一实施方式的第三其他样式涉及的芯片天线103的模式图。第二天线导体86不具有图2所示的第八导体部43、第九导体部44和第三过孔6。
[0052] 图6是第一实施方式的第四其他样式涉及的芯片天线104的模式图。在芯片天线104中,与图1和图2所示的芯片天线100不同,第一天线导体84和第二天线导体86分别具有第一导体部36a和第一导体部36b。并且,过孔2a连接第一基板电极202和第一导体部36a,过孔2b连接第一基板电极202和第一导体部36b。
[0053] 下面,对本实施方式的芯片天线的作用效果进行记载。
[0054] 在本实施方式的芯片天线的一个样式中,图1和图2所示的芯片天线100具备第一电极80、第二电极82、与第一电极80和第二电极82连接的第一天线导体84、与第一电极80和第二电极82连接的第二天线导体86、以及设置在第一电极80、第二电极82、第一天线导体84和第二天线导体86的周围的绝缘体88。并且,第一天线导体的第一长度和第二天线导体的第二长度相等。此外,第一天线导体84和第二天线导体86相对于第一平面90(规定平面)呈面对称。
[0055] 在这样的芯片天线100中,能使第一天线导体84和第二天线导体86分别以规定的相同通信频率进行动作。
[0056] 此外,在本实施方式的芯片天线中,可以通过如以下所述地不具有导体部的一部分或过孔,来进行通信频率的调整。能够通过从芯片天线100的制造工序中去掉导体部的一部分的制造工序或过孔的制造工序,来进行该通信频率的调整。即,可以利用与芯片天线的制造工序类似的制造工序来进行。因此,能够容易地制造本实施方式中的调整了通信频率的芯片天线。此外,由于始终以芯片天线100为基础,因此,与重新设计芯片天线的情况相比,能够容易且精密地调整通信频率。
[0057] 在图3所示的芯片天线101中,第二天线导体86不具有第六导体部41。该情况下,第一天线导体84和第二天线导体86整体作为具有第一导体部36、第二导体部37、第三导体部38、第四导体部39、第五导体部40、第二过孔4、第二电极82、第三过孔6、第九导体部44、第八导体部43和第七导体部42的天线导体来发挥作用。作为结果,天线长度整体变长,因此,与芯片天线100相比,能够降低通信频率。
[0058] 在图4所示的芯片天线102中,第二天线导体86不具有第三过孔6。因此,第二天线导体86的通信频率比第一天线导体84的通信频率高出第三过孔6的长度对应的部分。因而,能使用第一天线导体84收发规定频率的电波,并且使用第二天线导体86收发频率比规定频率高的电波。
[0059] 在图5所示的芯片天线103中,第二天线导体86不具有第八导体部43、第九导体部44和第三过孔6。因而,由于天线长度变短,因此,与图4所示的芯片天线102相比,第二天线导体86的通信频率进一步变高。从而,能使用第二天线导体86收发更高频率的电波。
[0060] 根据本实施方式的电路装置,能提供一种能够容易地进行通信频率的调整而能对应其他频率的芯片天线。
[0061] (第二实施方式)
[0062] 在本实施方式的芯片天线中,与第一实施方式的不同点在于:第二天线导体86与第一电极80和第二电极82连接,第一天线导体84具有:具有第一形状的第一部分(第三导体部38、第四导体部39和第五导体部40)以及具有第二形状且与第一部分连接的第二部分(第二导体部37),第二天线导体86具有:具有第一形状的第三部分(第九导体部44、第十导体部45和第十一导体部46)以及具有与第二形状不同的第三形状且与第三部分连接的第四部分(第八导体部43)。在此,对与第一实施方式重复的点省略记载。
[0063] 图7是本实施方式涉及的芯片天线110的模式图。
[0064] 第一天线导体84具有第一过孔2、第一导体部36、第二导体部37、第三导体部38、第四导体部39、第五导体部40、第六导体部41、第七导体部42和第二过孔4。第一导体部36、第二导体部37、第三导体部38、第四导体部39、第五导体部40、第六导体部41和第七导体部42例如是平面状的棒状导体,其平面都平行于xy面地配置。
[0065] 第一过孔2的一端连接在第一电极80上,第一过孔2的另一端在z方向(向着纸面垂直的方向)上延伸。第一导体部36的一端连接在第一过孔2的另一端上,第一导体部36的另一端在x方向(纸面向右的方向)上延伸。第二导体部37的一端连接在第一导体部36的另一端上,第二导体部37的另一端在y方向(纸面向上的方向)上延伸。第三导体部38的一端连接在第二导体部37的另一端上,第三导体部38的另一端在x方向(纸面向右的方向)上延伸。第四导体部39的一端连接在第三导体部38的另一端上,第四导体部39的另一端在-y方向(纸面向下的方向)上延伸。第五导体部40的一端连接在第四导体部39的另一端上,第五导体部40的另一端在x方向(纸面向右的方向)上延伸。第六导体部41的一端连接在第五导体部40的另一端上,第六导体部41的另一端在-y方向(纸面向下的方向)上延伸。第七导体部42的一端连接在第六导体部41的另一端上,
[0066] 第七导体部42的另一端在x方向(纸面向右的方向)上延伸。第二过孔4的一端连接在第七导体部42的另一端上,第二过孔4的另一端连接在第二电极82上。
[0067] 第二天线导体86具有第一过孔2、第一导体部36、第八导体部43、第九导体部44、第十导体部45、第十一导体部46、第十二导体部47、第七导体部42和第二过孔4。第八导体部43、第九导体部44、第十导体部45、第十一导体部46和第十二导体部47例如是平面状的棒状导体,其平面都平行于xy面地配置。
[0068] 第八导体部43的一端连接在第一导体部36的另一端和第二导体部37的一端上,第八导体部43的另一端在-y方向(纸面向下的方向)上延伸。第九导体部44的一端连接在第八导体部43的另一端上,第九导体部44的另一端在x方向(纸面向右的方向)上延伸。第十导体部45的一端连接在第九导体部44的另一端上,第十导体部45的另一端在-y方向(纸面向下的方向)上延伸。第十一导体部46的一端连接在第十导体部45的另一端上,第十一导体部46的另一端在x方向(纸面向右的方向)上延伸。第十二导体部47的一端连接在第十一导体部46上,第十二导体部47的另一端在y方向(纸面向上的方向)上延伸。
[0069] 第一过孔2、第一导体部36、第七导体部42和第二过孔4在第一天线导体84和第二天线导体86中通用地使用。
[0070] 即使是第一实施方式中示出的芯片天线100,也能抑制从第一天线导体84产生的电波和从第二天线导体86产生的电波的电磁耦合。本实施方式的芯片天线110能进一步抑制电波的电磁耦合。以下对该点进行说明。
[0071] 流到第一导体部36的电流分支到第二导体部37和第八导体部43。并且,流到第二导体部37的电流流向第三导体部38、第四导体部39、第五导体部40和第六导体部41。流到第八导体部43的电流流向第九导体部44、第十导体部45、第十一导体部46和第十二导体部47。
[0072] 但是,在上述分支后的导体(电流路径)之间(第一天线导体84和第二天线导体86)会发生基于右手螺旋定则的磁场抵消,但如图7所示,第二导体部37的长度和第八导体部43的长度、以及第六导体部41的长度和第十二导体部47的长度分别不同。因此,例如,流到第三导体部38的电流的相位和流到第九导体部44的电流的相位就会在x方向上相互错开。因而,流到第一天线导体84的部分(第二导体部37、第三导体部38、第四导体部39、第五导体部40和第六导体部41)的电流的相位和流到第二天线导体86的部分(第八导体部43、第九导体部44、第十导体部45、第十一导体部46和第十二导体部47)的电流的相位能够不同,能避免或减弱由同相电流产生的磁场抵消。即,从第一天线导体84产生的电波和从第二天线导体
86产生的电波的电磁耦合被抑制。
[0073] 此外,由于能够拉长第一天线导体84和第二天线导体86之间的距离,因此,从第一天线导体84产生的电波和从第二天线导体86产生的电波的电磁耦合被进一步抑制。
[0074] 在此,第三导体部38的形状(长度、宽度和膜厚)和第九导体部44的形状分别相同。此外,第四导体部39的形状和第十导体部45的形状分别相同。另外,第五导体部40的形状和第十一导体部46的形状分别相同。另一方面,第二导体部37的形状和第八导体部43的形状相互不同。此外,第六导体部41的形状和第十二导体部47的形状相互不同。因此,第一天线导体84和第二天线导体86具有形状互相相同的部分(有关第一天线导体84是第三导体部
38、第四导体部39和第五导体部40,有关第二天线导体86是第九导体部44、第十导体部45和第十一导体部46)、以及形状相互不同的部分(例如,有关第一天线导体84对应第二导体部
37,有关第二天线导体86对应第八导体部43)。由此,简单地实现了在第一天线导体84和第二天线导体86中能够获得电磁耦合的抑制效果的结构。
[0075] 另一方面,第二导体部37的形状和第十二导体部47的形状相同。此外,第六导体部41和第八导体部43的形状相同。因此,第一天线导体84的长度和第二天线导体86的长度相等。此外,第一天线导体84的电长度和第二天线导体86的电长度相等。本实施方式的芯片天线110是示出了在第一天线导体84和第二天线导体86中长度以及电长度相同并且能够抑制电磁耦合的一例。
[0076] 作为结果,能够从芯片天线110收发更强的电波。
[0077] 再有,第一天线导体84和第二天线导体86的形状不限定于此,只要是能获得电磁耦合的抑制效果的形状和/或结构即可。
[0078] 根据本实施方式的电路装置,能提供一种能够容易地进行通信频率的调整而能对应其他频率并且能抑制电波的电磁耦合的芯片天线。
[0079] (第三实施方式)
[0080] 在本实施方式的芯片天线中,与第一实施方式和第二实施方式的不同点在于:第一电极80或者第二电极82具有短截线(stub)。在此,对与第一实施方式和第二实施方式重复的点省略记载。
[0081] 图8是本实施方式的芯片天线120的模式图。
[0082] 在图8中,在第二电极82上设置有短截线83。由此能够容易地调整通信频率。再有,也可以在第一电极80上设置短截线。
[0083] 根据本实施方式的电路装置,能提供一种能够容易地进行通信频率的调整而能对应其他频率的芯片天线。
[0084] (第四实施方式)
[0085] 在本实施方式的芯片天线中,与第一实施方式至第三实施方式的不同点在于:第一天线导体具有:第一平面状导体(第十二导体部47、第十三导体部48和第十四导体部49);平行于第一平面状导体设置的第二平面状导体(第十五导体部50);以及连接第一平面状导体和第二平面状导体的过孔(第十二过孔24),第一平面状导体和第二平面状导体在垂直于第一平面状导体的方向上具有不重叠的部分,此外,第一天线导体进一步具有:平行于第一平面状导体和第二平面状导体的第三平面状导体(第十六导体部51、第十七导体部52、第十八导体部53和第十九导体部54);以及连接第二平面状导体和第三平面状导体的第二过孔(第十三过孔26),第二平面状导体设置在第一平面状导体和第三平面状导体之间,第一平面状导体和第三平面状导体在垂直于第一平面状导体的方向上具有重叠部分。在此,对与第一实施方式至第三实施方式重复的点省略记载。
[0086] 图9是本实施方式的芯片天线130的模式图。图9(a)是与xy面内平行的面内的芯片天线130的模式图。图9(b)是与xz面内平行的面内的芯片天线130的模式图。
[0087] 在此考虑平行于xy面的第一层92、第二层94、第三层96和第四层98。第一层92、第二层94、第三层96和第四层98是虚拟地设置在平行于xy面的绝缘体88内的层。第二层94位于第一层92之上,第三层96位于第二层94之上,第四层98位于第三层96之上。
[0088] 第一电极80和第二电极82设置在第一层92。
[0089] 第十一导体部46、第十二导体部47、第十三导体部48、第十四导体部49、第十五导体部50、第十六导体部51、第十七导体部52、第十八导体部53、第十九导体部54、第二十导体部55、第二十一导体部56、第二十二导体部57、第二十三导体部58、第二十四导体部59、第二十五导体部60、第二十六导体部61和第二十七导体部62是“平面状导体”的一例,例如是平面状的棒状导体,其平面都平行于xy面地配置。此外,“平面状导体”是“导体”的一例。
[0090] 第一天线导体84具有第十一导体部46、第十一过孔22、第十二导体部47、第十三导体部48、第十四导体部49、第十二过孔24、第十五导体部50、第十三过孔26、第十六导体部51、第十七导体部52、第十八导体部53、第十九导体部54和第十四过孔28。
[0091] 第十一导体部46设置在第一层92内。第十一导体部46的一端连接在第一电极80上,第十一导体部46的另一端在x方向上延伸。
[0092] 第十一过孔22的一端连接在第十一导体部46的另一端,第十一过孔22的另一端在z方向上延伸。
[0093] 第十二导体部47、第十三导体部48和第十四导体部49设置在第二层94内。第十二导体部47的一端连接在第十一过孔22的另一端上,第十二导体部47的另一端在y方向上延伸。第十三导体部48的一端连接在第十二导体部47的另一端上,第十三导体部48的另一端在-x方向上延伸。第十四导体部49的一端连接在第十三导体部48的另一端上,第十四导体部49的另一端在y方向上延伸。
[0094] 第十二过孔24的一端连接在第十四导体部49的另一端上,第十二过孔24的另一端在z方向上延伸。
[0095] 第十五导体部50设置在第三层96内。第十五导体部50的一端连接在
[0096] 第十二过孔24的另一端上,第十五导体部50的另一端在x方向上延伸。
[0097] 第十三过孔26的一端连接在第十五导体部50的另一端上,第十三过孔26的另一端在z方向上延伸。
[0098] 第十六导体部51、第十七导体部52、第十八导体部53和第十九导体部54设置在第四层98内。
[0099] 第十六导体部51的一端连接在第十三过孔26的另一端上,第十六导体部51的另一端在y方向上延伸。第十七导体部52的一端连接在第十六导体部51的一端上,第十七导体部52的另一端在-x方向上延伸。第十八导体部53的一端连接在第十七导体部52的另一端上,第十八导体部53的另一端在-y方向上延伸。第十九导体部54的一端连接在第十八导体部
53的另一端上,第十九导体部54的另一端在x方向上延伸。
[0100] 第十四过孔28的一端连接在第十九导体部54的另一端上,第十四过孔28的另一端在-z方向上延伸,并连接在第二电极82上。
[0101] 第二天线导体86具有第十一导体部46、第十一过孔22、第二十导体部55、第二十一导体部56、第二十二导体部57、第十五过孔30、第二十三导体部58、第十六过孔32、第二十四导体部59、第二十五导体部60、第二十六导体部61、第二十七导体部62和第十七过孔34。
[0102] 第二十导体部55、第二十一导体部56和第二十二导体部57设置在第二层94内。第二十导体部55的一端连接在第十一过孔22的另一端上,第二十导体部55的另一端在-y方向上延伸。第二十一导体部56的一端连接在第二十导体部55的另一端上,第二十一导体部56的另一端在-x方向上延伸。第二十二导体部57的一端连接在第二十一导体部56的另一端上,第二十二导体部57的另一端在-y方向上延伸。
[0103] 第十五过孔30的一端连接在第二十二导体部57的另一端上,第十五过孔30的另一端在z方向上延伸。
[0104] 第二十三导体部58设置在第三层96内。第二十三导体部58的一端连接在第十五过孔30的另一端上,第二十三导体部58的另一端在x方向上延伸。
[0105] 第十六过孔32的一端连接在第二十三导体部58的另一端上,第十六过孔32的另一端在z方向上延伸。
[0106] 第二十四导体部59、第二十五导体部60、第二十六导体部61和第二十七导体部62设置在第四层98内。
[0107] 第二十四导体部59的一端连接在第十六过孔32的另一端上,第二十四导体部59的另一端在-y方向上延伸。第二十五导体部60的一端连接在第二十四导体部59的一端上,第二十五导体部60的另一端在-x方向上延伸。第二十六导体部61的一端连接在第二十五导体部60的另一端上,第二十六导体部61的另一端在y方向上延伸。第二十七导体部62的一端连接在第二十六导体部61的另一端上,第二十七导体部62的另一端在x方向上延伸。
[0108] 第十七过孔34的一端连接在第二十七导体部62的另一端上,第十七过孔34的另一端在-z方向上延伸,并连接在第二电极82上。
[0109] 设置于第一层92内的第十一导体部46,与设置于第二层94内的第十二导体部47、第十三导体部48、第十四导体部49、第二十导体部55、第二十一导体部56和第二十二导体部57之间,除了通过第十一过孔22连接的部分以外,在z方向上不具有重叠。
[0110] 设置于第二层94内的第十二导体部47、第十三导体部48和第十四导体部49,与设置于第三层96内的第十五导体部50之间,除了通过第十二过孔24连接的部分以外,在z方向上不具有重叠。设置于第二层94内的第二十导体部55、第二十一导体部56和第二十二导体部57,与设置于第三层96内的第二十三导体部58之间,除了通过第十五过孔30连接的部分以外,在z方向上不具有重叠。
[0111] 设置于第三层96内的第十五导体部50,与设置于第四层98内的第十六导体部51、第十七导体部52、第十八导体部53和第十九导体部54之间,除了通过第十三过孔26连接的部分以外,在z方向上不具有重叠。设置于第三层96内的第二十三导体部58,与设置于第四层98内的第二十四导体部59、第二十五导体部60、第二十六导体部61和第二十七导体部62之间,除了通过第十六过孔32连接的部分以外,在z方向上不具有重叠。
[0112] 换言之,在相互邻接的层中设置的平面状导体,除了通过过孔连接的部分以外,在z方向(垂直于层的方向)上不具有重叠。在此,第一层92和第二层94、第二层94和第三层96、第三层96和第四层98分别为相互邻接的层的一例。
[0113] 由此,能够防止在设置于邻接的层中的平面状导体上进行收发的电波间的电磁耦合的抑制。
[0114] 再有,设置在不邻接的层中的平面状导体也可以在z方向(垂直于层的方向)上具有重叠。例如,设置于第二层94内的第十二导体部47和设置于第四层98内的第十九导体部54在z方向上具有重叠。此外,第二十导体部55和设置于第四层98内的第二十七导体部62在z方向上具有重叠。这是因为,若是不邻接的层,电磁耦合的影响较小。
[0115] 根据本实施方式的芯片天线,能提供一种能够抑制电磁耦合的影响并能够容易地进行通信频率的调整而能对应其他频率的芯片天线。
[0116] (第五实施方式)
[0117] 本实施方式的天线模块是具备第一至第四实施方式的芯片天线的天线模块。在此,对与第一至第四实施方式重复的内容省略记载。
[0118] 图10是本实施方式涉及的天线模块200的模式图。
[0119] 在基板220上设置有第一基板电极202和第二基板电极204。基板220例如是玻璃环基板。芯片天线100的第一电极80连接在第一基板电极202上。芯片天线100的第二电极82连接在第二基板电极204上。
[0120] 电子部件210、212、214、216和218例如是阻抗匹配电路、带通滤波器、功率放大器、低噪声放大器等。
[0121] 根据本实施方式的天线模块,能提供一种具备能够容易地进行通信频率的调整而能对应其他频率的芯片天线的天线模块。
[0122] (第六实施方式)
[0123] 本实施方式的通信设备是具备第五实施方式的天线模块的通信设备。在此,对与第一至第五实施方式重复的内容省略记载。
[0124] 图11是本实施方式涉及的通信设备300的模式图。本实施方式的通信设备300为便携式电话机。
[0125] 在通信设备300的壳体340内内置有未图示的第五实施方式的天线模块。作为显示部310,优选使用例如液晶显示器、有机EL显示器等。从扬声器320再现芯片天线100接收到的对方的声音。说话者的声音经过话筒330由芯片天线100发送。
[0126] 再有,适用了天线模块200的通信设备不限定于便携式电话机,无线LAN(Local Area Network)设备、Bluetooth(注册商标)设备和其他通信设备也可优选适用。
[0127] 根据本实施方式的通信设备,能提供一种具备能够容易地进行通信频率的调整而能对应其他频率的芯片天线的通信设备。
[0128] 说明了本发明的几个实施方式和实施例,但是这些实施方式和实施例是作为例子而提出的,并不意图限定发明范围。这些新的实施方式可以以其他各种各样的方式实施,可以在不脱离发明主旨的范围内进行各种各样的省略、置换、变更。这些实施方式或其变形包含在发明范围或主旨内,并且也包含在权利要求记载的发明及其等同范围内。
高效检索全球专利

专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台,是提供专利分析,专利查询,专利检索等数据服务功能的知识产权数据服务商。

我们的产品包含105个国家的1.26亿组数据,免费查、免费专利分析。

申请试用

分析报告

专利汇分析报告产品可以对行业情报数据进行梳理分析,涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度,系统通过AI智能系统对图表进行解读,只需1分钟,一键生成行业专利分析报告。

申请试用

QQ群二维码
意见反馈