一种使用栅介质去实现低导通电阻的增强型氮化镓晶体管的
方法
技术领域
[0001] 本
发明属于
半导体制造领域,涉及一种使用栅介质去实现低导通电阻的晶体管的方法以及通过该方法制得的半导体器件,具体涉及一种使用p型
氧化
锡实现低导通电阻的增强型氮化镓晶体管的方法以及制得的增强型金属绝缘体半导体
场效应晶体管。
背景技术
[0002] 氮化镓半导体材料具有带隙宽度大、耐压能
力高的优点,引起了研究学者的浓厚兴趣,可广泛应用于高温、高频、大功率
电子器件。在常温下其禁带宽度为3.4eV,
原子间结合力强、化学性质稳定,临界击穿
电场大、饱和电子迁移率高和耐温性能良好,作为高频高功率器件被广泛应用。氮化镓高电子迁移率晶体管(GaN HEMT)的工作原理是依靠AlGaN/GaN
异质结特有的
压电效应与自发极化两种效应所产生的内建极化电场,在AlGaN/GaN界面生成高浓度二维电子气形成导电
沟道。最常见实现增强型氮化镓HEMT的方法就是使用凹槽增强型结构,这种结构是通过对栅极区进行
刻蚀减薄二维电子气上方的AlGaN势垒层而形成增强型。但是,这种方法中,
阈值电压过低(一般不超过1V),为了提高阈值电压还需增加介质层。介质层的选择也十分重要,如介质层与AlGaN势垒层界面处存在较高
密度的界面态,导通电阻较大,会增大器件的阈值的不稳定,对器件的
开关效率造成较大影响。
[0003] 因此,针对上述技术问题,需要提供一种使用栅介质去实现低导通电阻的增强型氮化镓半导体器件,以克服上述
缺陷。
发明内容
[0004] 氧化锡是一种特殊的氧化物,在锡和氧的不同比例条件下,改变其电学特性。P型氧化锡介质提拉栅极下方二维电子气沟道中的费米能级,耗尽栅极下方的二维电子气浓度,实现零栅压下的常关器件。
[0005] 本发明提供了一种利用P型氧化锡实现低导通电阻的增强型氮化镓晶体管的方法,步骤如下:
(1)在衬底上使用MOCVD依次生长GaN沟道层、AlGaN势垒层。
[0006] (2)在AlGaN/GaN结构的样品上,通过
光刻以及ICP刻蚀技术形成有源区
台面。
[0007] (3)在有源区台面上通过
电子束蒸发源、漏
电极材料,并且在氮气氛围中进行快速热
退火,形成欧姆
接触,制备出源、漏的
合金电极。
[0008] (4)在样品上使用PECVD或者ICPCVD或者LPCVD,并利用光刻以及刻蚀方法完全刻蚀栅下的
钝化层。
[0009] (5)利用ICP刻蚀或者氧化和湿法刻蚀循环的方法刻蚀部分栅下的AlGaN势垒层,形成凹槽结构。
[0010] (6)将样品放入ALD或者PEALD设备中,利用氧源和锡前驱体源,淀积氧化锡作为栅介质。
[0011] (7)淀积完成后,将样品放入
退火炉中,氮气氛围中退火,使本征氧化锡介质反应成为P型氧化锡介质。
[0012] (8)将样品放入ALD或者PEALD设备中,利用氧源和
铝前驱体源,淀积氧化铝作为栅介质绝缘层。
[0013] (9)通过
电子束蒸发出栅极区的金属电极。
[0014] 优选的是,在步骤(1)中,衬底可以选用
硅或者蓝
宝石或者
碳化硅。
[0015] 优选的是,在步骤(1)中,GaN沟道层的厚度在0 6000nm。~
[0016] 优选的是,在步骤(1)中,AlGaN势垒层的厚度在0 50nm。~
[0017] 优选的是,在步骤(1)中,AlGaN势垒层中Al的组分为0 1。~
[0018] 优选的是,在步骤(2)中,ICP刻蚀使用的气体为:Cl2或者BCl3或者Cl2/BCl3混合气体。
[0019] 优选的是,在步骤(2)中ICP刻蚀深度为0 1000nm。~
[0020] 优选的是,在步骤(3)中,源、漏
欧姆接触电极材料为:
钛、铝、镍、金、氮化钛、铂、钨、硅、硒等中的一种或者多种的组合。
[0021] 优选的是,在步骤(3)中,快速热退火
温度为700°C 900°C,快速热退火时间为30s~ ~60s。
[0022] 优选的是,在步骤(4)中,
钝化层可以是SiO2、SiON、Si3N4中的一种或多种的组合;优选的是,在步骤(4)中所述的钝化层厚度为1nm 1000nm。
~
[0023] 优选的是,在步骤(5)中,所述的刻蚀技术可以是使用Cl2,BCl3,或者Cl2/BCl3混合气体的
干法刻蚀技术,或者可以是使用氧气氧化,HCl或者KOH溶液刻蚀的湿法刻蚀技术。
[0024] 优选的是,在步骤(5)中刻蚀深度为0 50nm。~
[0025] 优选的是,在步骤(6)中,ALD或者PEALD设备反应室的温度为25℃ 400℃,优选为~200 ℃ 300℃,
真空范围为1pa 500pa;
~ ~
优选的是,在步骤(6)中淀积氧化锡厚度为1nm 500nm,优选为3nm 50nm。
~ ~
[0026] 优选的是,在步骤(7)中热退火温度为25°C 600°C,快速热退火时间为1s 5000s。~ ~
[0027] 优选的是,在步骤(8)ALD或者PEALD设备反应室的温度为25℃ 400℃,优选200 ℃~ 300℃,真空范围为1pa 500pa;
~ ~
优选的是,在步骤(8)中淀积氧化铝厚度为1nm 500nm,优选为10nm 50nm。
~ ~
[0028] 优选的是,在步骤(9)中栅电极材料为:钛、铝、镍、金、氮化钛、铂、钨、硅、硒等中的一种或者多种的组合。优选Ni/TiN的组合,Ni厚度为50nm 100nm,金属TiN厚度为40nm~ ~120nm。
[0029] 本发明的优点是:本发明的p型半导体氧化锡可以提拉下方二维电子气沟道中的费米能级,耗尽栅极下方的二维电子气或大大降低二维电子气的浓度。实现零栅压下的常关器件;通过形成栅极凹槽结构,可以减薄AlGaN势垒层,降低AlGaN势垒层和GaN沟道层界面处形成的二维电子气的浓度,提高器件的阈值电压使其向正向转移,从而实现具有较高阈值电压便于实际应用的增强型器件。与此同时,栅介质绝缘层可以阻挡p型氧化锡可能产生的栅极漏电,提高器件的高压特性。
附图说明
[0030] 下面结合附图及
实施例对本发明作进一步描述:图1为AlGaN/GaN异质结结构衬底截面图;
图2为形成源漏极欧姆接触电极后的器件截面图;
图3为完全刻蚀栅下的钝化层后的器件截面图;
图4为部分刻蚀栅下的势垒层后的器件截面图;
图5为形成P型氧化锡栅介质后的器件截面图;
图6为形成P型氧化锡与绝缘层栅介质后的器件截面图;
图7为制造完成后的器件截面图。
具体实施方式
[0031] 实施例1利用p型氧化锡实现低导通电阻的增强型氮化镓晶体管的方法包括:
第一、在衬底上依次生长GaN沟道层和AlGaN势垒层,形成AlGaN/GaN结构的样品。
[0032] 第二、在AlGaN/GaN结构的样品上形成有源区台面,通过电子束蒸发在有源区台面制备源、漏区的合金电极,且源极和漏极在700℃ 900℃的氮气氛围中进行快速退火30s~ ~60s形成欧姆接触。
[0033] 第三、通过PECVD或者ICPCVD或者LPCVD设备在源极和漏极之间的AlGaN势垒层上沉积出氮化硅、
二氧化硅、硅铝氮中一种或几种的组合而成的钝化层,且钝化层与AlGaN势垒层的层积厚度不超过合金电极的厚度。
[0034] 第四、通过光刻以及干法刻蚀方法刻蚀掉栅电极下的钝化层,刻蚀并延伸至AlGaN势垒层上形成凹槽结构, 保留凹槽底的AlGaN势垒层。
[0035] 第五、以
水、双氧水、氧气和臭氧作为氧源,三甲基锡、三乙基锡和二异丁基锡作为前驱体源,在温度25 ℃ 1000℃、压力0.1Pa 500Pa的条件下在刻蚀区内淀积氧化锡;对氧~ ~化锡在25℃ 600℃的氮气氛围中退火1s 4000s,使本征氧化锡介质反应成为P型氧化锡~ ~
介质。
[0036] 第六、在P型氧化锡介质上形成不超出栅极区域的绝缘层。
[0037] 第七、在绝缘层上形成金属栅极。
[0038] 基于上述方法步骤,其中涉及到的工艺参数具体取值如下表所示:序 源、漏极快 源、漏极快 氧化锡沉积 氧化锡沉积 P型氧化锡介 P型氧化锡介 氧化铝绝缘 氧化铝绝缘层沉号 速热退火温 速热退火时 温度(℃) 压力(Pa) 质退火温度 质退火时间 层沉积温度 积压力(Pa)度(℃) 间(s) (℃) (s) (℃)
1 870 45 200 14 300 600 200 14
2 870 45 200 14 400 600 200 14
3 870 45 300 14 400 1200 200 14
4 870 45 300 14 500 1200 200 14
实施例2:
利用P型氧化锡实现低导通电阻的增强型氮化镓晶体管的方法,步骤如下:
1、在硅或者蓝宝石或者碳化硅的衬底上使用MOCVD依次生长GaN沟道层、AlGaN势垒层。
其中,GaN沟道层的厚度在0 6000nm,AlGaN势垒层的厚度在0 50nm。
~ ~
[0039] 2、在AlGaN/GaN结构的样品上,通过光刻以及ICP刻蚀技术形成有源区台面,ICP刻蚀深度为0 1000nm。~
[0040] 3、在有源区台面上通过电子束蒸发源、漏电极材料,并且在氮气氛围中进行快速热退火,形成欧姆接触,制备出源、漏的合金电极。
[0041] 4、在样品上使用PECVD或者ICPCVD或者LPCVD,并利用光刻以及刻蚀方法完全刻蚀栅下的钝化层,钝化层厚度为1nm 1000nm。~
[0042] 5、利用ICP刻蚀或者氧化和湿法刻蚀循环的方法刻蚀部分栅下的AlGaN势垒层,形成凹槽结构,凹槽深度为0 50nm, 保留1 25nm 厚度的AlGaN势垒层。~ ~
[0043] 6、将样品放入ALD或者PEALD设备中,利用氧源和锡前驱体源,淀积氧化锡作为栅介质;其中,淀积的氧化锡厚度为1nm 500nm,优选为3nm 50nm。~ ~
[0044] 7、淀积完成后,将样品放入退火炉中,氮气氛围中退火,使本征氧化锡介质反应成为P型氧化锡介质。
[0045] 8、将样品放入ALD或者PEALD设备中,利用氧源和铝前驱体源,淀积氧化铝作为栅介质绝缘层;其中,氧化铝厚度为1nm 500nm,优选为10nm 50nm。~ ~
[0046] 9、通过电子束蒸发出栅极区的金属电极,优选为Ni/TiN的组合为栅电极材料,Ni厚度为50nm 100nm,金属TiN厚度为40nm 120nm。~ ~
[0047] 基于上述方法步骤中,所涉及的各层厚参数具体取值如下表所示:序 GaN沟道层 AlGaN势垒 有源区台面 钝化层厚 AlGaN势垒 淀积的氧 淀积的氧 金属栅极 金属栅极中TiN号 厚度(nm) 层厚度 ICP刻蚀深 度(nm) 层上凹槽深 化锡厚度 化铝厚度 中Ni厚度 厚度(nm)(nm) 度(nm) 度(nm) (nm) (nm) (nm)
1 4200 25 500 100 23 5 15 50 80
2 4200 25 500 100 23 10 15 50 80
3 4200 25 500 100 23 25 15 50 80
4 4200 25 500 100 23 20 15 50 80
实施例3:
如附图1-7所示,
一种使用栅介质去实现低导通电阻的增强型氮化镓晶体管的方法,其步骤包括:
1.在Si衬底上,首先用MOCVD生长一层420μm GaN沟道层,并在其之上生长一层25nm的AlGaN势垒层,其横截面图如图1所示。
[0048] 2.在以上结构的氮化镓异质结衬底上,通过光刻以及ICP刻蚀技术形成有源区台面。通过电子束蒸发Ti/Al/Ni/TiN(30nm/120nm/60nm/60nm)四种材料,采用剥离工艺制备出源、漏区的金属电极。并且在860℃的氮气氛围中进行快速退火40s,形成欧姆接触,其横截面图如图2所示。
[0049] 3.在源、漏两极形成欧姆接触之后,立即在样片上使用PECVD、ICPCVD或者LPCVD生长200nm 氮化硅、二氧化硅、硅铝氮中一种或几种的组合作为钝化层,并通过光刻以及干法刻蚀方法完全刻蚀栅电极区域下的钝化层,结构如图3所示。
[0050] 4.在以上结构的
基础上,利用氧化和湿法刻蚀循环的方法,可以慢速、均匀刻蚀掉部分栅电极区域下的AlGaN势垒层,形成凹槽结构。保留约5nm的栅下AlGaN势垒层在GaN沟道层之上。刻蚀掉部分AlGaN势垒层可以大大降低栅极下方的二维电子气的浓度,而剩余5nm的栅下AlGaN势垒层可以保留AlGaN/GaN异质结沟道结构,保持器件沟道高迁移率的特点。结构如图4所示。
[0051] 5.在以上结构的基础上,将样品放入原子层淀积设备中,利用去离子水作为氧源,四(二甲
氨基)锡作为前驱体源,腔体温度为210℃,腔体压力约为14Pa,在刻蚀掉的区域内淀积9nm厚的氧化锡,作为栅介质。
[0052] 6.在氧化锡淀积完毕后,将样品放入退火炉中,在250℃的氮气氛围中退火1小时,使本征氧化锡介质反应成为P型氧化锡介质。在部分刻蚀掉AlGaN势垒层的基础上,P型氧化锡介质提拉栅极下方二维电子气沟道中的费米能级,耗尽栅极下方的二维电子气浓度,实现零栅压下的常关器件。
[0053] 7.在以上结构的基础上,将样品放入原子层淀积设备中,利用去离子水作为氧源,三甲基铝作为前驱体源,腔体温度为230℃,腔体压力约为14Pa,淀积20nm厚的氧化铝,作为栅介质绝缘层。
[0054] 通过电子束蒸发Ni/TiN(50nm/100nm)两种材料,采用剥离工艺制备出栅极区的金属电极。结构如图6所示。
[0055] 上述实施例仅例示性说明本发明的原理及其功效,而非用于限制本发明的。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下,对上述实施例进行修饰或改变。因此,举凡所属技术领域中具有通常知识者在未脱离本发明的所揭示的精神与技术思想下所完成的一切等效修饰或改变,仍应由本发明的
权利要求所涵盖。