一种单一芯片双信道保护组件的制造方法专利检索-对电极电子零件及设备专利检索查询-专利查询网

一种单一芯片双信道保护组件的制造方法

阅读：941发布：2024-01-02

专利汇可以提供一种单一芯片双信道保护组件的制造方法专利检索，专利查询，专利分析的服务。并且本发明公开了一种单一芯片双信道保护组件的制造方法，包括如下步骤：(1)将一片硅晶圆作基底，基底为P型或N型，(2)将所述硅晶圆置入扩散炉或离子布植机中，掺杂一层N型或P型杂质，(3)之后将硅晶圆置入氧化炉中，加热氧化形成另一层氧化层，(4)再将所述硅晶圆置入扩散炉掺杂继续驱入，使PN接面形成，(5)以第一光照照射基底表面，(6)通过微影术曝光获得扩散区域及切割道图案。本发明在原硅片扩散后，芯片正反面使用二套U型槽光刻板，蚀刻U型槽以形成有效的PN节，后经钝化技术保护PN节，划开切割道后形成双通道集成芯片，成本低。，下面是一种单一芯片双信道保护组件的制造方法专利的具体信息内容。

权利要求

1.一种单一芯片双信道保护组件的制造方法，其特征在于，包括如下步骤：(1)将一片硅晶圆作基底，基底为P型或N型，(2)将所述硅晶圆置入扩散炉或离子布植机中，掺杂一层N型或P型杂质，(3)之后将硅晶圆置入氧化炉中，加热氧化形成另一层氧化层，(4)再将所述硅晶圆置入扩散炉掺杂继续驱入，使PN接面形成，(5)以第一光照照射基底表面，(6)通过微影术曝光获得扩散区域及切割道图案，(7)对切割道图案区域的氧化层进行蚀刻，形成蚀刻区，(8)对形成的蚀刻区的硅进行蚀刻形成切割道及双通道反偏区，(9)在基底正、反表面各热生长一层氧化层保护PN结，(10)以第二光罩照射基底表面，通过微影术曝光获得电极区域图案，对电极区域图案的氧化层进行蚀刻，形成电极区域，(10)在基底正、反面的电极区域镀上电极金属，将硅晶圆置入烧结炉使金属与基底键结，蚀刻硅晶圆表面的金属，并在基底正、反面的电极区域镀上电极金属，沿切割道将硅晶圆切成单一芯片，即成为单一芯片集成二颗双向瞬态抑制器形成的双通道保护元件，供封装之用。
2.根据权利要求1所述的单一芯片双信道保护组件的制造方法，其特征在于，所述步骤(1)中基底为P型时，则所述步骤(2)中杂质为N型。
3.根据权利要求1所述的单一芯片双信道保护组件的制造方法，其特征在于，所述步骤(1)中基底为N型时，则所述步骤(2)中杂质为P型。

说明书全文

一种单一芯片双信道保护组件的制造方法

技术领域

[0001] 本发明涉及一种制造方法，具体是一种单一芯片双信道保护组件的制造方法。

背景技术

[0002] 芯片，又称微电路(microcircuit)、微芯片(microchip)、集成电路(英语：integrated circuit，IC)。是指内含集成电路的硅片，体积很小，常常是计算机或其他电子设备的一部分。

[0003] 随着电子装置的微小化的提升，对其中所使用的电子元件的集成度的需求也随之提升。这特别应用于内存元件或扩展内存，其典型地由通过共用接触基板来电性接触的多个内存芯片所组成。

[0004] 目前的单一芯片双信道保护组件大多采用二颗晶粒叠合的制做方法，芯片组件的生产也相应地复杂，包含了多个连续的方法步骤，这使得必须使用不同的工具来制造层叠布置，成本较高，而且良品率低。

发明内容

[0005] 本发明的目的在于提供一种单一芯片双信道保护组件的制造方法，以解决上述背景技术中提出的问题。

[0006] 为实现上述目的，本发明提供如下技术方案：

[0007] 一种单一芯片双信道保护组件的制造方法，包括如下步骤：(1)将一片硅晶圆作基底，基底为P型或N型，(2)将所述硅晶圆置入扩散炉或离子布植机中，掺杂一层N型或P型杂质，(3)之后将硅晶圆置入氧化炉中，加热氧化形成另一层氧化层，(4)再将所述硅晶圆置入扩散炉掺杂继续驱入，使PN接面形成，(5)以第一光照照射基底表面， (6)通过微影术曝光获得扩散区域及切割道图案，(7)对切割道图案区域的氧化层进行蚀刻，形成蚀刻区，(8)对形成的蚀刻区的硅进行蚀刻形成切割道及双通道反偏区，(9) 在基底正、反表面各热生长一层氧化层保护PN结，(10)以第二光罩照射基底表面，通过微影术曝光获得电极区域图案，对电极区域图案的氧化层进行蚀刻，形成电极区域，(10) 在基底正、反面的电极区域镀上电极金属，将硅晶圆置入烧结炉使金属与基底键结，蚀刻硅晶圆表面的金属，并在基底正、反面的电极区域镀上电极金属，沿切割道将硅晶圆切成单一芯片，即成为单一芯片集成二颗双向瞬态抑制器形成的双通道保护元件，供封装之用。

[0008] 作为本发明进一步的方案：所述步骤(1)中基底为P型时，则所述步骤(2)中杂质为N型。

[0009] 作为本发明再进一步的方案：所述步骤(1)中基底为N型时，则所述步骤(2)中杂质为P型。

[0010] 与现有技术相比，本发明的有益效果是：本发明在原硅片扩散后，芯片正反面使用二套U型槽光刻板，蚀刻U型槽以形成有效的PN节，后经钝化技术保护PN节，划开切割道后形成双通道集成芯片，成本低。附图说明

[0011] 图1为本发明硅晶圆置入扩散炉或离子布植机后的结构示意图。

[0012] 图2为本发明硅晶圆置入氧化炉中后的结构示意图。

[0013] 图3为本发明蚀刻区域的硅进行蚀刻形成切割道的结构示意图。

[0014] 图4为本发明区域图案的氧化层进行蚀刻形成电极区域的结构示意图。

[0015] 图5为本发明沿切割道将硅晶圆切成单一芯片的结构示意图。

具体实施方式

[0016] 下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

[0017] 请参阅图1～5，本发明实施例中，一种单一芯片双信道保护组件的制造方法，包括如下步骤：

[0018] 步骤1：将一片硅晶圆作基底302，基底为P型或N型(本例为N型)；

[0019] 步骤2：如图1所示，将硅晶圆置入扩散炉或离子布植机中，掺杂一层P型杂质304；

[0020] 步骤3：参考图2，将硅晶圆置入氧化炉中，加热氧化形成另一层氧化层306；

[0021] 步骤4：将硅晶圆置入扩散炉掺杂继续驱入，使PN接面308形成；

[0022] 步骤5：以第一光照照射基底表面，通过微影术曝光获得扩散区域及切割道图案；

[0023] 步骤6：对步骤5所形成图案区域的氧化层进行蚀刻，形成蚀刻区310；

[0024] 步骤7：参考图3，在步骤6所形成的蚀刻区域的硅进行蚀刻形成切割道312及双通道反偏区314；

[0025] 步骤8：在基底正、反表面各热生长一层氧化层316保护PN结；

[0026] 步骤9：以第二光罩照射基底表面，通过微影术曝光获得电极区域图案；

[0027] 步骤10：参考图4，对步骤9形成的区域图案的氧化层进行蚀刻，形成电极区域318；

[0028] 步骤11：在基底正、反面的电极区域镀上电极金属320；

[0029] 步骤12：将硅晶圆置入烧结炉使金属320与基底302键结；

[0030] 步骤13：蚀刻芯片表面的金属，并在基底正、反面的电极区域镀上电极金属320；

[0031] 步骤14：参考图5，沿切割道将硅晶圆切成单一芯片，即成为单一芯片集成二颗双向瞬态抑制器形成的双通道保护元件，供封装之用。

[0032] 综上所述，本发明在原硅片扩散后，芯片正反面使用二套U型槽光刻板，蚀刻U型槽以形成有效的PN节，后经钝化技术保护PN节，划开切割道后形成双通道集成芯片，成本低。

[0033] 对于本领域技术人员而言，显然本发明不限于上述示范性实施例的细节，而且在不背离本发明的精神或基本特征的情况下，能够以其他的具体形式实现本发明。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本发明的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本发明内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。

[0034] 此外，应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施例中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。

标题	发布/更新时间	阅读量
一种像素电极及显示面板	2020-06-11	2
一种低成本无源跌倒检测传感器	2022-12-16	1
一种高频双极性不可恢复电穿孔系统	2020-09-05	0
一种可见光响应型光催化薄膜及其制备方法和应用	2022-08-29	2
电泳支承体和电泳装置	2021-03-03	1
心电图记录方法、心电图记录仪、装置及存储介质	2021-04-10	1
显示装置以及使用该显示装置驱动显示面板的方法	2020-06-29	3
电位检测装置	2020-12-28	0
一种装载机用工况错误预警装置	2020-05-14	2
一种用于制氧机膜电极的烘干装置	2020-11-18	0

一种单一芯片双信道保护组件的制造方法

一种单一芯片双信道保护组件的制造方法

技术领域

背景技术

发明内容

具体实施方式

该功能需要专业版企业版VIP权限，您可以：