技术领域
[0001] 本
发明涉及集成电路设计技术领域，尤其涉及一种频率可调的基于RC的环形振荡器电路。
背景技术
[0002]
物联网应用中，随着可穿戴和可植入式医疗设备的快速发展，人们对于这类体积小，携带方便的设备的需求越来越大。这类设备一般应用于植入式医疗监控、灾害预警等一直处于监控状态的场景，与传统的高性能设备不同，物联网应用中需要对随机稀疏事件进行处理，随机稀疏事件到来的时间未知，所以芯片需要一直处于常开待机的状态，不能关断。随机稀疏事件指较长时间才会发生一次的事件，所以芯片的功耗主要是静态功耗。静态功耗已经成为这类设备功耗降低的
瓶颈，降低随机稀疏事件中的静态功耗已经成为物联网应用中的重要方向，在这些实时监控的设备中，振荡器的功耗占据了很大一部分，降低振荡器的功耗能很大程度减小设备功耗。
[0003] 在如今的可穿戴和植入式医疗的背景下，振荡器电路都会朝着高频率高
稳定性和低压低功耗的方向去发展，并且需要足够小的体积，
现有技术中的振荡器类型主要有以下三种：
[0004] 1)
晶体振荡器：这是一种由
石英晶体作为
谐振器的振荡电路，由于石英晶体具有
压电效应，当把晶片上两
电极加上交流
电压时，石英晶体就会发生机械振动，外界加的交变电压的频率与石英晶体固有的振荡频率相同时，晶体机械振动振幅显著增大。晶体振荡器是在片外实现的，能够产生稳定的输出频率，频率
波动很小，但是由于体积大、功耗大，且启动时间较慢，在应用的场景有一定的局限性；
[0005] 2)电容电感振荡器：这类振荡器是由谐振回路和放大电路组成，其中谐振回路由电容C和电感L组成，可以通过改变L、C来改变频率。这种电路有较好的
温度和电压特性，一般应用于高频领域，但是由于电感的存在，导致芯片面积较大，成本太高；
[0006] 3)弛豫振荡器：弛豫振荡器电路一般包括比较器、
锁存器、电容等原件，基本原理是锁存器交替翻转，对电容进行弛豫充电。相对于其他振荡器来说，这类电路的输出稳定性、面积、功耗都属于中等
水平。
发明内容
[0007] 本发明的目的是提供一种频率可调的基于RC的环形振荡器电路，该电路采用
反相器构成环形电路，功耗极低且面积很小，同时能够针对不同应用场景对频率的需求调节输出
信号的频率，从而进一步降低功耗。
[0008] 本发明的目的是通过以下技术方案实现的：
[0009] 一种频率可调的基于RC的环形振荡器电路，所述电路包括电压跟随器、6-BIT电容阵列、两个
电阻R1和R2、六个反相器INV0～INV5，其中：
[0010] 所述电压跟随器包括两个NMOS晶体管N6和N7、一个
二极管D1、滤波电容C7和电阻R0，该电压跟随器与反相器阵列的VDD相连，提供一个本地的
电源电压VDDL，用于为反相器阵列提供电源，并抑制温度、电压波动对电路的影响；
[0011] 所述六个反相器INV0～INV5组成反相器阵列，其中：INV0、INV1、INV2、INV3、6-BIT电容阵列、INV4、INV5依次
串联，所述电阻R1的左端与INV1的输入端N相连，电阻R2的右端与IN4的输入端M相连，INV5的输出端为整个电路的输出CLK；
[0012] 所述6-BIT电容阵列和电阻R1、R2串联形成RC网络，电阻R1的左端N点经过三个串联的反相器INV1、INV2、INV3到6-BIT电容阵列左端G点形成一个回路；电阻R2和6-BIT电容阵列的公共端M点经过另外三个串联的反相器INV4、INV5、INV0到电阻R1的左端N点形成另一个回路，采用两组反相器对所述6-BIT电容阵列进行充放电。
[0013] 由上述本发明提供的技术方案可以看出，上述电路采用反相器构成环形电路，功耗极低且面积很小，同时能够针对不同应用场景对频率的需求调节
输出信号的频率，从而进一步降低功耗。
附图说明
[0014] 为了更清楚地说明本发明
实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域的普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他附图。
[0015] 图1为本发明实施例提供的频率可调的基于RC的环形振荡器电路的结构示意图；
[0016] 图2为本发明实施例所述6-BIT电容阵列的内部结构示意图；
[0017] 图3为本发明实施例所提供振荡器的M端电压
波形图；
[0018] 图4为本发明实施例所提供的振荡器的仿真结果图。
具体实施方式
[0019] 下面结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明的保护范围。
[0020] 下面将结合附图对本发明实施例作进一步地详细描述，如图1所示为本发明实施例提供的频率可调的基于RC的环形振荡器电路的结构示意图，所述电路主要包括电压跟随器、6-BIT电容阵列、电阻R1和R2、六个反相器INV0-INV5，其中：
[0021] 所述电压跟随器包括两个NMOS晶体管N6和N7、一个二极管D1、滤波电容C7和一个电阻R0，该电压跟随器与反相器阵列的VDD相连，提供一个本地的电源电压VDDL，用于为反相器阵列提供电源，并抑制温度、电压波动对电路的影响；
[0022] 六个反相器INV0-INV5组成反相器阵列，是振荡器的核心模
块，其中：INV0、INV1、INV2、INV3、6-BIT电容阵列、INV4、INV5依次串联，电阻R1的左端与INV1的输入端N相连，电阻R2的右端与IN4的输入端M相连，INV5的输出端为整个电路的输出CLK；
[0023] 所述6-BIT电容阵列和电阻R1、R2串联形成RC网络，电阻R1的左端N点经过三个串联的反相器INV1、INV2、INV3到6-BIT电容阵列左端G点形成一个回路；电阻R2和6-BIT电容阵列的公共端M点经过另外三个串联的反相器INV4、INV5、INV0到电阻R1的左端N点形成另一个回路，采用两组反相器对所述6-BIT电容阵列进行充放电，输出稳定，总体面积较小。
[0024] 其中，电阻R1采用
正温度系数的电阻，电阻R2采用负温度系数的电阻，电阻R1、R2组合起来可以一定程度减小温度、工艺对阻值的不利影响，使输出频率
精度更高。
[0025] 如图1所示，在所述电压跟随器电路中：
[0026] 二极管D1的下端接地，上端与NMOS晶体管N6的源极相连；
[0027] NMOS晶体管N6的漏级与电阻R0的下端相连，栅极与NMOS晶体管N7的源极相连；
[0028] 电阻R0的上端与全局电源VDD相连；
[0029] NMOS晶体管N7的漏极与全局电源VDD相连，栅极与R0下端相连，源极与所有反相器中的PMOS晶体管的源极相连；
[0030] 滤波电容C7的一端连接着电压跟随器的输出，另一端接地。
[0031] 具体实现中，通过所述6-BIT电容阵列实现100KHZ到5MHZ的输出
频率范围，从而实现频率可变，极大的降低功耗，频率调节是由所述6-BIT电容阵列的组合方式决定的，如图2所示为本发明实施例所述6-BIT电容阵列的内部结构示意图，参考图2，所述6-BIT电容阵列包括七个电容值为C、2C、4C、8C、16C、32C、32C的电容和六个NMOS晶体管，七个电容管分别记为C0-C6，六个NMOS晶体管分别记为Nc0-Nc5，其中：
[0032] 七个电容管从小到大依次串联，其中六个NMOS晶体管Nc0-Nc5分别与C0-C5并联，六个NMOS晶体管Nc0-Nc5的栅极输入
接口S0-S5；C6作为串联的最后一级，左端连接C5，右端接到反相器IN4的输入端M；
[0033] 上述六个NMOS晶体管作为
开关控制电容串联的个数，在RC环形振荡器的
基础上，实现了对所述6-BIT电容阵列的二进制调整，能为不同需求的模块提供不同频率的输出，从而极大的减少了不必要的
能量消耗。
[0034] 另外，如图1所示，所述六个反相器具体包括六个PMOS晶体管P0-P5，六个NMOS晶体管N0-N5，其中：
[0035] PMOS晶体管P0的源极与本地电源VDD相连，PMOS晶体管P0和NMOS晶体管N0的栅极相连作为反相器INV0的输入端，PMOS晶体管P0的漏极与NMOS晶体管N0的漏极相连，作为反相器INV0的输出端，连接反相器INV1的输入端；
[0036] PMOS晶体管P1的源极与本地电源VDD相连，PMOS晶体管P1和NMOS晶体管N1的栅极相连作为反相器INV1的输入端，PMOS晶体管P1的漏极与NMOS晶体管N1的漏极相连，作为反相器INV1的输出端，连接反相器INV2的输入端；
[0037] PMOS晶体管P2的源极与本地电源VDD相连，PMOS晶体管P2和NMOS晶体管N2的栅极相连作为反相器INV2的输入端，PMOS晶体管P2的漏极与NMOS晶体管N2的漏极相连，作为反相器INV2的输出端，连接反相器INV3的输入端；
[0038] PMOS晶体管P3的源极与本地电源VDD相连，PMOS晶体管P3和NMOS晶体管N3的栅极相连作为反相器INV3的输入端，PMOS晶体管P3的漏极与NMOS晶体管N3的漏极相连，作为反相器INV3的输出端，连接电容C0左端；
[0039] PMOS晶体管P4的源极与本地电源VDD相连，PMOS晶体管P4和NMOS晶体管N4的栅极相连作为反相器INV4的输入端，与电容C0右端相连，PMOS晶体管P4的漏极与NMOS晶体管N4的漏极相连，作为反相器INV4的输出端，连接反相器INV5的输入端；
[0040] PMOS晶体管P5的源极与本地电源VDD相连，PMOS晶体管P5和NMOS晶体管N5的栅极相连作为反相器INV5的输入端，PMOS晶体管P5的漏极与NMOS晶体管N5的漏极相连，作为反相器INV5的输出端，也是电路输出CLK，连接反相器INV0的输入端。
[0041] 下面结合反相器INV4，在图1中对频率可调的RC振荡器的原理进行介绍：
[0042] RC振荡器主要是由多级反相器组成，通过对电容阵列的充放电来实现方波输出，因此，输出频率由对电容的充放电时间T0和信号在反相器链中的传播时间T1共同决定。本发明所提供的RC振荡器电路中的INV4相当于一个比较器的作用，电容充放电的翻转
节点由INV4的
阈值电压Vth4所决定，假设开始电容电压达到最大，电路对电容开始放电，随着电容一端电压线性下降到INV4的翻转电压(即阈值电压Vth)时，所有反相器的输出都变成高电平VH或者低电平VL，IN4的输出信号经过一段延迟，到达INV3，此时电容左端变成低电平，由于电容电压不能突变，电容右端电压在原有的基础上再下降一个VDDL(本地电压)，这就是整个放电过程Tdown；在这之后，由于INV0输出翻转，开始对电容充电，随着电容右端电压线性上升到IN4的翻转电压，经过一定的延时，电容左端变成高电平，由于电容不能突变，电容右端再原有的基础上再上升一个VDDL(本地电压)，这是整个充电过程Tup，上述放电过程Tdown加上充电过程Tup就是振荡器的一个周期。
[0043] 上述是本发明实施例所提供振荡器电路的基本工作原理，利用反相器代替了比较器，很大程度减少了功耗；并且电容阵列是可以二进制调节的，改变总的电容值来改变频率值，从而进一步动态调节了能量的消耗。
[0044] 为了更加清晰地展现出本发明所提供的技术方案及所产生的技术效果，下面结合附图来详细描述本
申请所述频率可调RC振荡器的仿真验证过程：
[0045] 电容阵列的调节范围是000000-111111，仿真验证基于180nm，电源电压为1.2V。其中电容阵列中的NMOS晶体管的栅极上电压为1.2V时(代表高电平1)，晶体管导通；NMOS晶体管的栅极上的电压为0V时(代表低电平0)。电容阵列
输入信号S0～S5为111111时，6个NOMS晶体管全部导通，C0～C5被
短路，接入电路中的电容只剩下C6，电容最大，频率最小，功耗也最小；电容阵输入信号S0～S5为000000时，6个NMOS晶体管全部截止，所有的电容串联，电容最小，频率最大，功耗最大。在1.2V的电源电压下，NMOS晶体管N6的源端电压约为500mv，提供了一个本地VDDL。选择功耗最大的情况进行分析，调节电容阵列的二进制控制序列S0～S5为000000。
[0046] 如图3所示为本发明实施例所提供振荡器的M端电压波形图，由振荡器的基本原理可知，电容右端电压的摆幅范围是-1/2VDDL～3/2VDDL。假设电容电压初始态是3/2VDDL，反相器的翻转点为1/2VDDL，则INV4输出0，INV5输出1，INV0中的NMOS晶体管N0导通,则从INV4输入端经过电阻到N0的源端形成一个放电通路，电容右端电压呈一定的趋势进行降低。当降低至1/2VDDL时，INV4输出改变成1，INV5输出0，INV3输出由1变成0，由于电容电压不能突变，电容右端的电压下降到-1/2VDDL，其中从3/2VDDL下降到1/2VDDL的时间为t0，INV4的输出
信号传输到INV0的时间为t1(t1时间内电压会略微下降VDDX)，则放电时间为Tdown＝t0+t1；电容电压下降到-1/2VDDL之后，INV0的PMOS管导通，由P0经过电阻到电容右端形成一个充电通路，从-1/2VDDL充电至1/2VDDL，INV4输出翻转为0，INV5输出1，INV3输出由0变成1，同样电容电压右端上升到3/2VDDL，其中从-1/2VDDL上升到1/2VDDL的时间为t2，INV4的输出信号传输到INV0的时间为t3(t3时间内电压会略微上升VDDX)，则充电时间Tup＝t2+t3。输出频率F＝1/(Tdown+Tup)。如果应用场景的频率不需要很高，控制序列为000000时，就会多出不必要的能量的消耗，所以根据需求，可以使控制序列增加为000001、000010、
000011……111111，由于电容越大，频率越小，于是做这样一个二进制调节，可以使频率降低，既满足了频率要求，又节约了能量。
[0047] 如图4所示为本发明实施例所提供的振荡器的仿真结果图，本实施例的频率调节范围是100KHZ～5MHZ，经过瞬态仿真，功耗在几十NA到几百NA之间变化，在物联网的低功耗应用背景中，可以为不同的模块提供不同频率的输出，会有广泛的应用。
[0048] 值得注意的是，本发明实施例中未作详细描述的内容属于本领域专业技术人员公知的现有技术。
[0049] 综上所述，本发明实施例所述环形振荡器电路是利用反向器组成环形结构，对电容进行充放电，实现稳定的振荡输出。振荡器是基于RC网络的环形结构，用纯MOS管就可以构成，无需电感或者比较器电路，工作时的
电流不会很大，并且面积小；此外，由NMOS晶体管组成的电压跟随器为主要的环形结构提供了一个比较低的本地电源电压，低于标准单元的额定电压，因此，振荡器的总体功耗极低；电容部分是由NMOS晶体管作为开关，控制电容串联的数量，从而控制电容总值来调节频率；6-bit的电容阵列可以实现二进制调整的输出频率，当负载工作的频率无需太高，就可以通过调节电容来降低频率，从而进一步降低了功耗；该电路不仅在功耗上有极大的优势，而且面积不大，在可穿戴和可植入式设备中应用前景巨大。
[0050] 以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉
本技术领域的技术人员在本发明披露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以
权利要求书的保护范围为准。
