一种用于无源射频识别标签芯片的掉电暂态存储器
专利汇可以提供一种用于无源射频识别标签芯片的掉电暂态存储器专利检索，专利查询，专利分析的服务。并且一种用于无源 射频识别 标签 芯片的掉电暂态 存储器 ，涉及 电路 领域的存储器技术。本 发明 由电源 电压 VDD供电，包括：基准 电流 源，为存储单元和判决逻辑提供偏置电流；控制单元，根据数字电路给出的复位 信号 RESET和待存信息STM_IN产生 控制信号 对存储单元进行操作；偏置电压产生电路，将基准电流源产生的基准电流转换为基准电压，作为判决逻辑的参考信号；存储单元，根据控制单元的指令，对待存信息进行暂态存储；判决逻辑，比较存储单元存储内容和基准电压的关系，将 模拟信号 转换成 数字信号 STM_OUT输出给数字电路。本发明可将标签芯片掉电前的状态信息或者数字电路的中间状态短时间存储，提高该短距离无线通信的效率和 稳定性 。，下面是一种用于无源射频识别标签芯片的掉电暂态存储器专利的具体信息内容。
1、一种用于无源射频识别标签芯片的掉电暂态存储器，其特征 在于，它由电源电压VDD供电，包括：
基准电流源，为存储单元和判决逻辑提供偏置电流；
控制单元，是数字电路与存储单元的接口电路，根据数字电路给 出的复位信号RESET和待存信息STM_IN产生控制信号对存储单元进 行操作；
偏置电压产生电路，是基准电流源与判决逻辑的接口电路，将基 准电流源产生的基准电流转换为基准电压，作为判决逻辑的参考信 号；
存储单元，根据控制单元的指令，对待存信息进行暂态存储；
判决逻辑，比较存储单元存储内容和基准电压的关系，将模拟信 号转换成数字信号STM_OUT输出给数字电路。
2、根据权利要求1所述的掉电暂态存储器，其特征在于，所述基 准电流源由带隙基准源和威尔逊电流源的电流基准产生电路构成。
3、根据权利要求1所述的掉电暂态存储器，其特征在于，所述控 制单元由反相器、与非门、或非门、与门、或门、传输门和多路选择 器构成。
4、根据权利要求1所述的掉电暂态存储器，其特征在于，所述偏 置电压产生电路由电流镜和电阻性元器件构成，电阻性元件采用电 阻、二极管或者MOS管。
5、根据权利要求1所述的掉电暂态存储器，其特征在于，所述存 储单元由充电开关、放电开关和存储电容构成，充电开关、放电开关 采用具有开关特性并在关断状态下漏电的电子器件，存储电容采用具 有电容特性的电子器件。
6、根据权利要求1或5所述的掉电暂态存储器，其特征在于，所 述存储单元存储电容的充电电压由偏置电压产生电路产生，存储电容 的电荷量和由充电开关、放电开关中MOS管关断状态下的漏电流控制 暂态存储的时间，充电开关的关断漏电流小于放电开关的关断漏电 流。
7、根据权利要求1所述的掉电暂态存储器，其特征在于，所述判 决逻辑由迟滞比较器、灵敏放大器、运算放大器和反相器构成。
技术领域
本发明涉及电路领域的存储器技术，特别是用于射频识别 (RFID)电子标签等芯片的掉电暂态存储器。
背景技术
对于无源RFID标签，芯片的电源一般由芯片天线感应读写器产 生的电磁场获得。由于环境等一些非理想因素，标签在识读过程中， 可能会出现暂时掉电又迅速恢复这样的情况。比如在标签识别过程 中，一个物体从读卡器和标签中间通过，遮挡或者吸收掉部分电磁波， 标签掉电，当物体从读卡器和标签中间离开时电源又恢复。如果某个 标签在识读过程中掉电，且该标签的状态信息丢失，会使得读写器无 法按原来的程序正常识读该标签和其他同时处于场内的标签，读写器 需要重新从头开始识读所有场内标签。显然，这将降低读写器识读标 签的效率，即单位时间的标签识别个数。
为了解决这个问题，某些RFID通信协议要求将标签在掉电前的 所处状态等信息暂时保存下来。在掉电一段时间后再次上电时，检查 存储器中保存的信息，并根据所保存的值，使标签进入掉电前的状态。 现有技术中的挥发存储器在掉电后存储的信息会立即丢失，而不挥发 存储器在掉电后存储器的信息将长期保留，都不能满足RFID通信协 议对状态存储的要求。
发明内容
为了达到上述发明目的，本发明的技术方案以如下方式实现：
一种用于无源射频识别标签芯片的掉电暂态存储器，其结构特点 是，它由电源电压VDD供电，包括：
基准电流源，为存储单元和判决逻辑提供偏置电流；
控制单元，是数字电路与存储单元的接口电路，根据数字电路给 出的复位信号RESET和待存信息STM_IN产生控制信号对存储单元进 行操作；
偏置电压产生电路，是基准电流源与判决逻辑的接口电路，将基 准电流源产生的基准电流转换为基准电压，作为判决逻辑的参考信 号；
存储单元，根据控制单元的指令，对待存信息进行暂态存储；
判决逻辑，比较存储单元存储内容和基准电压的关系，将模拟信 号转换成数字信号STM_OUT输出给数字电路。
在上述掉电暂态存储器中，所述基准电流源由带隙基准源和威尔 逊电流源的电流基准产生电路构成。
在上述掉电暂态存储器中，所述控制单元由反相器、与非门、或 非门、与门、或门、传输门和多路选择器构成。
在上述掉电暂态存储器中，所述偏置电压产生电路由电流镜和电 阻性元器件构成，电阻性元件采用电阻、二极管或者MOS管。
在上述掉电暂态存储器中，所述存储单元由充电开关、放电开关 和存储电容构成。充电开关、放电开关采用具有开关特性并在关断状 态下漏电的电子器件，存储电容采用具有电容特性的电子器件。
在上述掉电暂态存储器中，所述存储单元存储电容的充电电压由 偏置电压产生电路产生。存储电容的电荷量和由充电开关、放电开关 中MOS管关断状态下的漏电流控制暂态存储的时间，充电开关的关断 漏电流小于放电开关的关断漏电流。
在上述掉电暂态存储器中，所述判决逻辑由迟滞比较器、灵敏放 大器、运算放大器和反相器构成。
本发明由于采用了上述结构，用一种类似于动态随机存取存储器 (DRAM)的存储结构，由存储电容对电荷进行存储并利用充放电开关 的非理想特性(关断状态下存在漏电)构成短时间掉电暂态存储器电 路。本发明适用于RFID通信协议所要求的标签芯片的状态信息掉电 后的短时间存储，也可以用于其它需要信息掉电暂态存储或者电路中 间状态暂态存储的场合。
下面结合附图和具体实施方式本发明做进一步说明。
附图说明
具体实施方式
参看图3，其中电容C1，MOS管M1～M11和电容R0构成基准电流 源，M12～M14构成偏置电压产生电路，M15～M16和M17分别为存储 电容C2的充电和放电开关，M18～M27构成迟滞比较器，M29～M30构 成反相器作为电路的缓冲输出。由上述电路结构形成的本发明掉电暂 态存储器(Off Power Short Term Memory)满足对逻辑“1”在电源 掉电后存储一段时间T1秒，T1时间内再次上电时能准确读出信息， 掉电超过T1秒存储值归零的功能。对于逻辑“0”，需要在控制单元 中转换成逻辑“1”再予以存储，在判决逻辑输出端也需要多加一级 反相输出，电路结构类似不予赘述。
参看图4，本发明使用时，基准电流源产生偏置电流，偏置电压 产生电路将基准电流转换成基准电压(曲线4)，复位信号RESET和 待存信息STM_IN(曲线1)经过控制单元产生存储电容充放电开关管 的控制信号。电源电压VDD(曲线2)正常时，控制信号根据待写入 的待存信息STM_IN(曲线1)实时变化，将信息写入到存储电容中， 并经过判决逻辑输出，输出信号STM_OUT(曲线5)与待存信息STM_IN (曲线1)只有时间上的延时。掉电时，控制信号全部变为低，所有 电容到地的通路被关断，由充放电于开关的非理想性，存储电容电压 (曲线3)将通过开关关断时候的漏电流缓慢放电。当在一定的时间 内电源恢复正常时，判决逻辑读取存储电容电压(曲线3)并和基准 电压(曲线4)进行比较，从而给出存储值。
| 标题 | 发布/更新时间 | 阅读量 |
|---|---|---|
| 半导体器件及其形成方法 | 2020-06-12 | 0 |
| 一种SRAM单元建模方法 | 2021-01-17 | 0 |
| 一种钒酸铋铁电薄膜电容的制备方法 | 2020-07-15 | 0 |
| 一种汽车发电机整流桥新型支架 | 2022-08-28 | 0 |
| 触控基板及其制备方法、触控显示面板、触控显示装置 | 2021-05-18 | 1 |
| 应用于III-V族衬底的复合栅介质层及其制作方法 | 2021-02-02 | 0 |
| 一种电压保护电路 | 2020-08-11 | 0 |
| SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE | 2021-03-28 | 0 |
| Method of manufacturing semiconductor device | 2022-09-14 | 1 |
| SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE | 2021-07-12 | 0 |
高效检索全球专利专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台，是提供专利分析，专利查询，专利检索等数据服务功能的知识产权数据服务商。
我们的产品包含105个国家的1.26亿组数据，免费查、免费专利分析。
专利汇分析报告产品可以对行业情报数据进行梳理分析，涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度，系统通过AI智能系统对图表进行解读，只需1分钟，一键生成行业专利分析报告。
