技术领域
[0001] 本实用新型总体上涉及集成电路静电放电防护设计技术领域，更具体而言涉及一种静电放电防护电路。
背景技术
[0002] 静电放电(Electronic Static Discharge,ESD)是一种客观存在的自然现象，产生的方式多种，如
接触、摩擦、感应等。特点是长时间积聚、高
电压、低电量、大
电流和作用时间短的特点。静电在日常生活中无处不在，人体和周围就带有很高的静电电压，几千伏甚至几万伏。
[0003] ESD事件带来的瞬时大电流脉冲常常会导致芯片中器件失效。ESD 导致的集成电路失效占有很大的比例。在传统工艺中，由于栅
氧化层的厚度较厚，栅氧化层在ESD冲击下出现过压击穿的问题不是很严峻。然而随着集成电路工艺的不断进步，栅氧化层不断减薄，晶体管的栅极
击穿电压变得越来越小，抵御ESD轰击的能
力变得越来越弱。实用新型内容
[0004] 本实用新型的任务是提供一种静电放电防护电路，所述静电放电防护电路连接在焊盘和内部核心电路之间，包括：主级ESD保护电路，所述主级ESD保护电路与所述焊盘相连，用于提供静电放电电流路径；二级ESD保护电路，所述二级ESD保护电路连接在所述主级ESD保护电路与所述内部核心电路之间，所述二级ESD保护电路包括传输
门，所述传输门的输入端连接至所述主级ESD保护电路，所述传输门的输出端连接至内部核心电路，所述传输门还具有作为控制端的上端和下端；以及ESD 钳位及反馈电路，所述ESD钳位及反馈电路包括ESD钳位电路和第一
反相器，所述ESD钳位电路的电路
节点连接到所述第一反相器的输入端，所述第一反相器在输出端输出反相电压，其中所述电路节点的电压被施加到所述传输门的上端，所述反相电压被施加到所述传输门的下端,其中,当ESD事件来临时,ESD钳位及反馈电路控制所述传输门断开，强制 ESD电流从
指定通路泻放。
[0005] 根据本实用新型的静电放电防护电路既能实现高速高频的应用又能有效的实现ESD保护性能，对人
体模型HBM、机器模型MM，尤其是充电器件模型CDM(Charged Device Model)模式的ESD轰击最为有效。目前已有的ESD保护电路实现方法较为复杂，版图的面积消耗也比较大，而本实用新型的电路实现简单，几乎不用消耗额外的版图面积。
[0006] 在本实用新型的一个优选方案中规定，所述主级ESD保护电路包括：第一
二极管，所述第一二极管的
阴极连接至电源正极电压，并且所述第一二极管的
阳极连接至第一节点；以及第二二极管，所述第二二极管的阴极连接至第一节点，并且所述第二二极管的阳极连接至电源负极电压。
[0007] 当静电放电电压加至焊盘时，不论是正电压或负电压对电源正极电压或电源负极电压放电，均能经由主级ESD保护电路内的第一二极管或第二二极管，利用顺向
偏压提供静电放电电流路径流至ESD钳位及反馈电路进行放电。
[0008] 在本实用新型的一个优选方案中规定，所述焊盘连接至所述第一节点。
[0009] 在本实用新型的一个优选方案中规定，所述传输门包括PMOS晶体管和NMOS晶体管，所述PMOS晶体管和NMOS晶体管并联在第一节点与内部核心电路之间，所述PMOS晶体管的栅极为所述传输门的上端，所述NMOS晶体管的栅极为所述传输门的下端。
[0010] 在芯片正常工作时，传输门导通，由于传输门的导通
电阻可以设计的比传统的
串联电阻小很多，可以保证
信号，尤其是高速高频信号的有效传输。在ESD事件来临时，传输门断开，内部核心电路积聚的静电荷无法通过内部核心电路中晶体管栅极击穿的方式流出焊盘端，同样ESD 电流无法从焊盘端进入内部核心电路，从而保护了CDM，HBM及MM模式下的内部核心电路。
[0011] 在本实用新型的一个优选方案中规定，所述二级ESD保护电路还包括连接在所述传输门的输出端与电源负极电压之间的MOS晶体管。
[0012] 在本实用新型的一个优选方案中规定，ESD钳位及反馈电路包括：串联连接的电阻和电容，所述电阻和电容之间的连接节点为第二节点；第二反相器，所述第二反相器的输入端连接至所述第二节点，所述第二反相器的输出端连接至ESD钳位电路的所述电路节点；以及ESD电流泻放MOS晶体管，所述ESD电流泻放MOS晶体管的栅极连接到所述电路节点，而源极与漏极分别连接至电源正极电压与电源负极电压。
[0013] 在本实用新型的一个优选方案中规定，所述电阻的一端与电源正极电压相连，另一端与所述第二节点相连；所述电容的一端与所述第二节点相连，另一端与所述电源负极电压相连。
[0014] 在本实用新型的一个优选方案中规定，在所述内部核心电路正常工作时，所述电容被充满电，所述第二节点处的电压为高，所述电路节点处的电压为低，所述ESD电流泄放MOS晶体管关断，并且所述传输门模
块导通，信号无损失的传输到所述内部核心电路。
[0015] 在本实用新型的一个优选方案中规定，当ESD事件来临时,所述第二节点处的电压瞬时电压为低，所述电路节点处的电压为高，所述ESD 电流泄放MOS晶体管导通，并且所述传输门模块关断。从而当ESD事件来临时，切断了ESD电荷击穿内部核心电路的栅氧流到焊盘的路径，强制ESD电流通过设计好的ESD泄放路径泄放，从而保护了内部核心电路，此时ESD电流的放电路径为：从焊盘流经二极管再通过VDD电源线流经 ESD电流泄放MOS晶体管最终流到衬底。
附图说明
[0016] 为了进一步阐明本实用新型的各
实施例的以上和其它优点和特征，将参考附图来呈现本实用新型的各实施例的更具体的描述。可以理解，这些附图只描绘本实用新型的典型实施例，因此将不被认为是对其范围的限制。在附图中，为了清楚明了，相同或相应的部件将用相同或类似的标记表示。
[0017] 图1示出根据本实用新型的一个实施例的输入级ESD保护电路的示意图；
[0018] 图2示出根据本实用新型的一个实施例的ESD保护电路200的示意图；
[0019] 图3示出根据本实用新型的一个实施例的ESD保护电路300的示意图。
具体实施方式
[0020] 在以下的描述中，参考各实施例对本实用新型进行描述。然而，本领域的技术人员将认识到可在没有一个或多个特定细节的情况下或者与其它替换和/或附加方法、材料或组件一起实施各实施例。在其它情形中，未示出或未详细描述公知的结构、材料或操作以免使本实用新型的各实施例的诸方面晦涩。类似地，为了解释的目的，阐述了特定数量、材料和配置，以便提供对本实用新型的实施例的全面理解。然而，本实用新型可在没有特定细节的情况下实施。此外，应理解附图中示出的各实施例是说明性表示且不一定按比例绘制。
[0021] 在本
说明书中，对“一个实施例”或“该实施例”的引用意味着结合该实施例描述的特定特征、结构或特性被包括在本实用新型的至少一个实施例中。在本说明书各处中出现的短语“在一个实施例中”并不一定全部指代同一实施例。
[0022] 芯片在封装、运输等过程中，芯片本身会因为摩擦而带电，电荷积聚在衬底中，如果此时与内部核心电路的栅极相连的焊盘接触大地，那么CDM模型的ESD事件则发生。由于CDM模型电压上升时间极短(1ns 以内)，往往ESD电荷还没来得及经过设计好的ESD泄放通路泄放，内部核心电路的MOS管栅极就有可能已经被击穿。
[0023] 图1示出根据本实用新型的一个实施例的输入级ESD保护电路的示意图。如图1所示，该ESD保护电路在焊盘PAD和内部核心电路的栅极之间加入较大的串联电阻101以限制ESD电压对栅极的轰击，提高充电器件模型(Charged Device Model,CDM)下的ESD防护性能。然而，对于高速、高频、高
精度的模拟电路，这种ESD防护电路有很大的局限性，大的串联电阻会导致内部核心电路速度和性能的下降。
[0024] 因此，为了进一步提高输入级ESD保护电路性能，使其针对高速、高频应用，能够在焊盘与内部核心电路的栅极间不外加电阻的前提下，解决ESD的防护问题，尤其在充电器件模型(Charged Device Model, CDM)下保证芯片的ESD性能，本实用新型的实施例进一步提供一种新颖的ESD保护电路，其中焊盘与内部核心电路的MOS管栅极之间不再外加电阻，当芯片正常工作时，信号能无损传输，从而实现高频高速应用；而当ESD事件来临时，焊盘与内部核心电路的MOS管栅极之间能断开，从而强制ESD电流从设计好的ESD泄放通路泄放，因此这种ESD保护电路能应用到高频高速芯片中。
[0025] 图2示出根据本实用新型的一个实施例的ESD保护电路200的示意图。如图2所示，ESD保护电路200包括连接在焊盘210和内部核心电路240之间的主级ESD保护电路220和二级ESD保护电路230以及ESD 钳位及反馈电路。其中VDD为电源正极电压(高电位)，VSS为电源负极电压(低电位)。
[0026] 主级ESD保护电路220包括第一二极管221与第二二极管222。第一二极管221的阴极连接至VDD，并且第一二极管221的阳极连接至第一节点N1。第二二极管222的阴极连接至第一节点N1，并且第二二极管222的阳极连接至VSS。焊盘210连接至第一节点N1。
[0027] 当静电放电电压加至焊盘210时，不论是正电压或负电压对VDD或 VSS放电，均能经由主级ESD保护电路220内的二极管221或222，利用顺向偏压提供静电放电电流路径流至ESD钳位及反馈电路进行放电。
[0028] 为了限制ESD电压对栅极的轰击，本实用新型构想出在焊盘210与内部核心电路240的栅极之间加入二级ESD保护电路230。
[0029] 二级ESD保护电路230为用PMOS晶体管231和NMOS晶体管232组成的传输门模块。PMOS晶体管231和NMOS晶体管232结构对称且并联在第一节点N1与内部核心电路240的栅极之间，它们的漏极和源极是可互换的。传输门的左端为输入端，连接至第一节点N1。传输门的右端为输出端，连接至内部核心电路240的栅极。传输门的上端，即，PMOS 晶体管231的栅极连接至ESD钳位电路节点Np。传输门的下端，即，NMOS 晶体管232的栅极连接至电路节点Np的节点电压Vp的反相电压Vn。利用ESD钳位电路中的节点电压Vp来控制传输门的通断。二级ESD保护电路230还包括连接在传输门输出端与VSS之间的MOS晶体管233，作用是钳位内部核心电路中NMOS管的栅源(栅极-源级)电压，确保在ESD 事件中内部核心电路的NMOS管栅源之间不被击穿。
[0030] 在芯片正常工作时，传输门导通，由于传输门的导通电阻可以设计的比传统的串联电阻小很多，因此可以保证信号，尤其是高速高频信号的有效传输。在ESD事件来临时，传输门断开，内部核心电路积聚的静电荷无法通过内部核心电路中的晶体管栅极击穿的方式流出焊盘端，同样ESD电流无法从焊盘端进入内部核心电路，从而保护了CDM，HBM及 MM模式下内部核心电路。
[0031] ESD钳位及反馈电路250包括ESD钳位电路251和反相器252。ESD 钳位电路251连接在VDD与VSS之间。ESD钳位电路251的节点电压Vp 输出到反相器252的输入端，反相器252在输出端输出反相电压Vn。ESD 钳位电路251的节点电压Vp和反相电压Vn分别施加到传输门的上端和下端。
[0032] ESD钳位及反馈电路250用于钳位ESD电压，及提供反馈电压作为传输门模块的
控制信号，芯片正常工作时反馈信号控制传输门导通，信号正常传输；ESD轰击来临时，反馈信号控制传输门关断，强制ESD电流从设计好的通路泄放。
[0033] 图3示出根据本实用新型的一个实施例的ESD保护电路300的示意图。在图3中进一步详细示出了ESD钳位及反馈电路的电路图。
[0034] 如图3所示，ESD保护电路300包括连接在焊盘310和内部核心电路340之间的主级ESD保护电路320和二级ESD保护电路330以及ESD 钳位及反馈电路。其中VDD为电源正极电压(高电位)，VSS为电源负极电压(低电位)。
[0035] 主级ESD保护电路320包括第一二极管321与第二二极管322。第一二极管321的阴极连接至VDD，并且第一二极管321的阳极连接至第一节点N1。第二二极管322的阴极连接至第一节点N1，并且第二二极管322的阳极连接至VSS。焊盘310连接至第一节点N1。
[0036] 当静电放电电压加至焊盘310时，不论是正电压或负电压对VDD或 VSS放电，均能经由主级ESD保护电路320内的二极管321或322，利用顺向偏压提供静电放电电流路径流至ESD钳位及反馈电路进行放电。
[0037] 为了限制ESD电压对内部核心电路中栅极的轰击，本实用新型构想出在焊盘310与内部核心电路340的栅极之间加入二级ESD保护电路 330。
[0038] 二级ESD保护电路330为用PMOS晶体管331和NMOS晶体管332组成的传输门模块。PMOS晶体管331和NMOS晶体管332彼此并联且结构对称，它们的漏极和源极是可互换的。传输门的左端为输入端，连接至第一节点N1。传输门的右端为输出端，连接至内部核心电路
340的栅极。传输门的上端，即，PMOS晶体管331的栅极连接至ESD钳位电路节点 Np。传输门的下端，即，NMOS晶体管232的栅极连接至反相器355的输出端。利用ESD钳位电路中的ESD钳位电路节点Np处的电压Vp来控制传输门的通断。二级ESD保护电路330还包括连接在传输门输出端与VSS 之间的MOS晶体管333，作用是钳位内部核心电路中NMOS管的栅源(栅极-源级)电压，确保在ESD事件中内部核心电路的NMOS管栅源之间不被击穿。
[0039] ESD钳位及反馈电路350包括串联连接的电阻351和电容352。电阻351和电容352之间的连接节点为第二节点N2，电阻351和电容352 连接在VDD与VSS之间。ESD钳位及反馈电路350包括ESD电流泻放MOS 晶体管354，MOS晶体管354的源极与漏极连接至VDD与VSS。MOS晶体管354的栅极连接到ESD钳位电路节点Np。ESD钳位及反馈电路350还包括反相器353，反相器353的输入端连接到第二节点N2，反相器353 的输出端连接到ESD钳位电路节点Np。反相器355的输入端连接到ESD 钳位电路节点Np，反相器355的输出端连接至传输门的下端。而传输门的上端连接至ESD钳位电路节点Np。
[0040] 电路通常包括两种模式：一、内部核心电路正常工作模式；二、ESD 保护模式，此时内部核心电路不工作。接下来，结合这两种模式描述ESD 保护电路300的工作过程。
[0041] 在内部核心电路正常工作时，由于电容352被充满电，第二节点N2 处的电压V0为高(VDD)，经过反相器353反相后，ESD钳位电路节点 Np的电压为低(VSS)，ESD电流泄放MOS晶体管354关断，此时VDD 与VSS间不会有
漏电流，另外，由于节点Np与传输门模块中的PMOS晶体管331的栅极相连，节点Np的电压Vp被反馈到PMOS晶体管331的栅极，而经过反相器355反相后的电压Vn(此时电压为高)反馈到传输门模块中的NMOS晶体管332的栅极，因此，此时的传输门模块导通，信号可以无损失的传输到内部核心电路。
[0042] 当ESD事件发生时，以CDM模型为例，衬底上积累了负电荷，当焊盘310接地时，焊盘与衬底之间便有了压差，VDD开始对电容C1充电，由于ESD电压上升时间短，而电容充电时间长，第二节点N2处的电压 V0此刻的瞬时电压为低，经过反相器353反相后的电压Vp为高，打开 ESD电流泄放MOS晶体管354，ESD电流即可从ESD电流泄放MOS晶体管 354泄放；另一方面，由于此时的Vp为高，Vn为低，传输门模块关断，切断了ESD电荷击穿内部核心电路的栅氧流到焊盘310的路径，强制ESD 电流通过设计好的ESD泄放路径泄放，从而保护了内部核心电路，此时 ESD电流的放电路径为：从焊盘流经二极管321再通过VDD电源线流经 ESD电流泄放MOS晶体管354最终流到衬底。
[0043] 本实用新型所示的ESD保护电路既能实现高速高频的应用又能有效的实现ESD保护性能，对HBM、MM，尤其是CDM模式的ESD轰击最为有效。目前已有的ESD保护电路实现方法较为复杂，版图的面积消耗也比较大，而本实用新型的电路实现简单，几乎不用消耗额外的版图面积。
[0044] 虽然本实用新型的一些实施方式已经在本
申请文件中予以了描述，但是对本领域技术人员显而易见的是，这些实施方式仅仅是作为示例示出的。本领域技术人员可以想到众多的变型方案、替代方案和改进方案而不超出本实用新型的范围。所附
权利要求书旨在限定本实用新型的范围，并藉此涵盖这些权利要求本身及其等同变换的范围内的方法和结构。
