ＳＯＩ 웨이퍼의 설계 방법 및 제조 방법{METHOD FOR PRODUCING AND METHOD FOR DESIGNING SOI WAFER}

본 발명은, 매입 절연층 상에 SOI층이 형성된 SOI 웨이퍼의 설계 방법 및 제조 방법에 관한 것으로서, 특히, SOI 웨이퍼의 핸들링, 위치 검출, 위치 맞춤 및 자동 초점 맞춤 등의 위치 제어를 SOI 웨이퍼로부터의 반사광을 이용하여 실시하는 디바이스 제작 공정 또는 검사 공정으로 이용하는 SOI 웨이퍼의 설계 방법 및 제조 방법에 관한 것이다.

최근, 다층막 구조를 가지는 반도체 기판으로서 SOI 웨이퍼가 디바이스 제작에 이용되고 있다. 예를 들면, CPU, 로직, 메모리, 또는 MEMS(Micro-Electro-Mechanical-Systems) 관계의 물리 센서, 바이오 센서, RF 디바이스 등의 여러 가지 디바이스가 SOI 웨이퍼를 이용하여 제작되고 있다.

이 SOI 웨이퍼의 제작 방법으로서, 웨이퍼 부착 맞댐법과 SIMOX법이 일반적으로 알려져 있고, 부착 맞댐법 중 하나인 이온 주입 박리법(스마트컷(등록상표) 법으로도 불림)이 특허 문헌 1에 제안되어 있다. 이 방법은, 2매의 실리콘 웨이퍼 중 적어도 일방에 산화막을 형성하고, 일방의 웨이퍼(본드 웨이퍼)의 일주면에 수소 이온, 또는 희가스 이온 중 적어도 한 종류를 주입하고, 웨이퍼 내부에 이온 주입층을 형성시킨 후, 이온 주입한 면과 타방의 실리콘 웨이퍼의 일주면을 산화막을 개입시켜 밀착시키고, 그 후, 300℃~600℃, 혹은 그 이상의 온도의 열처리를 가하여 이온 주입층에서 박리하는 방법이며, ±10 nm 이하의 SOI층 막두께 균일성을 가지는 박막 SOI 웨이퍼를 용이하게 제작할 수 있는 우위성과, 박리한 본드 웨이퍼를 복수회 재이용하여 코스트 저감을 도모할 수 있는 우위성을 가지고 있다.

한편, SIMOX법은, 실리콘 웨이퍼의 내부에 고농도의 산소 이온을 주입하여 산소 이온 주입층을 형성하고, 그 후 1300℃ 정도의 고온으로 아닐 처리를 실시하는 것으로, 실리콘 웨이퍼 중에 매입 산화막(BOX층)을 형성하고, 그 표면측의 층을 SOI층으로서 사용하는 방법이다.

이와 같이 하여 제작된 SOI 웨이퍼를 이용한 디바이스 제작 공정에서는, SOI 웨이퍼 핸들링 시의 웨이퍼 유무의 검출이나, SOI 웨이퍼 상의 패턴 조정을 실시하기 위해서 자동 초점 맞춤 기구에 의해 Z축 방향의 위치 맞춤 등의 위치 제어가 수행되고, 이 위치 제어에서는 광을 SOI 웨이퍼에 조사했을 때의 SOI 웨이퍼 표면으로부터의 반사광을 이용하고 있다.

예를 들면, 포토리소그래피 공정에서는, 노광 전의 SOI 웨이퍼의 위치 맞춤을 위한 자동 초점 맞춤이나, 노광 시의 프로젝션 렌즈와 SOI 웨이퍼 간의 거리 조정에 표면 반사광을 이용한 자동 초점 조정 기능을 사용하고 있다. 또한, 그 외의 각종 공정(예를 들면 검사 공정, 본딩 공정 등)으로의 위치 검출 및 위치 맞춤 등의 위치 제어에 대해서도 마찬가지로 반사광이 이용되고 있다. SOI 웨이퍼의 검사공정에서는, SOI 웨이퍼 표면으로부터의 반사광 강도를 사용하여, 웨이퍼와 프로브로부터의 거리를 일정하게 유지하고, 웨이퍼 상의 위치를 정확하게 위치 결정하여, 그 위치의 검사를 실시하는 것이 가능해진다. 검사로서는, 디바이스 패턴 검사, 결함 검사, 불순물 검사, 대전 검사, 표면 조도 검사, 일함수 검사 등이 있다.

그러나, 상기한 바와 같은 SOI 웨이퍼를 이용한 디바이스 제작 공정이나 검사 공정으로의 반사광을 이용한 SOI 웨이퍼의 위치 제어에 있어서, SOI 웨이퍼면 내의 SOI층 막두께의 변동에 수반하여 조사하는 광의 반사율이 크게 변동함으로써 반사광의 강도에 불균형이 발생해 버려서, 상기한 바와 같은 SOI 웨이퍼의 위치 제어가 정확하게 실시할 수 없다고 하는 문제가 있었다. 또한, 벌크 실리콘(실리콘 단결정) 웨이퍼의 디바이스 제작 공정으로 사용하고 있는 상기한 바와 같은 자동 초점 맞춤을 위한 기구나 위치 맞춤을 위한 기구 등을, SOI 웨이퍼의 디바이스 제작 공정으로 그대로 이용하지 못하고, 별도 준비할 필요가 있었다.

본 발명은 전술한 바와 같은 문제를 감안하여 이루어진 것으로서, SOI 웨이퍼면 내의 SOI층 막두께의 변동에 수반하는 광의 반사율의 변동을 억제하여 SOI 웨이퍼의 위치 제어의 정밀도를 향상할 수 있고, 또한, 벌크 실리콘 웨이퍼의 디바이스 제작 공정이나 검사 공정으로 사용하고 있는 위치 제어를 위한 기구와 공용하여 코스트를 삭감할 수 있는 SOI 웨이퍼의 설계 방법 및 제조 방법을 제공하는 것을 목적으로 한다.

상기 목적을 달성하기 위해서, 본 발명에 의하면, 매입 절연층 상에 SOI층이 형성된 SOI 웨이퍼에 파장 λ의 광을 조사하고, 상기 SOI 웨이퍼로부터의 반사광의 강도에 근거하여 상기 SOI 웨이퍼의 위치 제어를 실시하는 공정을 가지는 디바이스 제작 공정 또는 검사 공정으로 이용하는 SOI 웨이퍼의 설계 방법으로서, 상기 위치 제어를 실시하는 공정으로 이용하는 상기 광의 파장 λ에 따라서, 상기 SOI 웨이퍼의 매입 절연층의 두께를 설계하는 것을 특징으로 하는 SOI 웨이퍼의 설계 방법이 제공된다.

이와 같이, 상기 위치 제어를 실시하는 공정으로 이용하는 상기 광의 파장 λ에 따라서, 상기 SOI 웨이퍼의 매입 절연층의 두께를 설계하면, SOI 웨이퍼의 위치 제어를 실시할 때에, SOI층 막두께의 변동에 수반하는 광의 반사율의 변동을 억제할 수 있어, 위치 제어의 정밀도를 향상할 수 있는 SOI 웨이퍼를 설계할 수 있다. 또한, 반사율을 벌크 실리콘에 대한 반사율과 같게 할 수 있어, 벌크 실리콘 웨이퍼의 디바이스 제작 공정이나 검사 공정으로 사용하고 있는 위치 제어를 위한 기구와 공용하여 디바이스 제작 공정이나 검사 공정에 있어서의 코스트를 삭감할 수 있는 SOI 웨이퍼가 된다.

이때, 상기 SOI 웨이퍼의 매입 절연층의 두께의 설계를, 상기 매입 절연층의 두께를 d, 상기 매입 절연층의 굴절률을 n, 및 A를 임의의 양의 정수로 했을 때, d=(1/2)×(λ／n)×A를 만족하는 두께 d로 설계할 수 있다.

이와 같이, 상기 SOI 웨이퍼의 매입 절연층의 두께의 설계를, 상기 매입 절연층의 두께를 d, 상기 매입 절연층의 굴절률을 n, 및 A를 임의의 정의 정수로 했을 때, d=(1/2)×(λ／n)×A를 만족하는 두께 d로 설계하면, SOI 웨이퍼의 매입 절연층의 두께를, 구체적으로 위치 제어로 이용하는 광의 파장 λ에 따라 설계할 수 있어, SOI 웨이퍼의 위치 제어를 실시할 때에, SOI층 막두께 변동에 수반하는 광의 반사율의 변동을 효과적으로 억제할 수 있는 SOI 웨이퍼를 설계할 수 있다.

또한 이때, 상기 매입 절연층을 실리콘 산화막, 실리콘 질화막, 실리콘 산화 질화막 중 어느 하나, 또는 이것들을 복수 층 적층한 적층 절연층으로 할 수 있다.

이와 같이, 상기 매입 절연층을 실리콘 산화막, 실리콘 질화막, 실리콘 산화 질화막 중 어느 하나, 또는 이것들을 복수 층 적층한 적층 절연층과 여러 가지 절연층을 적용해도, 본 발명에 의해, SOI 웨이퍼의 위치 제어를 실시할 때에 SOI층 막두께 변동에 수반하는 광의 반사율의 변동을 억제할 수 있는 SOI 웨이퍼를 설계할 수 있다.

또한 이때, 상기 SOI 웨이퍼에 조사하는 광으로서, 가시광선을 이용하는 것이 바람직하다.

이와 같이, 상기 SOI 웨이퍼에 조사하는 광으로서, 염가의 가시광선을 이용하면, 디바이스 제작 공정이나 검사 공정의 코스트를 삭감할 수 있으므로 바람직하다.

또한, 본 발명에 의하면, 매입 절연층 상에 SOI층이 형성된 SOI 웨이퍼에 파장 λ의 광을 조사하고, 상기 SOI 웨이퍼로부터의 반사광의 강도에 근거하여 상기 SOI 웨이퍼의 위치 제어를 실시하는 공정을 가지는 디바이스 제작 공정 또는 검사 공정으로 이용하는 SOI 웨이퍼의 제조 방법으로서, 적어도, 제조 후의 SOI 웨이퍼에 행해지는 상기 위치 제어를 실시하는 공정으로 이용하는 상기 광의 파장 λ에 따라서, 상기 SOI 웨이퍼의 매입 절연층의 두께를 설계하는 공정과, 상기 설계한 두께의 매입 절연층 상에 SOI층이 형성된 SOI 웨이퍼를 제작하는 공정을 가지는 것을 특징으로 하는 SOI 웨이퍼의 제조 방법이 제공된다.

이와 같이, 적어도, 제조 후의 SOI 웨이퍼에 행해지는 상기 위치 제어를 실시하는 공정으로 이용하는 상기 광의 파장 λ에 따라서, 상기 SOI 웨이퍼의 매입 절연층의 두께를 설계하는 공정과, 상기 설계한 두께의 매입 절연층 상에 SOI층이 형성된 SOI 웨이퍼를 제작하는 공정을 가지는 제조 방법이면, SOI 웨이퍼의 위치 제어를 실시할 때에, SOI층 막두께의 변동에 수반하는 광의 반사율의 변동을 억제할 수 있어, 위치 제어의 정밀도를 향상할 수 있는 SOI 웨이퍼를 제조할 수 있다. 또한, 반사율을 벌크 실리콘에 대한 반사율과 같게 할 수 있어, 벌크 실리콘 웨이퍼의 디바이스 제작 공정이나 검사 공정으로 사용하고 있는 위치 제어를 위한 기구와 공용하여 디바이스 제작 공정이나 검사 공정에 있어서의 코스트를 삭감할 수 있는 SOI 웨이퍼가 된다.

이때, 상기 SOI 웨이퍼의 매입 절연층의 두께의 설계를, 상기 매입 절연층의 두께를 d, 상기 매입 절연층의 굴절률을 n, 및 A를 임의의 정의 정수로 했을 때, d=(1/2)×(λ／n)×A를 만족하는 두께 d로 설계할 수 있다.

이와 같이, 상기 SOI 웨이퍼의 매입 절연층의 두께의 설계를, 상기 매입 절연층의 두께를 d, 상기 매입 절연층의 굴절률을 n, 및 A를 임의의 정의 정수로 했을 때, d=(1/2)×(λ／n)×A를 만족하는 두께 d로 설계하면, SOI 웨이퍼의 매입 절연층의 두께를, 구체적으로 위치 제어로 이용되는 광의 파장 λ에 따라서 설계할 수 있어, SOI 웨이퍼의 위치 제어를 실시할 때에, SOI층 막두께 변동에 수반하는 광의 반사율의 변동을 효과적으로 억제할 수 있는 SOI 웨이퍼를 제조할 수 있다.

또한 이때, 상기 매입 절연층을 실리콘 산화막, 실리콘 질화막, 실리콘 산화 질화막 중 어느 하나, 또는 이것들을 복수 층 적층한 적층 절연층으로 할 수 있다.

이와 같이, 상기 매입 절연층을 실리콘 산화막, 실리콘 질화막, 실리콘 산화 질화막 중 어느 하나, 또는 이것들을 복수 층 적층한 적층 절연층과 여러 가지 절연층을 적용해도, 본 발명에 의해, 위치 제어를 실시할 때에 SOI층 막두께 변동에 수반하는 광의 반사율의 변동을 억제할 수 있는 SOI 웨이퍼를 제조할 수 있다.

또한 이때, 상기 SOI 웨이퍼에 조사하는 광으로서, 가시광선을 이용하는 것이 바람직하다.

이와 같이, 상기 SOI 웨이퍼에 조사하는 광으로서, 염가의 가시광선을 이용하면, 디바이스 제작 공정이나 검사공정의 코스트를 삭감할 수 있으므로 바람직하다.

본 발명은, SOI 웨이퍼에 파장 λ의 광을 조사하고, 상기 SOI 웨이퍼로부터의 반사광의 강도에 근거하여 상기 SOI 웨이퍼의 위치 제어를 실시하는 공정을 가지는 디바이스 제작 공정 또는 검사 공정으로 이용하는 SOI 웨이퍼의 제조 방법으로서, 적어도, 제조 후의 SOI 웨이퍼에 행해지는 상기 위치 제어를 실시하는 공정으로 이용하는 상기 광의 파장 λ에 따라서, 상기 SOI 웨이퍼의 매입 절연층의 두께를 설계하는 공정과, 상기 설계한 두께의 매입 절연층 상에 SOI층이 형성된 SOI 웨이퍼를 제작하는 공정을 가지므로, SOI 웨이퍼의 위치 검출, 위치 맞춤 및 자동 초점 맞춤 등의 위치 제어를 실시할 때에, SOI층 막두께의 변동에 수반하는 광의 반사율의 변동을 억제할 수 있어, 위치 제어의 정밀도를 향상할 수 있는 SOI 웨이퍼를 제조할 수 있다. 또한, 이와 같이 제조한 SOI 웨이퍼이면, 반사율을 벌크 실리콘에 파장 λ의 광을 조사했을 때의 반사율과 같게 할 수 있어, 벌크 실리콘 웨이퍼의 디바이스 제작 공정이나 검사 공정으로 사용하고 있는 위치 제어를 위한 기구와 공용할 수 있고, 그 결과, 디바이스 제작 공정이나 검사 공정에 있어서의 코스트를 삭감할 수 있다.

도 1은 SOI층 막두께 및 매입 절연층 두께와 반사율과의 관계의 시뮬레이션 결과를 나타내는 도면이다.
도 2는 파장 λ이 633 nm의 광을 조사했을 때의 SOI층 막두께가 2000~4000 nm의 범위에 있어서의 SOI층 막두께 변동에 대한 반사율의 시뮬레이션 결과를 나타낸 도면이다.
도 3은 실시예, 비교예의 결과를 나타낸 도면이다.
도 4는 파장 λ이 633 nm의 광을 조사했을 때의 SOI층 막두께가 4000 nm 이상에 있어서의 SOI층 막두께 변동에 대한 반사율의 시뮬레이션 결과를 나타낸 도면이다.
도 5는 파장 및 SOI층 막두께와 반사율과의 관계의 시뮬레이션 결과를 나타내는 도면이다.
도 6은 본 발명의 SOI 웨이퍼의 설계 방법 및 제조 방법으로 설계, 제조하는 SOI 웨이퍼의 일례를 나타내는 개략도이다.

이하, 본 발명에 대해 실시의 형태를 설명하지만, 본 발명은 이것으로 한정되는 것은 아니다.

종래, SOI 웨이퍼를 이용한 디바이스 제작 공정이나 검사 공정에 있어서의 반사광을 이용한 SOI 웨이퍼의 위치 검출, 위치 맞춤, 자동 초점에 의한 Z축 맞댐 등의 위치 제어를 실시할 때, SOI 웨이퍼면 내의 SOI층 막두께의 변동에 의해서, 조사하는 광의 반사율이 크게 변동함으로써 반사광의 강도에 불균형이 발생하고, 그 결과, SOI 웨이퍼의 위치 제어가 정확하게 실시할 수 없다는 등의 영향을 제공하는 문제가 있었다. 또한, 벌크 실리콘 웨이퍼의 디바이스 제작 공정이나 검사 공정으로 사용하고 있는 상기한 바와 같은 자동 초점 맞춤 기구나 위치 맞춤 기구 등을, SOI 웨이퍼의 디바이스 제작 공정이나 검사 공정으로 그대로 이용하지 못하고, 별도 준비할 필요가 있었다.

그래서, 본 발명자는 이러한 문제를 해결할 수 있도록 열심히 검토를 거듭했다. 그리고, 위치 제어로 이용하는 광의 파장과 매입 절연층의 두께에 주목하고, 이것들을 변화시켰을 때의 SOI층 막두께와 광의 반사율과의 관계에 대한 시뮬레이션을 실시했다.

도 1은 파장 λ이 633 nm의 HeNe 레이저를 매입 절연층의 두께가 다른 SOI 웨이퍼에 조사했을 때의 광의 반사율과 SOI층 막두께와의 관계에 대한 시뮬레이션 결과를 나타내고 있다. 반사율의 변화는 도면 중의 색 농담에 의해 나타내고 있고, 백색에 가까운 것이 반사율이 높은 것을 나타내 보이고 있다. 여기서, 매입 절연층을 실리콘 산화막(BOX막)으로 하고, 그 굴절률을 1.46으로 했다.

도 1의 매입 절연층 두께 및 SOI층 막두께와 반사율과의 관계로부터 알 수 있는 바와 같이, 매입 절연층의 두께가 217 nm, 434 nm 부근에서는, SOI층 막두께의 변동에 대해서, 반사율의 변동이 없어져 있다(반사율을 나타내는 색 변화가 없어져 있다).

또한, 이 반사율은 매입 절연층의 두께가 0의 상태, 즉 벌크 실리콘의 경우의 반사율과 동일하다(도 1의 화살표 참조).

도 2는 두께가 144 nm의 실리콘 산화막을 매입 절연층으로 한 SOI 웨이퍼에 대해, 파장 λ이 633 nm의 HeNe 레이저를 조사했을 때의 2000~4000 nm의 범위에 있어서의 SOI층 막두께 변동에 대한 반사율의 시뮬레이션 결과를 나타낸 것이다.

도 2에 나타낸 바와 같이, SOI층 막두께의 변동으로 반사율이 크게 변화하고 있다. 따라서, SOI 웨이퍼에 대해서 HeNe 레이저를 이용한 위치 제어를 실시할 때, SOI층이 면내에서 막두께 분포를 가지면, 매입 절연층의 두께에 따라서는, SOI층의 면내의 위치에 의해서 반사광의 강도가 너무 약하거나, 혹은 너무 강해지는 불균형이 발생하여, 위치 제어의 오차가 커져 버리는 등의 문제를 일으켜 버린다.

본 발명자는 이러한 결과로부터, SOI 웨이퍼의 위치 제어에 이용하는 광의 파장 λ에 대해서, SOI 웨이퍼의 매입 절연층의 막두께를 적절히 설계한 막두께를 선택하는 것으로, SOI층 막두께가 변동해도 반사율이 변화하지 않게 하는 것이 가능하게 되는 것에 고찰하여, 본 발명을 완성시켰다.

도 6에 본 발명의 SOI 웨이퍼의 설계 방법 및 제조 방법으로 설계, 제조하는 SOI 웨이퍼의 일례의 개략도를 나타낸다. 도 6에 나타낸 바와 같이, SOI 웨이퍼(10)는, 지지 기판이 되는 베이스 웨이퍼(3) 상의 매입 절연층(2) 상에 SOI층(1)이 형성되어 있다.

본 발명의 SOI 웨이퍼의 설계 방법에서는, 파장 λ의 광을 이용하여 행해지는 SOI 웨이퍼의 위치 검출, 위치 맞춤, 초점 맞춤 등의 위치 제어를 실시하는 공정을 가지는 디바이스 제작 공정이나 검사 공정으로 이용하는 SOI 웨이퍼를 설계하기 때문에, 그 광의 파장 λ에 따라 SOI층 막두께의 변동에 수반하는 반사율의 변동을 억제하는 것과 같이 SOI 웨이퍼의 매입 절연층의 두께를 설계한다.

구체적으로는, 매입 절연층의 두께를 d, 매입 절연층의 굴절률을 n, 및 A를 임의의 정의 정수로 했을 때, d=(1/2)×(λ／n)×A를 만족하는 두께 d로 설계할 수 있다.

이와 같이 SOI 웨이퍼의 매입 절연층의 두께를 설계하면, SOI 웨이퍼의 위치 제어를 실시할 때에, SOI층 막두께 변동에 수반하는 광의 반사율의 변동을 억제할 수 있고, 즉 SOI층 막두께 변동에 기인하는 반사광의 강도의 불균형을 억제할 수 있어, SOI 웨이퍼의 위치 검출, 위치 맞춤 및 자동 초점 맞춤 등의 위치 제어의 정밀도를 향상시켜 신뢰성이 있는 위치 제어를 실시할 수 있는 SOI 웨이퍼를 설계할 수 있다.

또한, 이와 같이 하여 설계한 SOI 웨이퍼이면, 반사율을 벌크 실리콘(혹은, SOI 표면에 형성한 막과 동일한 막을 형성한 벌크 실리콘)에 파장 λ의 광을 조사했을 때의 반사율과 같게 할 수 있다. 그 결과, 벌크 실리콘 웨이퍼의 디바이스 제작 공정이나 검사 공정으로 사용하고 있는 자동 초점 맞춤 기구나 위치 맞춤 기구 등의 기구를 그대로 SOI 웨이퍼의 위치 제어로 사용할 수 있어, SOI 웨이퍼의 디바이스 제작 공정이나 검사 공정에 있어서의 코스트를 삭감할 수 있는 SOI 웨이퍼가 된다.

이때, 매입 절연층을 실리콘 산화막, 실리콘 질화막, 실리콘 산화 질화막 중 어느 하나, 또는 이것들을 복수 층 적층한 적층 절연층으로 할 수 있다.

이와 같이, 매입 절연층을 실리콘 산화막에 한정하지 않고, 실리콘 질화막이나 실리콘 산화 질화막으로서도, 그 굴절률을 이용하여 매입 절연층의 두께를 설계하면 좋다.

또한, 매입 절연층이 복수 층 적층한 적층 절연층의 경우에는, 그 적층 절연층의 각각의 층의 매입 절연층의 두께와 굴절률의 곱의 값(d×n)을 모든 층마다 더하여 구한 값이 (1/2)×λ×A를 만족하도록, 각각의 매입 절연층의 두께를 설계하면 좋다. 예를 들면, 적층 절연층이 2층인 경우에는, 제1 매입 절연층의 두께를 d1, 굴절률을 n1, 제2 매입 절연층의 두께를 d2, 굴절률을 n2로 했을 때, d1×n1＋d2×n2=(1/2)×λ×A를 만족하도록 하면 좋다.

이러한 여러 가지 매입 절연층을 적용해도 본 발명에 의해, 디바이스 제작 공정이나 검사 공정에 있어서의 SOI 웨이퍼의 위치 제어를 실시할 때에 SOI층 막두께 변동에 수반하는 광의 반사율의 변동을 억제할 수 있는 SOI 웨이퍼를 설계할 수 있다.

또한, SOI 웨이퍼의 위치 제어에 이용하는 광으로서 염가의 가시광선을 이용하는 것으로서 SOI 웨이퍼를 설계하면, 디바이스 제작 공정이나 검사 공정의 코스트를 삭감 가능한 SOI 웨이퍼가 된다.

다음에, 본 발명의 SOI 웨이퍼의 제조 방법에 대해 설명한다.

우선, 상기한 본 발명의 SOI 웨이퍼의 설계 방법과 같게 하여, 제조 후의 SOI 웨이퍼에 행해지는 SOI 웨이퍼의 위치 제어로 이용하는 광의 파장 λ에 따라서, SOI층 막두께의 변동에 수반하는 반사율의 변동을 억제하는 것과 같이 SOI 웨이퍼의 매입 절연층의 두께를 설계한다.

구체적으로는, 매입 절연층의 두께를 d, 매입 절연층의 굴절률을 n, 및 A를 임의의 정의 정수로 했을 때, d=(1/2)×(λ／n)×A를 만족하는 두께 d로 설계할 수 있다.

그리고, 도 6에 나타내는, 지지 기판이 되는 베이스 웨이퍼(3) 상의 매입 절연층(2) 상에 SOI층(1)이 형성된 SOI 웨이퍼(10)를 제작한다. 이때, 매입 절연층(2)의 두께를 설계한 두께로 한다.

여기서, SOI 웨이퍼(10)의 제작은, 예를 들면, 베이스 웨이퍼(3), 본드 웨이퍼가 되는 2매의 실리콘 단결정 웨이퍼를 준비하고, 적어도 그 일방에 상기 설계한 두께의 매입 절연층(2)을 형성하고, 베이스 웨이퍼(3)와 본드 웨이퍼를 부착시켜 맞대어 본드 웨이퍼를 박막화하는 부착 맞댐법으로 제작할 수 있다.

또한, SOI 웨이퍼(10)의 SOI층(1)을 형성하기 위한 박막화는, 연삭 및 연마에 의해 실시할 수 있고, 혹은 이온 주입 박리법에 의해 수행해도 좋다. 이온 주입 박리법은, 예를 들면 2매의 실리콘 단결정 웨이퍼 중 적어도 일방에 실리콘 산화막을 형성하는 동시에, 일방의 웨이퍼(본드 웨이퍼)의 표면으로부터 수소 이온 또는 희가스 이온의 적어도 일종류를 주입하고, 본드 웨이퍼 내부의 표면 근방에 미소 기포층(봉입층)을 형성시킨 후, 본드 웨이퍼를 이온 주입면 측에서 실리콘 산화막을 개입시켜 타방의 웨이퍼(베이스 웨이퍼)와 밀착시키고, 그 후 열처리(박리 열처리)를 더해 미소 기포층을 벽개면(박리면)으로서 본드 웨이퍼를 박막 상태로 박리하고, 한층 더 열처리(결합 열처리)를 더해 2매의 실리콘 단결정 웨이퍼를 강고하게 결합하여 SOI 웨이퍼로 하는 기술이며, SOI층의 막두께 균일성이 지극히 높은 박막 SOI 웨이퍼가 비교적 용이하게 얻을 수 있다.

그리고, 그 후 제조하는 SOI 웨이퍼에 따라 여러 가지 열처리를 실시해도 좋다.

이와 같이 하여 SOI 웨이퍼를 제조하면, 디바이스 제작 공정이나 검사 공정에 대해 SOI 웨이퍼의 위치 검출, 위치 맞춤, 초점 맞춤 등의 위치 제어를 실시할 때에, SOI층 막두께 변동에 수반하는 광의 반사율의 변동을 억제할 수 있고, 즉 SOI층 막두께 변동에 기인하는 반사광의 강도의 불균형을 억제할 수 있어, SOI 웨이퍼의 위치 제어의 정밀도를 향상해 신뢰성이 있는 위치 제어를 실시할 수 있는 SOI 웨이퍼를 제조할 수 있다.

또한, 이와 같이 하여 제조한 SOI 웨이퍼이면, 반사율을 벌크 실리콘에 파장 λ의 광을 조사했을 때의 반사율과 같게 할 수 있다. 그 결과, 벌크 실리콘 웨이퍼의 디바이스 제작 공정이나 검사 공정으로 사용하고 있는 자동 초점 맞춤 기구나 위치 맞춤 기구 등의 기구를 그대로 SOI 웨이퍼의 위치 제어로 사용할 수 있어, SOI 웨이퍼의 디바이스 제작 공정이나 검사 공정에 있어서의 코스트를 삭감할 수 있는 SOI 웨이퍼가 된다.

이때, 매입 절연층을 실리콘 산화막, 실리콘 질화막, 실리콘 산화 질화막 중 어느 하나, 또는 이것들을 복수 층 적층한 적층 절연층으로 할 수 있다.

이와 같이, 매입 절연층을 실리콘 산화막에 한정하지 않고, 실리콘 질화막이나 실리콘 산화 질화막이라고 해도, 그 굴절률을 이용하여 매입 절연층의 두께를 설계하면 좋다.

또한, 매입 절연층이 복수 층 적층한 적층 절연층의 경우에는, 상기한 바와 같이, 그 적층 절연층의 각각의 층의 매입 절연층의 두께와 굴절률의 곱의 값(d×n)을 모든 층마다 더하여 구한 값이(1/2)×λ×A를 만족하도록, 각각의 매입 절연층의 두께를 설계하면 좋다.

이러한 여러 가지 절연층을 적용해도 본 발명에 의해, SOI 웨이퍼의 위치 제어를 실시할 때에, SOI층 막두께 변동에 수반하는 광의 반사율의 변동을 억제할 수 있는 SOI 웨이퍼를 제조할 수 있다.

또한, SOI 웨이퍼의 위치 제어에 이용하는 광으로서 염가의 가시광선을 이용하는 것으로서 SOI 웨이퍼를 제조하면, 디바이스 제작 공정이나 검사 공정의 코스트를 삭감 가능한 SOI 웨이퍼가 된다. 또한, 디바이스 제작 공정에 대하여, 포토리소그래피용의 감광제가 표면에 도포되어 있는 SOI 웨이퍼의 위치 제어를 실시해도, 조사하는 광이 저에너지의 가시광선이면, 레지스터를 감광해 버리는 것도 없다.

또한, 반대로, 매입 절연층의 두께가 정해져 있는 경우에는, 자동 초점 맞춤, 위치 검출 등으로 사용하는 제어 파장 λ을, d=(1/2)×(λ／n)×A를 만족하는 파장 λ을 선택하여 SOI 웨이퍼의 위치 제어를 실시하면, 상기와 같이, SOI층 막두께 변동에 수반하는 반사율의 변동을 억제할 수 있는 한편, 그 반사율을 벌크 실리콘과 같은 반사율로 할 수 있다.

도 5는, 매입 절연층의 두께가 145 nm의 경우에 있어서의 파장 λ 및 SOI층 막두께와 반사율과의 관계의 시뮬레이션 결과를 나타내는 도면이다. 여기서, 매입 절연층을 실리콘 산화막으로 하고, 그 굴절률 n를 1.46으로서 시뮬레이션 했다. 도 5에 나타낸 바와 같이, d=(1/2)×(λ／n)를 만족하는, 파장 λ이 426 nm의 부근에서 SOI층 막두께 변동에 수반하는 반사율의 변동이 없어져 있는 것을 안다. 즉, 매입 절연층의 두께가 145 nm의 SOI 웨이퍼의 위치 제어에는 파장 λ이 426 nm의 광을 이용하면 좋다.

이상, 상기의 실시 형태에서는 매입 절연층(2)으로서 실리콘 산화막, 실리콘 질화막, 실리콘 산화 질화막을 예시하여 설명했지만, 본 발명에 대해서는, HfO ₂ , ZrO ₂ , La ₂ O ₃ , TiO ₂ 등의 고유전율 재료로 이루어지는 절연막(High-k막)을 적용하는 것도 가능하다.

실시예

이하, 본 발명의 실시예 및 비교예를 나타내어 본 발명을 보다 구체적으로 설명하지만, 본 발명은 이것들로 한정되는 것은 아니다.

(실시예)

디바이스 제작 공정에 대하여, 포토리소그래피를 실시할 때, 노광 전에 SOI 웨이퍼의 위치 맞춤이기 때문에 파장 λ의 광을 이용하여 자동 초점 맞춤을 실시하는 SOI 웨이퍼를 본 발명의 SOI 웨이퍼의 설계 방법 및 제조 방법을 이용하여 설계 및 제조했다. 여기서, 사용하는 광의 파장 λ을 633 nm로 했다. 그리고, 매입 산화막(BOX층)의 두께를 d=(1/2)×(λ／n)×A를 만족하는 217 nm로서 설계 및 제조하고, 제조 후의 SOI 웨이퍼에 파장 λ이 633 nm의 광을 조사했을 때의 광의 반사율에 대해 평가했다.

결과를 도 3에 나타낸다. 도 3에 나타낸 바와 같이, SOI층 막두께 변동에 대한 반사율의 변화는 거의 없고, 일정한 것을 안다. 또한, 이 반사율은 0.35이며, 벌크 실리콘에 파장 λ의 광을 조사했을 때의 반사율과 같다라고 하는 것을 알았다. 이에 대해, 후술하는 비교예에서는, SOI층 막두께 변동에 대해 반사율이 크게 변화하고 있는 것을 안다.

또한, 제조 후의 SOI 웨이퍼에 포토리소그래피를 실시할 때의 자동 초점 맞춤을 실시했는데, 양호한 정밀도로 자동 초점 맞춤을 실시할 수 있었다. 이때, 벌크 실리콘 웨이퍼로 이용하고 있는 자동 초점 맞춤 기구를 그대로 이용할 수 있었다.

이와 같이, 본 발명의 SOI 웨이퍼의 설계 방법 및 제조 방법은, SOI 웨이퍼의 위치 제어를 실시할 때에, SOI층 막두께 변동에 수반하는 광의 반사율의 변동을 억제하여 위치 제어의 정밀도를 향상할 수 있고, 또한 벌크 실리콘 웨이퍼의 디바이스 제작 공정으로 사용하고 있는 위치 제어를 위한 기구와 공용하여 코스트를 삭감할 수 있는 SOI 웨이퍼를 설계 및 제조할 수 있는 것을 확인할 수 있었다.

(비교예)

실시예의 BOX층의 두께 d를, d=(1/2)×(λ／n)×A를 만족하지 않는 두께 144 nm로 하여 SOI 웨이퍼를 제조하여, 실시예와 같은 평가를 실시했다.

결과를 도 3에 나타낸다. 도 3에 나타낸 바와 같이, SOI층 막두께가 2000 nm에서 4000 nm의 범위에서 반사율이 최대로 0.12~0.58까지 변화하고 있는 것을 안다. 또한, 이 반사율은, 벌크 실리콘의 반사율 0.35에 대해±50% 이상의 차이가 있었다.

따라서, 이러한 매입 절연층의 두께가(1/2)×(λ／n)×A를 만족하지 않는 두께의 SOI 웨이퍼에서는, SOI 웨이퍼의 위치 제어를 실시할 때, SOI층이 면내에서 막두께 분포를 가지면, SOI층의 면내의 위치에 의해서 반사율의 변동이 커져, 위치 제어의 오차가 커져 버린다.

또한, 비교예와 동일한 두께의 BOX층을 가지는 SOI 웨이퍼로 SOI층 막두께가 4000 nm 이상에 있어서의 반사율의 결과를 도 4에 나타낸다. 도 4에 나타낸 바와 같이, SOI층 막두께가 7000 nm정도까지 반사율은 ±10% 정도의 변동이 있는 것을 안다. 따라서, 실시예에 있어서의 조건 하에서는, 특히, SOI층 막두께가 7000 nm 정도까지는 본 발명의 설계 방법 및 제조 방법이 매우 유효하다는 것을 안다.

더욱이, 본 발명은 상기 실시 형태로 한정되는 것은 아니다. 상기 실시 형태는 예시이며, 본 발명의 특허청구범위에 기재된 기술적 사상과 실질적으로 동일한 구성을 가지며, 동일한 작용 효과를 상주하는 것은, 어떠한 것이어도 본 발명의 기술적 범위에 포함된다.