压电器件以及压电器件的制造方法专利检索-应变层电子零件及设备专利检索查询-专利查询网

压电器件以及压电器件的制造方法

阅读：772发布：2020-05-08

专利汇可以提供压电器件以及压电器件的制造方法专利检索，专利查询，专利分析的服务。并且压电器件具备：压电体(10)，至少一部分能够进行弯曲振动；上部电极 (22)，配置在压电体(10)的上表面上，其中，该上部电极越远离压电体(10)的上表面，晶格的应变越被缓和；下部电极(21)，配置在压电体(10)的下表面上，其中，该下部电极越远离压电体(10)的下表面，晶格的应变越被缓和；以及支承基板 (40)，配置在压电体(10)的下方，设置有从支承基板(40)的下表面朝向压电体(10)的下表面上的凹部(141)。，下面是压电器件以及压电器件的制造方法专利的具体信息内容。

权利要求

1.一种压电器件，具备：
压电体，至少一部分能够进行弯曲振动；
上部电极，配置在所述压电体的上表面上，其中，该上部电极越远离所述上表面，晶格的应变越被缓和；
下部电极，配置在所述压电体的下表面上，其中，该下部电极越远离所述下表面，晶格的应变越被缓和；以及
支承基板，配置在所述压电体的下方，
设置有从所述支承基板的下表面朝向所述压电体的下表面上的凹部。
2.根据权利要求1所述的压电器件，其中，
具备多层所述压电体，
所述多层具备上层和下层，
所述上部电极配置在所述上层的压电体的上表面上，
所述下部电极配置在所述下层的压电体的下表面上。
3.根据权利要求1或2所述的压电器件，其中，
所述上部电极以及所述下部电极具有至少一种以上的三轴取向组织。
4.根据权利要求1或2所述的压电器件，其中，
所述上部电极以及所述下部电极具有一种三轴取向组织。
5.根据权利要求1至4中的任一项所述的压电器件，其中，
在所述压电体与所述下部电极之间还具备由金属构成的下部密接层。
6.根据权利要求1至5中的任一项所述的压电器件，其中，
在所述压电体与所述上部电极之间还具备由金属构成的上部密接层。
7.根据权利要求1至6中的任一项所述的压电器件，其中，
所述压电体由单晶构成。
8.根据权利要求1至7中的任一项所述的压电器件，其中，
所述压电体由钽酸锂或铌酸锂构成。
9.一种压电器件的制造方法，该压电器件的压电体的至少一部分能够进行弯曲振动，所述压电器件的制造方法包括：
从所述压电体的下表面上对导电物质进行成膜，形成由被成膜的所述导电物质构成的下部电极；
从所述压电体的上表面上对导电物质进行成膜，形成由被成膜的所述导电物质构成的上部电极；
在所述压电体的下方配置支承基板；以及
设置从所述支承基板的下表面朝向所述压电体的下表面上的凹部。
10.根据权利要求9所述的压电器件的制造方法，其中，
所述压电体为多层，
所述多层具备上层和下层，
将所述下部电极形成在所述下层的压电体的下表面上，
将所述上部电极形成在所述上层的压电体的上表面上。
11.根据权利要求9或10所述的压电器件的制造方法，其中，
所述上部电极以及所述下部电极通过使所述导电物质进行外延生长而形成。
12.根据权利要求9至11中的任一项所述的压电器件的制造方法，其中，所述下部电极经由由金属构成的下部密接层而形成在所述压电体的下表面上。
13.根据权利要求9至12中的任一项所述的压电器件的制造方法，其中，所述上部电极经由由金属构成的上部密接层而形成在所述压电体的上表面上。
14.根据权利要求9至13中的任一项所述的压电器件的制造方法，其中，所述压电体由单晶构成。
15.根据权利要求9至14中的任一项所述的压电器件的制造方法，其中，所述压电体由钽酸锂或铌酸锂构成。

说明书全文

压电器件以及压电器件的制造方法

技术领域

[0001] 本发明涉及压电器件以及压电器件的制造方法。

背景技术

[0002] 一直在对用于时钟用振荡器、压电蜂鸣器等的、具有单压电晶片(unimorph)构造、双压电晶片(bimorph)构造的振子进行开发。单压电晶片构造是压电体和非压电体或不被施加电压的压电体的层叠构造。在压电体的上部配置上部电极，在压电体的下部配置下部电极。若使用上部电极以及下部电极对压电体施加电压，则压电体欲在面内方向上进行伸缩。但是，因为非压电体或不被施加电压的压电体不进行伸缩，所以单压电晶片构造进行弯曲振动。双压电晶片构造是两层的压电体的层叠构造。在两层的压电体之间，有时夹着被称为垫片的金属板等弹性板。若对两层的压电体施加电压，则一个压电体在面内方向上伸长，另一个压电体欲在面内方向上收缩，因此两层的压电体作为整体进行弯曲。压电体例如由氮化铝(AlN)以及锆钛酸铅(PZT)等构成(例如，参照专利文献1、2)。压电体例如使用蒸镀法、溅射法、激光烧蚀法、以及化学蒸镀(CVD)法等形成在下部电极上。然后，在压电体上形成上部电极。

[0003] 在先技术文献

[0004] 专利文献

[0005] 专利文献1：日本专利第4404218号公报

[0006] 专利文献2：日本专利第6132022号公报

发明内容

[0007] 发明要解决的课题

[0008] 要求可靠性更高的压电器件。本发明正是鉴于这种情形而完成的，其目的之一在于，提供一种可靠性高的压电器件以及压电器件的制造方法。

[0009] 用于解决课题的技术方案

[0010] 本发明的一个方面涉及的压电器件具备：压电体，至少一部分能够进行弯曲振动；上部电极，配置在压电体的上表面上，其中，该上部电极越远离压电体的上表面，晶格的应变越被缓和；下部电极，配置在压电体的下表面上，其中，该下部电极越远离压电体的下表面，晶格的应变越被缓和；以及支承基板，配置在压电体的下方，设置有从支承基板的下表面朝向压电体的下表面上的凹部。

[0011] 此外，本发明的一个方面涉及的压电体的至少一部分能够进行弯曲振动的压电器件的制造方法包括：从压电体的下表面上对导电物质进行成膜，形成由被成膜的导电物质构成的下部电极；从压电体的上表面上对导电物质进行成膜，形成由被成膜的导电物质构成的上部电极；在压电体的下方配置支承基板；以及设置从支承基板的下表面朝向压电体的下表面上的凹部。

[0012] 发明效果

[0013] 根据本发明，能够提供一种可靠性高的压电器件以及压电器件的制造方法。附图说明

[0014] 图1是示出第一实施方式涉及的压电器件的上方立体图。

[0015] 图2是示出从图1的II-II方向观察的、第一实施方式涉及的压电器件的示意性立体图。

[0016] 图3是示出第一实施方式涉及的压电器件的下方立体图。

[0017] 图4是示出第一实施方式涉及的压电器件的制造方法的示意性剖视图。

[0018] 图5是示出第一实施方式涉及的压电器件的制造方法的示意性剖视图。

[0019] 图6是示出第一实施方式涉及的压电器件的制造方法的示意性剖视图。

[0020] 图7是示出第一实施方式涉及的压电器件的制造方法的示意性剖视图。

[0021] 图8是示出第一实施方式涉及的压电器件的制造方法的示意性剖视图。

[0022] 图9是示出第一实施方式涉及的压电器件的制造方法的示意性剖视图。

[0023] 图10是示出现有技术涉及的压电器件的示意性剖视图。

[0024] 图11是示出第二实施方式涉及的压电器件的示意性剖视图。

[0025] 图12是示出第二实施方式涉及的压电器件的制造方法的示意性剖视图。

[0026] 图13是示出第二实施方式涉及的压电器件的制造方法的示意性剖视图。

[0027] 图14是示出第二实施方式涉及的压电器件的制造方法的示意性剖视图。

[0028] 图15是示出第二实施方式涉及的压电器件的制造方法的示意性剖视图。

[0029] 图16是示出第三实施方式涉及的压电器件的示意性剖视图。

[0030] 图17是示出第三实施方式涉及的压电器件的制造方法的示意性剖视图。

[0031] 图18是示出第三实施方式涉及的压电器件的制造方法的示意性剖视图。

[0032] 图19是示出第三实施方式涉及的压电器件的制造方法的示意性剖视图。

[0033] 图20是示出第三实施方式涉及的压电器件的制造方法的示意性剖视图。

[0034] 图21是示出第三实施方式涉及的压电器件的制造方法的示意性剖视图。

[0035] 图22是示出第四实施方式涉及的压电器件的示意性剖视图。

[0036] 图23是示出第四实施方式涉及的压电器件的制造方法的示意性剖视图。

[0037] 图24是示出第四实施方式涉及的压电器件的制造方法的示意性剖视图。

[0038] 图25是示出第四实施方式涉及的压电器件的制造方法的示意性剖视图。

[0039] 图26是示出第四实施方式涉及的压电器件的制造方法的示意性剖视图。

[0040] 图27是示出第四实施方式涉及的压电器件的制造方法的示意性剖视图。

[0041] 图28是示出第四实施方式涉及的压电器件的制造方法的示意性剖视图。

[0042] 图29是示出第四实施方式涉及的压电器件的制造方法的示意性剖视图。

[0043] 图30是示出第四实施方式涉及的压电器件的制造方法的示意性剖视图。

[0044] 图31是示出第五实施方式涉及的压电器件的示意性剖视图。

具体实施方式

[0045] 以下，参照附图对本发明的实施方式进行说明。在以下的附图的记载中，对于相同或类似的部分，用相同或类似的附图标记进行表示。不过，附图是示意性的。因此，具体的尺寸等应对照以下的说明进行判断。此外，在附图彼此之间，当然也会包含彼此的尺寸的关系、比率不同的部分。

[0046] [第一实施方式]

[0047] 如作为上方立体图的图1、作为从图1的II-II方向观察的示意性剖视图的图2、以及作为下方立体图的图3所示，第一实施方式涉及的压电器件具备：压电体10，至少一部分能够进行弯曲振动；上部电极22，配置在压电体10的上表面上，其中，该上部电极22越远离压电体10的上表面，晶格的应变越被缓和；下部电极21，配置在压电体10的下表面上，其中，该下部电极21越远离压电体10的下表面，晶格的应变越被缓和；以及支承基板40，配置在压电体10的下方。在压电器件设置有从支承基板40的下表面朝向压电体10的下表面上的凹部141。

[0048] 第一实施方式涉及的压电器件也可以还具备配置在压电体10的下表面以及下部电极21的下表面上的非晶质层30。支承基板40也可以配置在非晶质层30的下表面上。

[0049] 压电体10例如由钽酸锂(LT)以及铌酸锂(LN)等单晶构成。关于压电体10，遍及下方有下部电极21的部分和下方没有下部电极21的部分，膜质均匀，在膜内，极化(取向)状态相同。压电体10的上表面以及下表面除了为了取出电极、器件形成等而加工的部分以外，是平坦且平滑的，没有台阶、锥形构造。不过，可允许2μm以下的TTV(Total Thickness Variation，总厚度变化)。

[0050] 下部电极21以及上部电极22例如由铂(Pt)以及金(Au)等导电材料构成。下部电极21以及上部电极22能够对压电体10施加电压。下部电极21以及上部电极22具有至少一种三轴取向组织。由于失配位错，在下部电极21的靠近压电体10的一侧，晶格有应变，下部电极
21越远离压电体10，晶格的应变越被缓和。此外，由于失配位错，在上部电极22的靠近压电体10的一侧，晶格有应变，上部电极22越远离压电体10，晶格的应变越被缓和。因此，下部电极21以及上部电极22的晶体性夹着压电体10对称地变化。

[0051] 第一实施方式涉及的压电器件也可以在压电体10与下部电极21之间具备使压电体10和下部电极21密接的下部密接层。下部密接层例如由钛(Ti)以及铬(Cr)等金属构成。下部密接层的至少一部分也可以氧化。此外，第一实施方式涉及的压电器件也可以在压电体10与上部电极22之间具备使压电体10和上部电极22密接的上部密接层。上部密接层例如由钛(Ti)以及铬(Cr)等金属构成。上部密接层的至少一部分也可以氧化。

[0052] 非晶质层30例如由氧化硅等绝缘材料构成。非晶质层30也可以是隔热材料。下部电极21配置为埋入到非晶质层30。

[0053] 支承基板40是具备处理层(handle layer)41、配置在处理层41上的埋入氧化膜42、以及配置在埋入氧化膜42上的活性层43的绝缘衬底上的硅(SOI)基板。非晶质层30的下表面与SOI基板的活性层43的上表面接合。

[0054] 可以从凹部141的底面142露出埋入氧化膜42，也可以露出活性层43，还可以露出非晶质层30，还可以露出压电体10以及下部电极21。

[0055] 在第一实施方式中，从上方观察，至少上部电极22、压电体10、以及下部电极21重叠的部分作为弯曲振动膜而发挥功能。若从下部电极21以及上部电极22对压电体10施加电压，则压电体10欲在面内方向上进行伸缩，但是至少上部电极22以及下部电极21不进行伸缩，因此弯曲振动膜向上下进行弯曲振动。

[0056] 根据设置在压电器件的凹部141的底面的位置，弯曲振动膜可以还包含非晶质层30的至少一部分。此外，弯曲振动膜可以还包含非晶质层30的至少一部分以及活性层43的至少一部分。或者，弯曲振动膜可以还包含非晶质层30的至少一部分、活性层43的至少一部分以及氧化膜42的至少一部分。优选地，在该弯曲振动膜进行弯曲振动时，弯曲振动膜内的应力中性面存在于压电体10之外。

[0057] 在从凹部141的底面露出了非晶质层30的情况下，非晶质层30的厚度优选设定为：在弯曲振动膜进行弯曲振动时，应力中性面处于非晶质层30内，不处于压电体10内。

[0058] 在从凹部141的底面露出了活性层43的情况下，非晶质层30和活性层43的合计厚度优选设定为：在弯曲振动膜进行弯曲振动时，应力中性面处于非晶质层30或活性层43内，不处于压电体10内。

[0059] 在从凹部141的底面露出了埋入氧化膜42的情况下，非晶质层30、活性层43以及埋入氧化膜42的合计厚度优选设定为：在弯曲振动膜进行弯曲振动时，应力中性面处于非晶质层30、活性层43或埋入氧化膜42内，不处于压电体10内。

[0060] 接着，对第一实施方式涉及的压电器件的制造方法进行说明。

[0061] 如图4所示，准备由例如钽酸锂(LT)以及铌酸锂(LN)等单晶构成的基板状的压电体15，在压电体15的平滑且平坦的下表面上通过异质外延生长对由铂(Pt)以及金(Au)等导电材料构成的导电膜进行成膜。将导电膜图案化为给定的形状，在压电体15的下表面上形成下部电极21。另外，也可以是，在压电体15的下表面上形成由钛(Ti)以及铬(Cr)等金属构成的下部密接层，然后，在下部密接层上对导电膜进行成膜。

[0062] 如图5所示，在压电体15的下表面上以及下部电极21的下表面上形成由二氧化硅(SiO2)等构成的非晶质层30。由此，下部电极21配置在非晶质层30内。然后，对非晶质层30的下表面进行化学机械研磨(CMP)，使非晶质层30的下表面平滑。

[0063] 如图6所示，作为支承基板40，准备具备处理层41、配置在处理层41上的埋入氧化膜42、以及配置在埋入氧化膜42上的活性层43的SOI基板。接着，如图7所示，将SOI基板的活性层43的上表面和非晶质层30的下表面直接接合。然后，如图8所示，将基板状的压电体15从上表面侧进行研磨而薄化，将压电体10做成为膜。压电体10的厚度设定为在施加电压时产生所希望的伸缩。

[0064] 如图9所示，在压电体10的上表面上通过异质外延生长对由铂(Pt)以及金(Au)等导电材料构成的导电膜进行成膜。将导电膜图案化为给定的形状，在压电体10的平滑且平坦的上表面上形成上部电极22。另外，也可以是，在压电体10的上表面上形成由钛(Ti)以及铬(Cr)等金属构成的上部密接层，然后，在上部密接层上对导电膜进行成膜。接着，可选地，也可以将SOI基板的活性层43、非晶质层30以及压电体10的一部分通过蚀刻法等除去而图案化为所希望的形状。例如，也可以设置与除去压电体10的一部分而露出的下部电极21连接的布线。

[0065] 从SOI基板的处理层41的下表面的一部分朝向压电体10的下表面上，通过深层反应性离子蚀刻(Deep RIE)等形成图2所示的凹部141。可以从凹部141的底面142起将SOI基板蚀刻到埋入氧化膜42的下表面露出为止，也可以将SOI基板蚀刻到活性层43的下表面露出为止，还可以将SOI基板蚀刻到非晶质层30露出为止。或者，也可以将SOI基板和非晶质层30蚀刻到压电体10以及下部电极21露出为止。优选将凹部141的深度设定为：在弯曲振动膜进行弯曲振动时，弯曲振动膜内的应力中性面存在于压电体10之外。例如，通过包含以上的工序的制造方法，可得到第一实施方式涉及的压电器件。

[0066] 以往，在制造具备弯曲振动膜的压电器件时，如图10所示，在支承基板240上形成非晶质膜230，在非晶质膜230上通过外延生长形成下部电极221，然后，例如使用蒸镀法、溅射法、激光烧蚀法、以及化学蒸镀(CVD)法等形成由氮化铝(AlN)以及锆钛酸铅(PZT)等构成的压电体210，在压电体210上通过外延生长形成上部电极222，然后，在支承基板240设置凹部341。因此，在下部电极221中，靠近压电体210侧的晶格的应变被缓和，局部应力小，此外，在上部电极222中，远离压电体210侧的晶格的应变被缓和，局部应力小。

[0067] 因此，在图10所示的压电器件中，下部电极221以及上部电极222的晶格的应变夹着压电体210不对称地变化。因而，在图10所示的压电器件中，在能够进行弯曲振动的部分，应力分布变得不对称，容易产生翘曲，振动效率差，此外，容易产生裂纹、界面剥离。此外，在图10所示的压电器件中，若在下部电极221的上表面形成密接层，则此后形成的压电体210的晶体性变差。

[0068] 相对于此，在图1至图3所示的第一实施方式涉及的压电器件中，像上述的那样，下部电极21以及上部电极22的晶格的应变夹着压电体10对称地变化。因而，在第一实施方式涉及的压电器件中，在能够进行弯曲振动的部分，应力分布变得对称，不易产生翘曲，振动效率良好，此外，不易产生裂纹、界面剥离。进而，在第一实施方式涉及的压电器件中，即使在下部电极21与压电体10之间有下部密接层，也不影响压电体10的晶体性。因此，根据第一实施方式，能够提供可靠性高的压电器件以及压电器件的制造方法。

[0069] [第二实施方式]

[0070] 在第二实施方式以后，省略关于与第一实施方式共同的事项的记述，仅对不同点进行说明。特别是，关于基于同样的结构的同样的作用效果，不在每个实施方式中逐次提及。第二实施方式涉及的压电器件如图11所示，支承基板50为硅基板。在第二实施方式涉及的压电器件设置有从支承基板50的下表面朝向压电体10的下表面上的凹部151。从凹部151的底面152露出了非晶质层30。

[0071] 在第二实施方式中也是，若从下部电极21以及上部电极22对压电体10施加电压，则压电体10欲在面内方向上进行伸缩，但是上部电极22、下部电极21、以及非晶质层30不进行伸缩，因此弯曲振动膜向上下进行弯曲振动。非晶质层30的厚度优选设定为：在弯曲振动膜进行弯曲振动时，应力中性面处于非晶质层30内，不处于压电体10内。

[0072] 接着，对第二实施方式涉及的压电器件的制造方法进行说明。

[0073] 与第一实施方式同样地，如图12所示，在基板状的压电体15的下表面上通过异质外延生长形成下部电极21，进而，在压电体15的下表面上以及下部电极21的下表面上形成非晶质层30。此外，作为支承基板50，准备硅基板。接着，如图13所示，将硅基板的上表面和非晶质层30的下表面直接接合。然后，如图14所示，将基板状的压电体15从上表面侧进行研磨而薄化，做成为膜状。

[0074] 如图15所示，在压电体10的上表面上通过异质外延生长形成上部电极22。接着，从硅基板的下表面的一部分朝向压电体10的下方，通过Deep RIE等形成将图11所示的非晶质层30的下表面作为底面152的凹部151。例如，通过包含以上的工序的制造方法，可得到第二实施方式涉及的压电器件。另外，可以在形成非晶质层30时，将非晶质层30的厚度设为此后形成的弯曲振动膜能够进行弯曲振动的厚度，也可以在形成凹部151时，将非晶质层30的厚度设为弯曲振动膜能够进行弯曲振动的厚度。

[0075] [第三实施方式]

[0076] 如图16所示，第三实施方式涉及的压电器件还具备覆盖压电体10的上表面以及上部电极22的支承膜70。作为支承膜70的材料，能够使用多晶硅、氮化硅、以及氮化铝等。在第三实施方式中，支承膜70也构成弯曲振动膜的一部分。像这样，能够将支承膜70配置为覆盖压电体10的上表面，使支承膜70还具有作为针对外部气体的保护膜的功能。

[0077] 在第三实施方式中，若从下部电极21以及上部电极22对压电体10施加电压，则压电体10欲在面内方向上进行伸缩，但是支承膜70、上部电极22、下部电极21、以及非晶质层30不进行伸缩，因此弯曲振动膜向上下进行弯曲振动。支承膜70的厚度优选设定为：在弯曲振动膜进行弯曲振动时，应力中性面处于支承膜70内，不处于压电体10内。

[0078] 接着，对第三实施方式涉及的压电器件的制造方法进行说明。

[0079] 与第一实施方式同样地，如图17所示，在基板状的压电体15的下表面上形成下部电极21，进而，在压电体15的下表面上以及下部电极21的下表面上形成非晶质层30。此外，作为支承基板50而准备硅基板。接着，如图18所示，将硅基板的上表面和非晶质层30的下表面直接接合。然后，如图19所示，将基板状的压电体15从上表面侧进行研磨而薄化，做成为膜状。

[0080] 如图20所示，在压电体10的上表面上形成上部电极22。接着，如图21所示，形成对压电体10的上表面以及上部电极22进行覆盖的支承膜70。可选地，也可以将非晶质层30、压电体10以及支承膜70的一部分通过蚀刻法等除去而图案化为所希望的形状。接着，从硅基板的下表面的一部分朝向压电体10的下方，通过Deep RIE等形成将图16所示的非晶质层30的下表面作为底面152的凹部151。另外，也可以将非晶质层30的一部分也除去，在凹部151的底面使下部电极21以及压电体10的下表面露出。

[0081] 根据第三实施方式涉及的压电器件的制造方法，在支承基板50与非晶质层30的接合、以及压电体10的研磨工序之后形成支承膜70，因此压电器件的制造变得容易。此外，能够根据压电体10的研磨状态，调整支承膜70的厚度。

[0082] [第四实施方式]

[0083] 如图22所示，第四实施方式涉及的压电器件具有与第一实施方式涉及的压电器件同样的结构，但至少处理层41、活性层43、以及压电体10各自在厚度方向上具有偏差。在处理层41的表面设置有凹凸，处理层41的表面的平坦度(TTV：Total Thickness Variation，总厚度变化)例如为0nm以上且2μm以下，优选为0nm以上且1μm以下。在活性层43的表面设置有沿着处理层41的表面的凹凸的凹凸。不过，活性层43的厚度方向的偏差比处理层41的厚度方向的偏差小。因此，活性层43的表面的TTV的值变得比处理层41的表面的TTV的值小。在压电体10的表面设置有沿着处理层41以及活性层43的表面的凹凸的凹凸。不过，压电体10的厚度方向的偏差比活性层43的厚度方向的偏差小。因此，压电体10的表面的TTV的值变得比活性层43的表面的TTV的值小。

[0084] 接着，对第四实施方式涉及的压电器件的制造方法进行说明。

[0085] 如图23所示，准备由硅构成的处理层41，对处理层41的上表面和下表面进行研磨或蚀刻处理以使得TTV成为给定的值，在处理层41的上表面和下表面形成凹凸。例如，在处理层41的直径为4英寸、6英寸、或8英寸的情况下，对处理层41的上表面和下表面进行处理，使得TTV成为0nm以上且2μm以下，优选成为0nm以上且1μm以下。

[0086] 将处理层41热氧化，如图24所示，在处理层41的上表面上形成氧化膜42。按照处理层41表面的凹凸形状，在氧化膜42的表面也形成凹凸形状。然后，如图25所示，将设置了氧化膜42的处理层41和硅基板143通过熔融接合等进行接合。

[0087] 通过研磨机加工、化学的机械研磨(CMP)加工将硅基板143 薄膜化，如图26所示，在氧化膜42上形成活性层43。由此，形成支承基板40，该支承基板40是具备处理层41、配置在处理层41上的埋入氧化膜42、以及配置在埋入氧化膜42上的活性层43的绝缘衬底上的硅(SOI)基板。在将硅基板143薄膜化时，通过将处理层41的下表面作为基准面，从而在活性层43的上表面也形成凹凸形状。不过，活性层43中的TTV的值变得比处理层41中的TTV的值小。

[0088] 与第一实施方式同样地，如图27所示，在基板状的压电体15的下表面上通过异质外延生长形成下部电极21，进而，在压电体15的下表面上以及下部电极21的下表面上形成非晶质层30。

[0089] 如图28所示，将SOI基板的活性层43的上表面和非晶质层30的下表面直接接合。也可以在接合之前，在活性层43的上表面上形成由与非晶质层30相同的材料构成的层或由金属构成的层。

[0090] 如图29所示，将基板状的压电体15从上表面侧进行研磨而薄化，将压电体10做成为膜。此时，通过将处理层41的下表面作为基准面，从而在压电体10的上表面也形成凹凸形状。不过，压电体10中的TTV的值变得小于处理层41中的TTV的值。另外，也可以进行使压电体10的上表面平坦化的处理。

[0091] 与第一实施方式同样地，如图30所示，在压电体10的上表面上形成上部电极22。然后，从SOI基板的处理层41的下表面的一部分朝向压电体10的下表面上，与第一实施方式同样地，通过深层反应性离子蚀刻(Deep RIE)等形成图22所示的凹部141。通过蚀刻形成的凹部141的底面142变得平坦。

[0092] 根据第四实施方式涉及的压电器件的制造方法，能够容易地制造活性层43和压电体10的TTV比处理层41的TTV小的压电器件。因为活性层43和压电体10的TTV小，所以形成的弯曲振动膜的TTV变小，压电器件的特性提高。

[0093] [第五实施方式]

[0094] 在图31所示的第五实施方式涉及的压电器件中，与第四实施方式同样地，处理层41在厚度方向上具有偏差，但是活性层43的上表面变得平坦，压电体10的上表面以及下表面也变得平坦。在制造第五实施方式涉及的压电器件时，与第四实施方式同样地，只要将设置了氧化膜42的处理层41和硅基板143通过熔融接合等进行接合之后，在将硅基板14薄膜化而形成活性层43时，使活性层43的上表面平坦即可。

[0095] 如上所述，本发明的各实施方式涉及的压电器件以及压电器件的制造方法具有基于由上述的任一个或多个的组合构成的以下的例子的结构以及作用效果。

[0096] 本实施方式涉及的压电器件具备：压电体10，至少一部分能够进行弯曲振动；上部电极22，配置在压电体10的上表面上，其中，该上部电极22越远离压电体10的上表面，晶格的应变越被缓和；下部电极21，配置在压电体10的下表面上，其中，该下部电极21越远离压电体10的下表面，晶格的应变越被缓和；以及支承基板40，配置在压电体10的下方。在压电器件设置有从支承基板40的下表面朝向压电体10的下表面上的凹部141。

[0097] 在具有MEMS构造的压电器件中，上部电极22以及下部电极21各自的厚度是在弯曲振动膜中不能忽略的厚度。因此，弯曲振动膜容易受到上部电极22以及下部电极21中的应力分布的影响。但是，在本实施方式涉及的压电器件中，下部电极21以及上部电极22的晶格的应变的程度夹着压电体10而对称地变化。因而，在本实施方式涉及的压电器件中，在能够进行弯曲振动的部分，应力分布变得对称，不易产生翘曲，振动效率良好，此外，不易产生裂纹、界面剥离。

[0098] 也可以是，在上述的压电器件中，具备多层压电体10，多层具备上层和下层，上部电极22配置在上层的压电体的上表面上，下部电极21配置在下层的压电体的下表面上。

[0099] 据此，能够通过双压电晶片构造在弯曲振动中得到大的位移。

[0100] 也可以是，在上述的压电器件中，上部电极22以及下部电极21具有至少一种以上的三轴取向组织。也可以是，在上述的压电器件中，上部电极22以及下部电极21具有一种三轴取向组织。

[0101] 据此，压电器件的性能提高。在上部电极22以及下部电极21具有一种三轴取向组织的情况下，耐功率性提高。

[0102] 也可以是，在上述的压电器件中，压电体10由单晶构成。也可以是，压电体10由钽酸锂或铌酸锂构成。

[0103] 据此，因为压电体10为单晶，所以极化状态相同，在压电体10没有晶界，因此在压电体10不易产生应力分布，不易产生裂纹、泄漏。

[0104] 此外，本实施方式涉及的压电体的至少一部分能够进行弯曲振动的压电器件的制造方法包括：从压电体15的下表面上对导电物质进行成膜，形成由被成膜的导电物质构成的下部电极21；从压电体10的上表面上对导电物质进行成膜，形成由被成膜的导电物质构成的上部电极22；在压电体10的下方配置支承基板40；以及设置从支承基板40的下表面朝向压电体10的下表面上的凹部141。

[0105] 在通过本实施方式涉及的制造方法制造的压电器件中，下部电极21以及上部电极22的晶体性夹着压电体10对称地变化。因而，在通过本实施方式涉及的制造方法制造的压电器件中，在能够进行弯曲振动的部分，应力分布变得对称，不易产生翘曲，振动效率良好，此外，不易产生裂纹、界面剥离。

[0106] 也可以是，在上述的压电器件的制造方法中，压电体10为多层，多层具备上层和下层，将下部电极21形成在下层的压电体的下表面上，将上部电极22形成在上层的压电体的上表面上。

[0107] 据此，可制造具有双压电晶片构造的压电器件，因此在制造的压电器件的弯曲振动中能够得到大的位移。

[0108] 也可以是，在上述的压电器件的制造方法中，上部电极22以及下部电极21通过使导电物质外延生长而形成。

[0109] 据此，上部电极22以及下部电极21的晶格的应变变得对称并且良好，压电器件的性能提高。

[0110] 也可以是，在上述的压电器件的制造方法中，下部电极21经由由金属构成的下部密接层而形成在压电体15的下表面上。

[0111] 据此，在制造的压电器件中，压电体10与下部电极21的密接性提高，压电器件的可靠性提高。

[0112] 也可以是，在上述的压电器件的制造方法中，上部电极22经由由金属构成的上部密接层而形成在压电体10的上表面上。

[0113] 据此，在制造的压电器件中，压电体10与上部电极22的密接性提高，压电器件的可靠性提高。

[0114] 也可以是，在上述的压电器件的制造方法中，压电体15由单晶构成。此外，也可以是，压电体15由钽酸锂或铌酸锂构成。

[0115] 据此，在制造的压电器件中，因为压电体10为单晶，所以无需在形成了上部电极22以及下部电极21之后进行压电体15的极化处理，在压电体10没有晶界，因此在压电体10不易产生应力，不易产生裂纹、泄漏。

[0116] 另外，以上说明的各实施方式用于使本发明容易理解，并非用于对本发明进行限定解释。本发明能够在不脱离其主旨的情况下进行变更/改良，并且本发明还包含其等价物。即，本领域技术人员对各实施方式适当地施加了设计变更的实施方式，只要具备本发明的特征，就也包含于本发明的范围。例如，各实施方式具备的各要素及其配置、材料、条件、形状、尺寸等并非限定于例示的内容，能够适当地进行变更。此外，各实施方式为例示，能够进行在不同的实施方式中示出的结构的部分置换或组合，这是不言而喻的，只要包含本发明的特征，这些就也包含于本发明的范围。

[0117] 附图标记说明

[0118] 10、15：压电体，21：下部电极，22：上部电极，30：非晶质层，40：支承基板，41：处理层，42：氧化膜，43：活性层，50：支承基板，70：支承膜，141：凹部，142：底面，151：凹部，152：底面，210：压电体，221：下部电极，222：上部电极，230：非晶质膜，240：支承基板，341：凹部。

标题	发布/更新时间	阅读量
一种基于岩心残余应力水平预测水力裂缝复杂性的方法	2020-05-08	978
基于有限元分析的筒仓中稻谷重量的测量方法	2020-05-08	209
安全过载索	2020-05-08	820
不同埋深、不同构造应力下跨断层隧巷道的力学行为特征模拟测试装置及测试方法	2020-05-08	32
一种沥青路面结构层最佳模量组合确定方法	2020-05-08	722
充气轮胎	2020-05-11	104
量程与灵敏度可调的柔性压阻式压力传感器	2020-05-08	993
压电器件以及压电器件的制造方法	2020-05-08	772
高应变法基桩检测导向装置	2020-05-08	160
一种高效力学试验应变片焊接装置	2020-05-08	302

压电器件以及压电器件的制造方法

压电器件以及压电器件的制造方法

技术领域

背景技术

发明内容

具体实施方式

该功能需要专业版企业版VIP权限，您可以：