用于驱动目标开关的驱动电路
阅读：373发布：2024-01-09
专利汇可以提供用于驱动目标开关的驱动电路专利检索，专利查询，专利分析的服务。并且在控制 电路 中，控制 开关 在负 电压 源与基准电压发生器之间电连接。驱动 控制器 将放电开关和控制开关从断开状态切换至接通状态，以由此将第一负 输出电压 供给至目标开关的主控制 端子 。根据由基准电压发生器产生的基准电压，驱动控制器将放电开关和控制开关从接通状态切换至断开状态，以由此将供给至目标开关的主控制端子的第一负电压改变为第二负电压。第二负电压高于第一负电压。，下面是用于驱动目标开关的驱动电路专利的具体信息内容。
1.一种驱动电路，用于接通或断开目标开关，所述目标开关具有带有电压的第一主端子和第二主端子、以及主控制端子，所述驱动电路包括：
负电压源，所述负电压源构造成输出小于所述第二主端子处的所述电压的第一负电压；
放电开关，所述放电开关被电连接在所述主控制端子与所述负电压源之间；
基准电压发生器，所述基准电压发生器连接至所述第二主端子，并且构造成根据所述第二主端子处的所述电压产生基准电压，所述基准电压高于所述负电压源的所述第一负电压并且低于所述第二主端子处的所述电压；
控制开关，所述控制开关被电连接在所述负电压源与所述基准电压发生器之间；以及驱动控制器，所述驱动控制器构造成：
将所述放电开关及所述控制开关从断开状态切换至接通状态，以由此将所述第一负电压供给至所述目标开关的所述主控制端子；并且
根据由所述基准电压发生器产生的所述基准电压，将所述放电开关和所述控制开关从所述接通状态切换至所述断开状态，以由此将供给至所述目标开关的所述主控制端子的所述第一负电压改变为第二负电压，所述第二负电压比所述第一负电压更正。
2.如权利要求1所述的驱动电路，其特征在于，所述驱动电路还包括：
正电压源，所述正电压源具有高于所述目标开关的阈电压的正输出电压；
充电开关，所述充电开关被电连接在所述主控制端子与所述正电压源之间；以及供电开关，所述供电开关具有第一副端子、第二副端子以及副控制端子，其中，所述第一副端子电连接至所述正电压源，所述第二副端子电连接至所述主控制端子，所述供电开关布置成将由所述基准电压产生器产生的所述基准电压供给至所述供电开关的所述副控制端子。
3.如权利要求2所述的驱动电路，其特征在于，
所述供电开关包括NPN双极晶体管，所述NPN双极晶体管具有：
作为所述第一副端子的集电极；
作为所述第二副端子的发射极；以及
作为所述副控制端子的基极。
4.如权利要求2所述的驱动电路，其特征在于，
所述控制开关具有连接至所述负电压源的第一端子以及连接至所述基准电压发生器的第二端子，
所述基准电压发生器包括：
二极管，所述二极管具有阳极和阴极，所述阴极电连接至所述第二主端子，所述阳极电连接至所述控制开关的所述第二端子；以及
电阻，所述电阻具有相反的第一端部和第二端部，所述电阻的所述第一端部电连接至所述二极管的所述阳极及所述副控制端子，所述电阻的所述第二端部电连接至所述正电压源。
5.如权利要求2所述的驱动电路，其特征在于，
所述供电开关包括N沟道MOSFET，所述N沟道MOSFET具有：
作为所述第一副端子的漏极；
作为所述第二副端子的源极；以及
作为所述副控制端子的栅极。
6.如权利要求2所述的驱动电路，其特征在于，
所述基准电压发生器具有第一连接端子和第二连接端子，所述第一连接端子电连接至所述第二主端子，所述基准电压发生器构造成产生比所述负电压源的所述第一负电压更正的基准电压。
7.如权利要求2所述的驱动电路，其特征在于，
所述控制开关具有连接至所述负电压源的第一端子以及连接至所述基准电压发生器的第二端子，
所述基准电压发生器包括：
第一电阻，所述第一电阻具有相反的第一端部和第二端部，所述第一电阻的所述第一端部连接至所述第二主端子，所述第一电阻的所述第二端部连接至所述控制开关的所述第二端部；
二极管，所述二极管具有阳极和阴极，所述阳极连接至所述第一电阻的所述第二端部，所述阴极连接至所述副控制端子；以及
第二电阻，所述第二电阻被电连接在所述副控制端子与所述第二副端子之间。
8.如权利要求2所述的驱动电路，其特征在于，
所述控制开关具有连接至所述负电压源的第一端子以及连接至所述基准电压发生器的第二端子，
所述基准电压发生器包括：
第一电阻，所述第一电阻具有相反的第一端部和第二端部，所述第一电阻的所述第一端部连接至所述第二主端子，所述第一电阻的所述第二端部连接至所述控制开关的所述第二端部；
齐纳二极管，所述齐纳二极管具有阳极和阴极，所述阳极连接至所述副控制端子，所述阴极连接至所述第一电阻的所述第二端部；以及
第二电阻，所述第二电阻在所述副控制端子与所述第二副端子之间电连接。
9.如权利要求2所述的驱动电路，其特征在于，
所述控制开关具有连接至所述负电压源的第一端子以及连接至所述基准电压发生器的第二端子，
所述基准电压发生器包括：
电阻，所述电阻具有相反的第一端部和第二端部，所述电阻的所述第一端部连接至所述第二主端子，所述电阻的所述第二端部连接至所述控制开关的所述第二端部；以及放大器，所述放大器具有非逆变输入端子、逆变输入端子以及输出端子，所述放大器的所述非逆变输入端子连接至所述电阻的所述第二端部，所述放大器的所述逆变输入端子连接至所述第二副端子，并且所述放大器的所述输出端子连接至所述副控制端子。
10.如权利要求2至9中任一项所述的驱动电路，其特征在于，所述驱动电路还包括：
保护二极管，所述保护二极管具有阳极和阴极，所述保护二极管的所述阳极连接至所述第二副端子，所述保护二极管的所述阴极连接至所述主控制端子。
11.如权利要求2所述的驱动电路，其特征在于，
所述供电开关包括具有阳极和阴极的二极管，所述阳极连接至所述第二副端子，所述阴极连接至所述主控制端子。
12.如权利要求2至10中任一项所述的驱动电路，其特征在于，所述驱动控制器构造成：
将所述供电开关从断开状态切换至接通状态；
在所述供电开关从所述断开状态切换至所述接通状态后，将所述放电开关从所述断开状态切换至所述接通状态；
将所述放电开关从所述接通状态切换至所述断开状态；并且
在所述放电开关从所述接通状态切换至所述断开状态后，将所述供电开关从所述接通状态切换至所述断开状态。
13.如权利要求1至12中任一项所述的驱动电路，其特征在于，所述驱动电路还包括：
非保持电路，所述非保持电路构造成自所述目标开关从所述接通状态切换至所述断开状态开始，在所述目标开关已经从所述接通状态切换至所述断开状态的时间段的至少一部分内电连接在所述主控制端子与所述第二主端子之间。
14.如权利要求13所述的驱动电路，其特征在于，
所述非保持电路包括串联电路，所述串联电路包括：
具有阳极和阴极的非保持电阻和非保持二极管中的一个；以及
非保持开关，所述非保持开关在所述主控制端子与所述第二主端子之间串联地连接至所述非保持二极管和所述非保持电阻中的至少一个，若所述非保持二极管串联地连接至所述非保持电路，则所述阳极连接至所述主控制端子，所述阴极连接至所述第二主端子。
15.如权利要求2至10中任一项所述的驱动电路，其特征在于，
所述基准电压发生器称为第一基准电压发生器，并且由所述第一基准电压发生器产生的所述基准电压称为第一基准电压，
所述驱动电路还包括：
第二基准电压发生器，所述第二基准电压发生器具有第一端子和第二端子，所述第二基准电压发生器的所述第一端子电连接至所述第二主端子，所述第二基准电压发生器构造成根据所述第二主端子处的所述电压产生低于所述阈电压的第二基准电压；
第一非保持开关，所述第一非保持开关被电连接在所述正电压源与所述第二基准电压发生器的所述第二端子之间；以及
第二非保持开关，所述第二非保持开关包括具有发射极、集电极和基极的PNP双极晶体管，所述发射极电连接至所述主控制端子，所述集电极电连接至所述负电压源，所述基极电连接至所述第二基准电压发生器的所述第二端子。
用于驱动目标开关的驱动电路
技术领域
[0001] 本发明涉及一种用于驱动目标开关的驱动电路。
背景技术
[0002] 存在诸如MOSFET或IGBT这样的分别具有第一主端子、第二主端子和主控制端子的开关。当主控制端子相对于第二主端子的电位差等于或高于阈电压时，接通上述开关，开关的接通状态使得电流在第一主端子与第二主端子之间流动。相反地，当主控制端子相对于第二主端子的电位差低于阈电压时，断开上述开关，开关的断开状态防止电流在第一主端子与第二主端子之间流动。
[0003] 上述开关具有形成在第一主端子与主控制端子之间的反馈电容。当开关处于断开状态时，电荷经由该反馈电容被供给至主控制端子。这可能会使主控制端子相对于第二主端子的电位差等于或高于阈电压。因此，这可能会使开关自接通，尽管开关应当维持在断开状态，但开关的自接通将致使该开关从断开状态错误地切换至接通状态。
[0004] 为了解决上述问题，PCT国际公开第2016/030954号公开了一种驱动电路，该驱动电路将负电压施加至目标开关的主控制端子，以由此减少开关的自接通的发生。具体而言，所公开的专利文献中的驱动电路包括分别作为N沟道MOSFET的第一开关及第二开关、以及作为P沟道MOSFET的第三开关。上述驱动电路还包括输出诸如-15V这样的第一负电压的第一负电压源、输出诸如-5V这样的高于上述第一负电压的第二负电压的第二负电压源。应当注意的是，在本说明书中，“低于”是指在施加至负电压时“更负”，“高于”是指少负或更正。
[0005] 上述电路构造成将第一负电压和第二负电压选择性地施加至目标开关的主控制端子，以由此防止目标开关的自接通。上述构造旨在减缓由于较大的电压持续地施加至目标开关的主控制端子而引起的目标开关的劣化。
[0006] 以下进一步描述所公开的专利文献中所述的驱动电路。第一开关的源极连接至第一负电压源，并且第一开关的漏极连接至目标开关的主控制端子。第二开关的漏极连接至目标开关的主控制端子，并且第二开关的源极连接至第三开关的漏极。第三开关的源极连接至第二负电压源。当第一开关处于接通状态时，第三开关的本征二极管防止第一负电压源与第二负电压源之间的干扰。
发明内容
[0007] 所公开的专利文献中所述的驱动电路主要包括第一至第三开关以及第一和第二负电压源，以用于在第一负电压与第二负电压之间切换并防止它们之间的干扰。所公开的专利文献中所述的驱动电路需要对第一至第三开关中的每个开关的接通与断开的切换操作进行控制。这可能会使驱动电路具有许多部件并且具有复杂的控制构造。
[0008] 从这一观点来看，本发明的一方面寻求提供一种用于驱动目标开关的驱动电路，每个驱动电路能够解决如上所述的问题。
[0009] 具体而言，本发明的替代方面旨在提供这样一种驱动电路，每个上述驱动电路被设计成具有更少数量的部件和更简单的构造。
[0010] 根据本发明的示例性方面，提供一种用于接通或断开目标开关的驱动电路，该目标开关具有带有规定的电压的第一主端子及第二主端子、以及主控制端子。驱动电路包括：负电压源，该负电压源构造成输出低于第二主端子的规定的电压的第一负电压；放电开关，该放电开关被电连接在主控制端子与负电压源之间；以及基准电压发生器，该基准电压发生器连接至第二主端子，并且构造成根据第二主端子的规定的电压来产生高于负电压源的第一负电压且低于第二主端子的规定的电压的基准电压。驱动电路还包括控制开关和驱动控制器，其中，该控制开关被电连接在负电压源与基准电压发生器之间。驱动控制器构造成：将放电开关和控制开关从断开状态切换至接通状态以由此将第一负电压供给至目标开关的主控制端子；并且根据由基准电压发生器产生的基准电压，将放电开关和控制开关从接通状态切换至断开状态以由此将供给至目标开关的主控制端子的第一负电压改变为第二负电压。第二负电压高于第一负电压。
[0011] 根据示例性方面的驱动电路具有放电开关和控制开关、负电压源以及基准电压发生器的更简单的结构，并且该驱动电路能够根据上述更简单的结构，可切换地将第一负电压和第二负电压中的一个施加至目标开关的主控制端子。
[0012] 具体而言，基于上述更简单的结构，上述构造无需使用不同的负电压源和元件，使负输出电压和基准电压中的一个能够可选择地施加至目标开关的主控制端子，以防止不同负电压源之间的干扰。因此，驱动电路具有更少数量的部件、更简单的构造以及执行将负电压可选择地施加至目标开关的主控制端子所需要的更简单的控制过程。附图说明
[0013] 参照附图，本发明的其它方面将从实施例的以下说明中变得明确，其中：
[0014] 图1是示意性地表示根据本发明的第一实施方式的、用于旋转电机的控制系统的总体结构的示例的电路图；
[0015] 图2是示意性地表示用于图1所示的每个开关的驱动电路的结构的示例的电路图；
[0016] 图3A至3E是示意性地表示根据第一实施方式的目标开关的驱动例程的联合时序图；
[0017] 图4是示意性地表示用于根据第一实施方式的第一变形例的每个开关的驱动电路的结构的示例的电路图；
[0018] 图5是示意性地表示用于根据第一实施方式的第二变形例的每个开关的驱动电路的结构的示例的电路图；
[0019] 图6A至6E是示意性地表示根据第一实施方式的第二变形例的目标开关的驱动例程的联合时序图；
[0020] 图7是示意性地表示用于本发明的第二实施方式的每个开关的驱动电路的结构的示例的电路图；
[0021] 图8是示意性地表示用于本发明的第三实施方式的每个开关的驱动电路的结构的示例的电路图；
[0022] 图9是示意性地表示用于本发明的第四实施方式的每个开关的驱动电路的结构的示例的电路图；
[0023] 图10是示意性地表示用于本发明的第五实施方式的每个开关的驱动电路的结构的示例的电路图；
[0024] 图11是示意性地表示用于本发明的第六实施方式的每个开关的驱动电路的结构的示例的电路图；
[0025] 图12是示意性地表示用于本发明的第七实施方式的每个开关的驱动电路的结构的示例的电路图；
[0026] 图13是示意性地表示用于本发明的第八实施方式的每个开关的驱动电路的结构的示例的电路图；
[0027] 图14A至14F是示意性地表示根据第八实施方式的目标开关的驱动例程的联合时序图；
[0028] 图15是示意性地表示用于根据第八实施方式的第一变形例的每个开关的驱动电路的结构的示例的电路图；
[0029] 图16是示意性地表示用于本发明的第九实施方式的每个开关的驱动电路的结构的示例的电路图；
[0030] 图17A至17F是示意性地表示根据第九实施方式的目标开关的驱动例程的联合时序图；
[0031] 图18是示意性地表示用于本发明的第十实施方式的每个开关的驱动电路的结构的示例的电路图；
[0032] 图19A至19H是示意性地表示根据第十实施方式的目标开关的驱动例程的联合时序图；
[0033] 图20是示意性地表示用于本发明的第十一实施方式的每个开关的驱动电路的结构的示例的电路图；以及
[0034] 图21是示意性地表示用于根据第二实施方式的变形例的每个开关的驱动电路的结构的示例的电路图。
具体实施方式
[0035] 下面参照附图来描述本发明的各实施方式。在各实施方式中，省略或简化了各实施方式之间分配有相同的附图标记的相同的部分，以避免重复描述。
[0036] 第一实施方式
[0037] 下面，参照图1至图6来描述本发明的第一实施方式。第一实施方式构造成使根据本发明的驱动电路Dr应用在用于电动发电机30的控制系统CS中。
[0038] 参照图1，控制系统CS包括起到直流(DC)电源作用的电池10、逆变器20、电动发电机30、驱动电路Dr以及控制器100。
[0039] 电动发电机30经由逆变器20电连接至电池10。第一实施方式采用永磁同步三相电动发电机作为电动发电机30。具体而言，电动发电机30包括具有永磁体的转子以及具有定子芯和三相定子线圈31的定子。具体而言，上述电动发电机30能够根据转子的永磁体与由定子的三相定子线圈31产生的旋转磁场之间的磁相互作用，使具有永磁体的转子旋转。每个三相定子线圈31具有反向的第一端部和第二端部。定子能够构造成使每个三相定子线圈31以集中或分布的构造卷绕于定子芯及其周围。
[0040] 控制系统CS还包括与电池10并联地连接的平滑电容器11。
[0041] 逆变器10包括三(UVW)相的上臂及下臂开关SW，每个开关SW起到例如目标开关的作用。
[0042] 用于U相的上臂及下臂开关SW彼此串联地连接。类似地，用于V相的上臂及下臂开关SW彼此串联地连接，用于W相的上臂及下臂开关SW彼此串联地连接。
[0043] 用于U相的上臂及下臂开关SW之间的连接点被连接至U相定子线圈31的第一端部。类似地，用于V相的上臂及下臂开关SW之间的连接点被连接至V相定子线圈31的第一端部，并且用于W相的上臂及下臂开关SW之间的连接点被连接至W相定子线圈31的第一端部。U相、V相以及W相的线圈31的第二端部以例如星形构造连接至共用联接点、即中性点。
[0044] 第一实施方式采用以硅或碳化硅设备为示例的压控的半导体开关，作为各个开关SW。具体而言，第一实施方式采用硅或碳化硅N沟道MOSFET(金属-氧化物半导体场效应晶体管)，作为各个开关SW。每个开关SW的漏极起到例如第一主端子的作用，每个开关SW的源极起到例如第二主端子的作用，并且每个开关SW的栅极起到例如主控制端子的作用。每个开关SW包括整合在该开关SW内的本征二极管FD，使得该本征二极管FD的阴极连接至漏极，而该本征二极管FD的阳极连接至源极。每个开关SW能够包括与该开关SW反向并联连接的回扫二极管(flyback diode)、即续流二极管。
[0046] 控制器100致使每个驱动电路Dr交替地接通用于每个相的上臂及下臂开关SW，由此将电动发电机30的、诸如转矩这样的受控变量控制为指令值或要求值。
[0047] 具体而言，控制器100周期性地产生作为用于每个开关SW的驱动信号G的接通指令或断开指令，并且将上述接通指令或断开指令周期性地发送至对应的开关SW的每个驱动电路Dr，接通指令具有逻辑高电平(H)并且指示每个驱动电路Dr接通对应的开关SW，断开指令具有逻辑低电平(L)并且指示每个驱动电路Dr断开对应的开关SW。
[0048] 接着，以下参照图2对用于对应的开关SW的每个驱动电路Dr的结构的示例进行描述。用于各个开关SW的驱动电路Dr基本具有共同结构。为此，后文描述用于U相上臂开关SW的驱动电路Dr的结构，作为典型示例，该U相上臂开关将被简称为目标开关SW。
[0049] 应当注意，在图2中，目标开关SW具有：与该目标开关SW的输入能力相关的等效栅极电容13；以及形成在该目标开关SW的第二主端子与主控制端子之间的反馈电容14。
[0050] 参照图2，驱动电路Dr包括正电压源40、负电压源41、驱动控制器50、起到充电开关的作用的第一开关T1以及起到放电开关的作用的第二开关T2。第一实施方式采用P沟道MOSFET作为第一开关T1，并且采用N沟道MOSFET作为第二开关T2。根据第一实施方式的目标开关SW在源极处的电位被设置成0伏特(V)。大于0V的正电压源40的输出电压将被称为Vp，并且小于0V的作为负电压源41的输出电压的第一负电压将被称为Vn1。
[0051] 正电压源40连接至第一开关T1的源极，并且目标开关SW的栅极连接至第一开关T1的漏极。第二开关T2的漏极连接至目标开关SW的栅极，并且负电压源41连接至第二开关T2的源极。
[0052] 驱动电路Dr还包括起到例如控制开关的作用的第三开关T3、起到例如供电开关的作用的第四开关T4以及基准电压发生器Z1。第一实施方式采用N沟道MOSFET作为第三开关T3，并且采用NPN晶体管作为第四开关T4。第四开关T4的集电极起到例如第一副端子的作用，第四开关T4的发射极起到例如第二副端子的作用，并且第四开关T4的基极起到例如副控制端子的作用。
[0053] 正电压源40连接至第四开关T4的集电极，并且目标开关SW的栅极连接至第四开关T4的发射极。基准电压发生器Z1具有相反的第一连接端子和第二连接端子，并且目标开关SW的源极连接至基准电压发生器Z1的第一连接端子。第四开关T4的基极和第三开关T3的漏极连接至基准电压发生器Z1的第二连接端子。
[0054] 第四开关T4起到例如根据第一实施方式的供电开关的作用。
[0055] 基准电压发生器Z1构造成根据供给至第一连接端子的电压来产生供给至第四开关T4的基极的基准电压Vref。基准电压Vref设置成高于负电压源41的输出电压、即更正，并且低于目标开关SW的源极电压、即更负。根据第一实施方式的基准电压发生器Z1包括例如二极管或齐纳二极管。若基准电压发生器Z1包括二极管或齐纳二极管，则二极管或齐纳二极管的阴极起到例如第一连接端子的作用，并且二极管或齐纳二极管的阳极起到例如第二连接端子的作用。
[0056] 驱动控制器50构造成根据来自控制器100的用于目标开关SW的栅极驱动电压G来控制第一至第三开关T1、T2和T3每个的接通与断开的切换操作。
[0057] 驱动控制器50包括例如微型计算机，该微型计算机包括CPU、存储器以及外围电路。由驱动控制器100提供的所有功能中的至少一部分功能能够由至少一个处理器实现，上述至少一个处理能够包括：
[0058] (1)至少一个编程处理单元的组合、即至少一个编程逻辑电路和至少一个存储器的组合；
[0059] (2)至少一个硬连线逻辑电路；
[0060] (3)至少一个硬连线逻辑和编程逻辑的混合电路。
[0061] 以下，参照图3A至图3E描述通过驱动控制器50实施的目标开关SW的驱动例程。图3A示意性地图示了驱动信号G如何随着时间的推移变化，图3B示意性地图示了目标开关SW的栅极电压Vg如何随着时间的推移变化，并且图3C示意性地图示了第一开关T1如何随着时间的推移被驱动。图3D示意性地图示了第二开关T2和第三开关T3中的每个开关如何随着时间的推移被驱动，并且图3E示意性地图示了第四开关T4如何随着时间的推移被驱动。应当注意的是，栅极电压Vg表示目标开关SW的栅极相对于目标开关SW的源极的电位差，并且当目标开关SW的栅极处的电位高于目标开关SW的源极处的电位时，栅极电压Vg取正值。
[0062] 参照图3A至图3E，从控制器100发送的驱动信号G在时刻t1处从断开指令变成接通指令。在确定时刻t1处的驱动信号G为接通指令的情况下，驱动控制器50执行充电任务，以由此接通第一开关T1并同时保持第二开关T2和第三开关T3断开。上述充电任务致使正电压源40的输出电压Vp被供给至目标开关SW的栅极。这致使正电压源40将充电电流经由第一开关T1输出至目标开关SW的栅极，从而使得栅极电压Vg等于或高于阈电压Vth。这使得目标开关SW从断开状态被切换至接通状态，从而使电流能够流过目标开关SW的漏极和源极。
[0063] 在从时刻t1至时刻t2的时间段期间，驱动控制器50保持第一开关T1接通的同时保持第二开关T2和第三开关T3断开。
[0064] 在从时刻t1至时刻t2的时间段期间，基准电压发生器Z1将负电压供给至第四开关T4的基极，并且正电压源40将输出电压Vp供给至第四开关T4的发射极。这使得第四开关T4的发射极处的电位高于第四开关T4的基极处的电位，使得第四开关T4反向偏置。这致使第四开关在从时刻t1至时刻t2的时间段期间变为断开状态，以防止电流从正电压源40经由第四开关T4和基准电压发生器Z1流动至目标开关SW的源极。
[0065] 从控制器100发送的驱动信号G在时刻t2处从接通指令变为断开指令。在确定时刻t2处的驱动信号G为断开指令的情况下，驱动控制器50执行放电任务，以由此断开第一开关T1并同步接通第二开关T2和第三开关T3。上述放电任务致使负电压源41的第一负电压Vn1被供给至目标开关SW的栅极。这致使放电电流从目标开关SW的栅极放电，使得栅极电压Vg低于阈电压Vth。这使得目标开关SW从接通状态被切换至断开状态。将负电压施加至目标开关SW的栅极可防止目标开关SW发生该目标开关SW的自接通。
[0066] 当第一开关T1处于断开状态而第二开关T2及第三开关T3处于接通状态时，负电压源41的第一负电压Vn1被供给至第四开关T4的发射极和基极。这使第四开关T4能够维持断开状态。
[0067] 在从时刻t2至时刻t3的时间段期间，驱动控制器50保持第一开关T1断开，同时保持第二开关T2及第三开关T3接通。
[0068] 自驱动信号G从接通指令变为断开指令的时刻t2开始，在经过了规定的时间Td的时刻t3时，驱动控制器50同步地将第二开关T2及第三开关T3从接通状态切换至断开状态。
[0069] 当第二开关T2及第三开关T3从接通状态切换至断开状态时，第四开关T4的发射极处的电位维持在第一负电压Vn1，第四开关T4的基极处的电位降低了电压降VR1，该电压降VR1是正值，穿过基准电压发生器Z1。这使得第四开关T4的基极处的电位高于第四开关T4的发射极处的电位，使得第四开关T4正向偏置。这致使第四开关T4从断开状态切换至接通状态。
[0070] 在时刻t3处从断开状态切换至接通状态的第四开关T4致使基于正电压源40的输出电压Vp的电荷被供给至开关SW的栅极。这使得基于正电压源40的输出电压Vp的电荷和基于基准电压发生器Z1的电荷被持续地供给至目标开关SW的栅极，直到栅极电压Vg增加至低于0V的第二负电压Vn2。第二负电压Vn2设置成高于第一负电压Vn1并且低于目标开关SW的源极处的电位。
[0071] 若第四开关T4的基极-发射极电压被称为大于0V的VF，则第二负电压Vn2通过下述关系式(eq0)表示：
[0072] Vn2＝-VR1–VF(eq0)。
[0073] 当栅极电压Vg已经达到第二负电压Vn2时，第四开关T4从接通状态切换至断开状态。
[0074] 在从时刻t3至时刻t4的时间段期间，驱动控制器50将第二至第四开关T2、T3和T4维持为断开状态，并由此将栅极电压Vg维持在第二负电压Vn2处。在时刻t4处，驱动信号G从断开指令变为接通指令，使得驱动控制器50被编程为反复进行从时刻t1至时刻t4的上述操作。
[0075] 如上所述，根据第一实施方式的驱动电路Dr构造成：
[0076] (1)具有第二开关T2、第三开关T3、负电压源41及基准电压发生器Z1的更简单的结构；
[0077] (2)根据上述更简单的结构，能够切换地将第一负电压Vn1和第二负电压Vn2中的一个施加至目标开关SW的栅极。
[0078] 具体而言，这一构造基于上述更简单的结构，无需使用不同的负电压源和元件，能够使第一负电压Vn1和第二负电压Vn2中的一个可选择地施加至目标开关SW的栅极，以防止不同负电压源之间的干扰。因此，驱动电路Dr具有更少数量的部件、更简单的构造以及执行将负电压选择性地施加至目标开关SW的栅极所需要的更简单的控制过程。
[0079] 第一实施方式的第一变形例
[0080] 以下，对第一实施方式的第一变形例进行描述。图4示意性地图示了根据第一变形例的每个驱动电路DrA。根据第一变形例的驱动电路DrA的结构和/或功能与根据第一实施方式的驱动电路Dr的结构和/或功能的不同点在于以下几点。因此，以下主要对不同点进行描述，并且省略或简化第一实施方式与第一变形例之间的、分配有相同或类似的附图标记的类似部分的描述，进而减少重复说明。
[0081] 驱动电路DrA包括驱动电路50A，并且驱动电路50A包括第一驱动器51、第二驱动器52以及计时电路53。从控制器100发送的驱动信号G被输入至第一驱动器51和计时电路53。
计时电路53的输出被输入至第二驱动器52。第二驱动器52构造成将逻辑逆变信号输出至第二开关T2及第三开关T3中的每个开关的栅极，上述逻辑逆变信号的逻辑电平与计时电路53的输出信号的经逆变的逻辑电平对应。
计时电路53的输出被输入至第二驱动器52。第二驱动器52构造成将逻辑逆变信号输出至第二开关T2及第三开关T3中的每个开关的栅极，上述逻辑逆变信号的逻辑电平与计时电路53的输出信号的经逆变的逻辑电平对应。
[0082] 第一驱动器51构造成在驱动信号G的逻辑高电平接通指令被输入的期间，将逻辑高电平信号输出至第一开关T1的栅极。这使得第一开关T1能够被接通。相反地，第一驱动器51构造成在驱动信号G的逻辑低电平断开指令被输入的期间，将逻辑低电平信号输出至第一开关T1的栅极。这使得第一开关T1能够被断开。
[0083] 计时电路53构造成在被输入的驱动信号G从高电平降低至低电平时作为触发器，开始进行时间测量。计时电路53构造成将逻辑低电平信号持续地输出至第二驱动器52，直到所测量的时间达到规定的时间Td。因此，这致使第二驱动器52将逻辑高电平信号输出至第二开关T2及第三开关T3中的每个开关的栅极。这使得在从开始通过计时电路53进行时间测量的所测量的时间已经达到规定的时间t2的时间段期间，第二开关T2和第三开关T3处于接通状态。
[0084] 当所测量的时间达到规定的时间Td时，计时电路53构造成将输出信号的逻辑电平从低电平逆变至高电平。这致使第二驱动器52将逻辑低电平信号输出至第二开关T2及第三开关T3中的每个开关的栅极。这使得在自开始通过计时电路53进行时间测量已经经过了规定的时间Td时的时刻处，第二开关T2和第三开关T3从接通状态被切换至断开状态。
[0085] 如上所述，根据第一变形例的驱动电路DrA构造成：
[0086] (1)与栅极信号G从接通指令变为断开指令同步地接通第二开关T2及第三开关T3，并且从第二开关T2及第三开关T3的接通时刻开始计时；
[0087] (2)将第二开关T2及第三开关T3维持为接通状态，直到所计时的时间达到规定的时间Td，由此将第一负电压Vn1施加至目标开关SW的栅极；
[0088] (3)在自第二开关T2及第三开关T3的接通时刻开始已经经过了规定的时间Td的时刻，断开第二开关T2及第三开关T3，以由此将第二负电压Vn2施加至目标开关SW的栅极。
[0089] 因此，基于驱动电路DrA更简单的结构，这一构造能够可切换地将第一负电压Vn1和第二负电压Vn2中的一个施加至目标开关SW的栅极。
[0090] 因此，第一实施方式的第一变形例实现了与第一实施方式所实现的益处相同的益处。
[0091] 第一实施方式的第二变形例
[0092] 下面，对第一实施方式的第二变形例进行描述。图5示意性地图示了根据第二变形例的每个驱动电路DrB。根据第二变形例的驱动电路DrB的结构和/或功能与根据第一变形例的驱动电路DrA的结构和/或功能的不同点在于以下几点。因此，以下主要对不同点进行描述，并且省略或简化第一变形例和第二变形例之间的、分配有相同或相似的附图标记的相似部分的描述，进而减少重复说明。
[0093] 驱动电路DrB包括驱动电路50B，并且驱动电路50B包括第一驱动器51、第二驱动器52、比较器54、滤波器55以及“或”电路56。
[0094] 比较器54具有非逆变输入端子、逆变输入端子以及输出端子。目标开关SW的栅极电压Vg构造成被输入至比较器54的非逆变输入端子。基准电压Vref构造成被输入至比较器54的逆变输入端子。如上所述，基准电压Vref设置成高于负电压源41的输出电压，并且低于目标开关SW的源极电压、即0V。
[0095] 比较器54的输出端子连接至滤波器55，以使滤波器55构造成：
[0096] (1)确定比较器54的输出信号的逻辑电平在规定的滤波时间Tf内是否未发生改变、即是否未逆变；
[0097] (2)在确定比较器54的输出信号的逻辑电平在滤波时间Tf内未发生改变的情况下，将具有逻辑电平的输出信号传输至“或”电路56，上述逻辑电平表示比较器54的输出信号的逻辑电平。
[0098] 滤波器时间Tf被设置成短于规定的时间Td。滤波器55旨在防止第二开关T2和第三开关T3的错误操作。
[0099] 驱动信号G也被输入至“或”电路56。“或”电路56构造成将滤波器55的输出信号的逻辑“或”信号以及驱动信号G输出至第二驱动器52。
[0100] 以下，参照图6A至图6E，描述通过根据第二变形例的驱动控制器50实施的目标开关SW的驱动例程。图6A至图6E分别与图3A至图3E对应。
[0101] 参照图6A至图6E，从控制器100发送的驱动信号G在时刻t11处从断开指令变为接通指令。在确定驱动信号G在时刻t11处为接通指令时，“或”电路56的输出信号被维持在逻辑高电平，以使第二驱动器52的输出信号被维持在逻辑低电平。这使得第一开关T1被接通而第二开关T2和第三开关T3被维持为断开状态。
[0102] 在从时刻t11至时刻t12的时间段期间，驱动控制器50B保持第一开关T1接通，而第二开关T2及第三开关T3被保持断开，这是因为“或”电路56的输出被维持在逻辑高电平。
[0103] 从控制器100发送的驱动信号G在时刻t12处从接通指令变为断开指令。这致使“或”电路56的输出信号从逻辑高电平切换至逻辑低电平，这是因为输入至“或”电路56的栅极信号G和输入至“或”电路56的滤波器55的输出信号均具有逻辑低电平。这致使第二驱动器52的输出信号从逻辑低电平切换至逻辑高电平，从而使得第二开关T2及第三开关T3在时刻t12处从断开状态切换至接通状态。
[0104] 驱动信号G在时刻t12处从接通指令向断开指令的切换还会致使目标开关SW的栅极电压Vg降低。当栅极电压Vg变得低于基准电压Vr时，比较器54的输出的逻辑电平从逻辑低电平逆变至逻辑高电平。
[0105] 当比较器54的输出信号的逻辑高电平(H)在规定的滤波时间Tf内未发生改变、即未逆变时，滤波器55在时刻t13处将该滤波器55的输出信号从逻辑低电平(L)改变至逻辑高电平(H)，该逻辑高电平(H)表示比较器54的输出信号的逻辑高电平(H)。这致使“或”电路56的输出信号从逻辑低电平切换至逻辑高电平，这是因为输入至“或”电路56的滤波器55的输出信号具有逻辑高电平。这致使第二驱动器52的输出信号从逻辑高电平切换至逻辑低电平，从而使得第二开关T2及第三开关T3在时刻t13处从接通状态切换至断开状态。
[0106] 如上所述，根据第二变形例的驱动电路DrB构造成：
[0107] (1)与栅极信号G从接通指令向断开指令的改变同步地接通第二开关T2和第三开关T3；
[0108] (2)在被设置成短于规定的时间Td的滤波时间Tf的期间，将第二开关T2及第三开关T3维持为接通状态；
[0109] (3)在滤波时间Tf结束时断开第二开关T2及第三开关T3，由此将第二负电压Vn2施加至目标开关SW的栅极。
[0110] 因此，基于驱动电路DrB的更简单的结构，上述构造能够可切换地将第一负电压Vn1和第二负电压Vn2中的一个施加至目标开关SW的栅极。
[0111] 因此，第一实施方式的第二变形例实现了与第一实施方式所实现的益处相同的益处。
[0112] 具体而言，与根据第一实施方式的、将第一负电压Vn1施加至目标开关SW的栅极的时间段Td相比，第二变形例能够减少将第一负电压Vn1施加至目标开关SW的栅极的时间段Tf。
[0113] 第二实施方式
[0114] 下面，参照图7来描述本发明的第二实施方式。图7示意性地图示了根据第二实施方式的每个驱动电路DrC。根据第二实施方式的驱动电路DrC的结构和/或功能与根据第一实施方式的驱动电路Dr的结构和/或功能的不同点在于以下几点。因此，以下主要对不同点进行描述，并且省略或简化第一实施方式与第二实施方式间的分配有相同或类似的附图标记的类似部分的描述，进而减少重复说明。
[0115] 驱动电路DrC包括保护二极管60，该保护二极管60具有连接至第四开关T4的发射极的阳极以及连接至第四开关T4的基极的阴极。
[0116] 上述构造防止在第一开关T1维持为断开状态且第二开关T2维持为断开状态时，第四开关T4的发射极处的电位相对于第四开关T4的基极处的电位过度地增加。这是因为保护二极管60使电流能够从第四开关T4的发射极流动至第四开关T4的基极。
[0117] 因此，第二实施方式除了实现与第一实施方式所实现的益处相同的益处以外，还进一步实现了保护第四开关T4以防止过度的电压的益处。
[0118] 第三实施方式
[0119] 下面，参照图8来描述本发明的第三实施方式。图8示意性地图示了根据第三实施方式的每个驱动电路DrD。根据第三实施方式的驱动电路DrD的结构和/或功能与根据第一实施方式的驱动电路Dr的结构和/或功能的不同点在于以下几点。因此，以下主要对不同点进行描述，并且省略或简化第一实施方式与第三实施方式间的分配有相同或类似的附图标记的类似部分的描述，进而减少重复说明。
[0120] 驱动电路DrD包括代替第四开关T4的二极管61。二极管61具有连接至第三开关T3的漏极以及基准电压发生器Z1的第二连接端子的阳极。二极管61具有连接至目标开关SW的栅极的阴极。
[0121] 根据第三实施方式的第一至第三开关T1至T3中的每个开关的操作与根据第一实施方式的第一至第三开关T1至T3中对应的一个开关的操作基本相同。
[0122] 当在时刻t1至时刻t2的时间段期间，第一开关T1处于接通状态而第二开关T2及第三开关T3处于断开状态时(参见图8)，二极管61以与反向偏置的第四开关T4相同的方式工作，以防止电流经由第一开关T1及基准电压发生器Z1从正电压源40流动至目标开关SW的源极。
[0123] 当第一开关T1处于断开状态而第二开关T2及第三开关T3处于接通状态时，负电压源41的第一负电压Vn1被供给至目标开关SW的栅极(参见时刻t2至时刻t3的时间段)。
[0124] 当第二开关T2及第三开关T3从接通状态切换至断开状态时，基于基准电压发生器Z1的电荷以及目标开关SW的源极处的电位被供给至目标开关SW的栅极，直到栅极电压Vg增加至第二负电压Vn2。第二负电压Vn2设置成高于第一负电压Vn1并且低于目标开关SW的源极处的电位。
[0125] 因此，基于驱动电路DrD的更简单的结构，第三实施方式实现了能够将第一负电压Vn1和第二负电压Vn2中的一个施加至目标开关SW的栅极这样特别的益处，这是因为采用了二极管61的更简单的结构来替代包括双极晶体管的第四开关T4。
[0126] 第四实施方式
[0127] 下面，参照图9来描述本发明的第四实施方式。图9示意性地图示了根据第四实施方式的每个驱动电路DrE。根据第四实施方式的驱动电路DrE的结构和/或功能与根据第一实施方式的驱动电路Dr的结构和/或功能的不同点在于以下几点。因此，以下主要对不同点进行描述，并且省略或简化第一实施方式与第四实施方式间的分配有相同或相似的附图标记的相似部分的描述，进而减少重复说明。
[0128] 驱动电路DrE包括基准电压发生器Z2，该基准电压发生器Z2与根据第一实施方式的基准电压发生器Z1不同。
[0129] 基准电压发生器Z2包括具有电阻值R1的第一电阻62a、具有电阻值R2的第二电阻62b以及二极管63。第一电阻62a和第二电阻62b中的每个电阻具有相反的第一端部和第二端部。目标开关SW的源极连接至第一电阻62a的第一端部，并且第三开关T3的漏极及二极管
63的阳极连接至第一电阻62a的第二端部。
63的阳极连接至第一电阻62a的第二端部。
[0130] 第四开关T4的基极及第二电阻62b的第一端部连接至目标开关SW的栅极。
[0131] 当在时刻t1至时刻t2的时间段期间，第一开关T1处于接通状态而第二开关T2及第三开关T3处于断开状态时(参见图8)，二极管63以与反向偏置的第四开关T4相同的方式工作，以防止电流经由第一开关T1、第二电阻62b以及第一电阻61a从正电压源40流动至目标开关SW的源极。
[0132] 调节相应的第一电阻62a及第二电阻62b的电阻值R1、R2使得第二负电压Vn2能够被调节。高于第一负电压Vn1并低于0V的第二负电压Vn2通过下述关系式(eq1)表示：
[0133] Vn2＝-(2+R1/R2)Vd(eq1)
[0134] 其中，Vd表示高于0V的二极管63的正向电压。
[0135] 以下，对如何导出上述关系式(eq1)进行描述。
[0136] 目标开关SW的栅极电压Vg相对于高于0V的目标开关SW的源极电压Vs通过下述关系式(eq2)表示：
[0137] Vg＝Vs-Is·R1–Vd-Vbe(T4)(eq2)
[0138] 其中，Vbe(T4)表示第四开关T4的发射极与基极间的电压，并且Is表示流过第一电阻62a的电流。
[0139] 使关系式(eq2)变形，从而能够推导出下述关系式(eq3)：
[0140] Vn2＝Vg–Vs＝-Is·R1–Vd-Vbe(T4)(eq3)
[0141] 将相关的表达式Vbe≈Vd和Is＝Vbe(T4)/R2代入上述关系式(eq3)，从而能够推导出上述关系式(eq1)。
[0142] 第四实施方式实现与第一实施方式所实现的益处相同的益处。
[0143] 第五实施方式
[0144] 下面，参照图10来描述本发明的第五实施方式。图10示意性地图示了根据第五实施方式的每个驱动电路DrF。根据第五实施方式的驱动电路DrF的结构和/或功能与根据第四实施方式的驱动电路DrE的结构和/或功能的不同点在于以下几点。因此，以下主要对不同点进行描述，并且省略或简化第四实施方式与第五实施方式之间的、分配有相同或相似的附图标记的相似部分的描述，进而减少重复说明。
[0145] 驱动电路DrF包括基准电压发生器Z3，该基准电压发生器Z3与根据第四实施方式的基准电压发生器Z2不同。
[0146] 基准电压发生器Z3包括具有电阻值R1的第一电阻62a、具有电阻值R2的第二电阻62b以及齐纳二极管64。第二电阻62b的第一端部及第四开关T4的基极连接至齐纳二极管64的阳极。第三开关T3的漏极及第一电阻62a的第二端部连接至齐纳二极管64的阴极。
[0147] 高于第一负电压Vn1并且低于0V的、根据第五实施方式的第二负电压Vg2通过下述关系式(eq4)表示：
[0148] Vn2＝(1+R1/R2)Vbe(T4)–VZ(eq4)
[0149] 其中，VZ表示高于0V的齐纳二极管64的击穿电压。
[0150] 以下对如何导出上述表达式(eq4)进行描述。
[0151] 目标开关SW的栅极电压Vg相对于高于0V的目标开关SW的源极电压Vs通过下述关系式(eq5)表示：
[0152] Vg＝Vs-Is·R1–VZ-Vbe(T4)(eq5)
[0153] 假定击穿电压VZ独立于电流Is，使关系式(eq5)变形，从而能够推导出下述关系式(eq6)：
[0154] Vn2＝Vg–Vs＝-Is·R1–VZ-Vbe(T4)(eq6)
[0155] 将相关的表达式Is＝Vbe(T4)/R2代入上述关系式(eq6)，从而能够推导出上述关系式(eq4)。
[0156] 接着，以下，对除了第一实施方式所实现的实施方式以外的第四实施方式的具体益处进行描述。
[0157] 第四开关T4的基极与发射极间的电压Vbe(T4)具有温度依赖性。具体而言，第四开关T4的温度越高，则基极与发射极间的电压Vbe(T4)就越低。相反地，齐纳二极管64的击穿电压VZ具有齐纳二极管64的温度越高则该齐纳二极管64的击穿电压越高的温度依赖性。也就是说，齐纳二极管64的击穿电压VZ的温度依赖性能取决于第四开关T4及齐纳二极管64的温度变化而使值(VZ+Vbe(T4))的变化减少。因此，这使得第二负电压Vn2的温度依赖性得到改善，从而能够改善根据各个第一电阻62a及第二电阻62b的电阻R1、R2对第二负电压Vn2进行调节的精度。
[0158] 第六实施方式
[0159] 下面参照图11来描述本发明的第六实施方式。图11示意性地图示了根据第六实施方式的每个驱动电路DrG。根据第六实施方式的驱动电路DrC的结构和/或功能与根据第一实施方式的驱动电路Dr的结构和/或功能的不同点在于以下几点。因此，以下主要对不同点进行描述，并且省略或简化第一实施方式与第六实施方式之间的分配有相同或相似的附图标记的相似部分的描述，进而减少重复说明。
[0160] 驱动电路DrG包括基准电压发生器Z4，该基准电压发生器Z4与根据第一实施方式的基准电压发生器Z1不同。
[0161] 基准电压发生器Z4包括电阻65和放大器66，该放大器66具有非逆变输入端子、逆变输入端子以及输出端子。电阻65具有相反的第一端部和第二端部。目标开关SW的源极连接至电阻65的第一端部，并且第三开关T3的漏极及放大器66的非逆变输入端子连接至电阻65的第二端部。
[0162] 第四开关T4的发射极连接至放大器66的逆变输入端子。第四开关T4的基极连接至放大器66的输出端子。
[0163] 驱动电路DrG的这一构造致使放大器66以负反馈模式操作，以将第四开关T4的发射极处的电位调节成等于放大器66的非逆变输入端子处的电位。这从第二负电压Vn2消除了第四开关T4的基极与发射极间的电压的不利影响。这使第二负电压Vn2能够更接近0V，从而使第二负电压Vn2高于第一实施方式的第二负电压Vn2。因此，这除了实现第一实施方式所实现的益处以外，还实现了有效地延迟目标开关SW的劣化的益处。
[0164] 第七实施方式
[0165] 下面，参照图12来描述本发明的第七实施方式。图12示意性地图示了根据第七实施方式的每个驱动电路DrH。根据第七实施方式的驱动电路DrH的结构和/或功能与根据第六实施方式的驱动电路DrG的结构和/或功能的不同点在于以下几点。因此，以下主要对不同点进行描述，并且省略或简化第六实施方式与第七实施方式之间的分配有相同或相似的附图标记的相似部分的描述，进而减少重复说明。
[0166] 驱动电路DrH包括基准电压发生器Z5，该基准电压发生器Z5具有比基准电压发生器Z4更简单的构造，上述基准电压发生器Z5构造成将第二负电压Vn2调节成更接近0V。
[0167] 基准电压发生器Z5包括第一二极管67a、第二二极管67b、第一电阻68a以及第二电阻68b。第一电阻68a和第二电阻68b中的每个电阻具有相反的第一端部和第二端部。目标开关SW的源极连接至第一电阻67a的阴极，并且第三开关T3的漏极以及第一电阻68a和第二电阻68b中的每个电阻的第一端部连接至第一二极管67a的阳极。第四开关T4的集电极及正电压源40连接至第一电阻68a的第二端部。
[0168] 第四开关T4的基极及第二二极管67b的阳极连接至第二电阻68b的第二端部，并且目标开关SW的栅极连接至第二二极管67b的阴极。
[0169] 当第二开关T2及第三开关T3从接通状态切换至断开状态时(参照图3)，第一二极管67a的阳极电位增加至比第一二极管67a的阴极电位高规定的电位差。另一方面，第二二极管67b致使第四开关T4的发射极电位比第四开关T4的基极电位低规定的电位差。
[0170] 也就是说，在从目标开关SW的源极经由第一二极管67a、第二电阻68b和第二二极管68a到目标开关SW的栅极的电气路径中，起到目标开关SW的栅极电位的作用的第四开关T4的发射极电压比该第四开关T4的基极电压低规定的电位差，并且第四开关T4的基极电压高于第一二极管67a的阴极电位，该阴极电位为0V。
[0171] 因此，除了第四实施方式所实现的益处以外，与根据第六实施方式的基准电压发生器Z4的结构相比，通过采用基准电压发生器Z5的更简单的结构，能够使第二负电压Vn2更接近0V。
[0172] 第八实施方式
[0173] 下面，参照图13和图14来描述本发明的第八实施方式。图13示意性地图示了根据第八实施方式的每个驱动电路DrI。根据第八实施方式的驱动电路DrI的结构和/或功能与根据第一实施方式的驱动电路Dr的结构和/或功能的不同点在于以下几点。因此，以下主要对不同点进行描述，并且省略或简化第一实施方式与第八实施方式之间的分配有相同或相似的附图标记的相似部分的描述，进而减少重复说明。
[0174] 驱动电路DrI包括非保持二极管70和非保持开关Toff；上述非保持二极管70和非保持开关Toff起到非保持电路的作用。第八实施方式采用N沟道MOSFET作为非保持开关Toff，并且非保持开关Toff的栅极连接至驱动控制器50，使得该驱动控制器50对非保持开关Toff的接通与断开的切换操作进行控制。
[0175] 非保持二极管70的阳极连接至目标开关SW的栅极，并且非保持开关Toff的漏极连接至非保持二极管70的阴极。目标开关SW的源极连接至非保持开关Toff的源极。
[0176] 当第一开关T1处于断开状态而第二开关T2及第三开关T3处于接通状态时，非保持二极管70防止电流从目标开关SW的源极经由非保持开关Toff的本征二极管及第二开关T2流动至负电压源41。
[0177] 应当注意的是，非保持二极管70的位置和非保持开关Toff的位置彼此反向。具体而言，非保持二极管70的阴极能够连接至目标开关SW的源极，并且非保持二极管70的阳极能够连接至非保持开关Toff的源极。非保持开关Toff的漏极能够连接至目标开关SW的栅极。
[0178] 以下，参照图14A至图14F，描述通过根据第八实施方式的驱动控制器50实施的目标开关SW的驱动例程。图14A至图14E分别与图3A至图3E对应，并且图14F图示了非保持开关Toff如何随着时间的推移驱动。
[0179] 在确定驱动信号G在时刻t1处为接通指令的情况下，驱动控制器50执行充电任务以由此接通第一开关T1并同时维持第二开关T2及第三开关T3断开。在时刻t1处，驱动控制器50还接通非保持开关Toff，并且在时刻t1至时刻t3的时间段期间将非保持开关Toff维持为断开状态。
[0180] 在自驱动信号G从接通指令变为断开指令的时刻t2开始经过了规定的时间Td的时刻t3时，驱动控制器50同步地将第二开关T2及第三开关T3从接通状态切换至断开状态。
[0181] 在时刻t3处，驱动控制器50还将非保持开关Toff从断开状态切换至接通状态，并且在从时刻t3至对应于驱动信号G的上升时刻的时刻t4的时间段期间，将非保持开关Toff维持为断开状态。
[0182] 也就是说，在从时刻t3至时刻t4的时间段期间，非保持开关Toff处于接通状态而所有的第一至第三目标开关T1至T3处于断开状态，这使目标开关SW的栅极电压Vg能够维持在接近目标开关SW的源极电位的钳位电压Vclamp。应当注意的是，根据穿过非保持开关Toff的正电压降Von和穿过非保持二极管70的正电压降Vf的总和，来限定上述钳位电压Vclamp。
[0183] 如上所述，驱动电路DrI构造成：即使在第二开关T2及第三开关T3被切换为断开的时刻t3后，因任何原因而使不期望的电荷被供给至目标开关SW的栅极，也将目标开关SW的栅极电压Vg维持在钳位电压Vclamp(参见图14B中的虚线)。因此，这除了实现第一实施方式所实现的益处相同的益处以外，还防止目标开关SW的错误接通。
[0184] 第八实施方式的第一变形例
[0185] 以下，对第八实施方式的第一变形例进行描述。图15示意性地图示了根据第八实施方式的第一变形例的每个驱动电路DrJ。根据第一变形例的驱动电路DrJ的结构和/或功能与根据第八实施方式的驱动电路Dr的结构和/或功能的不同点在于以下几点。因此，以下主要对不同点进行描述，并且省略或简化第八实施方式与第八实施方式的第一变形例之间的分配有相同或相似的附图标记的相似部分的描述，进而减少重复说明。
[0186] 根据第一变形例的驱动电路DrJ包括代替非保持二极管70的非保持电阻71。也就是说，非保持电阻71具有相反的第一端部和第二端部。非保持电阻71的第一端部连接至目标开关SW的栅极，并且非保持开关Toff的漏极连接至非保持电阻71的第二端部。
[0187] 驱动电路DrJ构造成将目标开关SW的栅极电压Vg维持在钳位电压Vclamp，该钳位电压Vclamp根据穿过非保持开关Toff的正电压降Von进行限定。
[0188] 因此，上述构造能够将上述钳位电压Vclamp设置成低于根据第八实施方式的钳位电压，由此，除了实现第一实施方式所实现的益处相同的益处以外，还能够更可靠地防止目标开关SW的错误接通。
[0189] 作为第八实施方式的第二变形例，非保持开关Toff能够在t3至t4的时间段期间维持为断开状态。
[0190] 第九实施方式
[0191] 下面，参照图16和图17来描述本发明的第九实施方式。图16示意性地图示了根据第九实施方式的每个驱动电路DrK，该驱动电路DrK的非保持电路与第八实施方式的非保持电路不同。根据第九实施方式的驱动电路DrK的结构和/或功能与根据第八实施方式的驱动电路Dr的结构和/或功能的不同点在于以下几点。因此，以下主要对不同点进行描述，并且省略或简化第八实施方式与第九实施方式之间的分配有相同或近似的附图标记的近似部分的描述，从而减少重复说明。应当注意的是，根据第九实施方式的基准电压发生器Z1将被称为第一基准电压发生器Z1a。
[0192] 驱动电路DrK包括起到第一非保持开关的作用的第五开关Tr以及起到第二非保持开关的作用的第六开关T6。第九实施方式采用P沟道MOSFET作为第五开关T5，并且采用PNP晶体管作为第六开关T6。驱动控制器50被编程为与第一开关T1同步地驱动第五开关T5。
[0193] 驱动电路DrK还包括具有相反的第一端部和第二端部的第二基准电压发生器Z1b。
[0194] 正电压源40连接至第五开关T5的源极。目标开关SW的源极连接至第二基准电压发生器Z1b的第一端部。第二基准电压发生器Z1b的第二端部及第六开关T6的基极连接至第五开关T5的漏极。目标开关SW的栅极连接至第六开关T6的发射极，并且负电压源41连接至第六开关T6的集电极。第六开关T6构造成根据由第二基准电压发生器Z1b产生的第二基准电压V(Z2)对目标开关SW的栅极电压Vg进行钳位。
[0195] 第二基准电压发生器Z1b构造成产生高于目标开关SW的源极电位并低于阈电压Vth的第二基准电压。第二基准电压发生器Z1b包括例如二极管或齐纳二极管。若第二基准电压发生器Z1b包括二极管或齐纳二极管，则该二极管或齐纳二极管的阴极连接至目标开关的源极，并且该二极管或齐纳二极管的阳极连接至第五开关T5的漏极及第六开关T6的基极。
[0196] 以下，参照图17A至图17F，描述通过根据第九实施方式的驱动控制器50实施的目标开关SW的驱动例程。图17C示出了第一开关T1和第五开关T5中的每个开关如何随着时间的推移驱动，并且图17F图示了第六开关T6如何随着时间的推移驱动。图17A、图17B、图17D和图17E分别与图3A、图3B、图3D和图3E对应。
[0197] 图17B和图17F示出了不期望的电荷在时刻t4处被供给至目标开关SW的栅极，使得第六开关T6从断开状态切换至接通状态(参见图17B和图17F中的虚线)。处于接通状态的第六开关T6使钳位电压Vclamp能够从第二基准电压发生器Z1b被供给至目标开关SW的栅极。根据从第二基准电压发生器Z1b输出的第二基准电压和第六开关T6的基极与发射极间的电压的总和，来确定根据第九实施方式的钳位电压Vclamp。
[0198] 如上所述，根据第九实施方式的驱动电路DrK构造成：即使在第二开关T2及第三开关T3被切换为断开的时刻t3后因任何原因而使不期望的电荷被供给至目标开关SW的栅极，也将目标开关SW的栅极电压Vg维持在钳位电压Vclamp(参见图17B和图17F中的虚线)。因此，这除了实现第一实施方式所实现的益处相同的益处以外，还防止目标开关SW的错误接通。
[0199] 驱动电路DrK还能够调节第二基准电压，进而调节钳位电压Vclamp。
[0200] 在第九实施方式中，第一基准电压发生器Z1在该第一基准电压发生器Z1的第二连接端子处的输出电压V(Z1)、即基准电压Vref的负值以及第二基准电压发生器Z1b的输出电压、即第二基准电压V(Z2)的值被设置成防止第四开关T4和第六开关T6同时接通。
[0201] 以下，描述如何设置第一基准电压发生器Z1在该第一基准电压发生器Z1的第二连接端子处的输出电压V(Z1)的值以及第二基准电压发生器Z1b的输出电压V(Z2)。
[0202] 第二负电压Vn2基于穿过第三开关T3的电压降Vc通过下述关系式(eq7)表示：
[0203] Vn2＝V(Z1)–Vc＝Vg(eq7)。
[0204] 其中，Vg表示目标开关SW的栅极电压。
[0205] 第六开关T6维持为断开状态的条件通过下述关系式(eq8)表示：
[0206] Vbe(T6)＝Vg–V(Z2)＜Vk(eq8)。
[0207] 其中，Vbe(T6)表示第六开关T6的基极与发射极间的电压，Vk表示第六开关T6处于接通状态时该第六开关T6的基极与发射极间的电压。
[0208] 上述这些关系式(eq7)和(eq8)能够推导出下述关系式(eq9)：
[0209] V(Z2)＞V(Z1)–Vc–Vk(eq9)。
[0210] 另一方面，钳位电压Vclamp要求满足由下述关系式(eq10)表示的下述条件，以防止目标开关SW因不期望的电荷被供给至目标开关SW的栅极而错误地接通：
[0211] Vclamp＝V(Z2)+Vk＜Vth(eq10)。
[0212] 其中，Vth表示目标开关SW的阈电压。
[0213] 因此，输出电压V(Z2)的值被设置成同时满足关系式(eq9)和关系式(eq10)。
[0214] 因此，根据第九实施方式的驱动电路DrK实现与第八实施方式所实现的益处相同的益处。
[0215] 第十实施方式
[0216] 下面，参照图18和图19来描述本发明的第十实施方式。图18示意性地图示了根据第十实施方式的每个驱动电路DrL。根据第十实施方式的驱动电路DrL的结构和/或功能与根据第一实施方式的驱动电路Dr的结构和/或功能的不同点在于以下几点。因此，以下主要对不同点进行描述，并且省略或简化第一实施方式与第十实施方式之间的分配有相同或近似的附图标记的近似部分的描述，进而减少重复说明。
[0217] 驱动电路DrL构造成防止第四开关T4和第二开关T2同时接通。
[0218] 具体而言，驱动电路DrL包括延迟发生器80，该延迟发生器80使第二开关T2和第三开关T3中的每个开关的接通时刻和/或断开时刻移位、即延迟。
[0219] 以下,参照图19A至图19H，描述通过根据第十实施方式的驱动控制器50实施的目标开关SW的驱动例程。图19F图示了第四开关T4的被称为Vb(T4)的基极电位如何随着时间的推移变化，并且图19G图示了第四开关T4的被称为Ve(T4)的发射极电位如何随着时间的推移变化。另外，图19H图示了第四开关T4的基极与发射极间的电压如何随着时间的推移变化。图19A至图19E分别与图3A至图3E对应。应当注意的是，与图3的水平时间比例尺相比，图19的水平时间轴的比例尺被放大。
[0220] 当从控制器100发送的驱动信号G在时刻t21处从接通指令变为断开指令时，驱动控制器50将断开指令发送至第一开关T1并且将接通指令发送至第三开关T3，由此同步地断开第一开关T1以及接通第三开关T3。
[0221] 响应于在时刻t21处从驱动控制器50发送的接通指令，延迟发生器80使第二开关T2的接通延迟规定的时间，并且在时刻t22处接通第二开关T2。这将第四开关T4维持为反向偏置状态，由此防止第二开关T2和第四开关T4同时接通，进而防止流通电流从正电压源40流动至负电压源41。
[0222] 在时刻t23处，驱动控制器50将断开指令发送至第二开关T2，由此断开第二开关T2。响应于在时刻t23处从驱动控制器50发送的断开指令，延迟发生器80使第三开关T3的断开延迟规定的时间，并且在时刻t24处断开第三开关T3。这将防止第二开关T2和第四开关T4同时接通，进而防止流通电流从正电压源40流动至负电压源41。应当注意的是，图19E示出了第四开关T4从时刻t24至时刻t25处于接通状态。
[0223] 如上所述，除了实现与由第一实施方式所实现的益处相同的益处以外，驱动电路DrL将防止第二开关T2和第四开关T4同时接通，进而防止流通电流从正电压源40流动至负电压源41。
[0224] 第十一实施方式
[0225] 下面，参照图20来描述本发明的第十一实施方式。图20示意性地图示了根据第十一实施方式的每个驱动电路DrM。根据第十一实施方式的驱动电路DrM的结构和/或功能与根据第一实施方式的驱动电路Dr的结构和/或功能的不同点在于以下几点。因此，以下主要对不同点进行描述，并且省略或简化第一实施方式与第十一实施方式之间的分配有相同或近似的附图标记的近似部分的描述，进而省去重复说明。
[0226] 驱动电路DrM包括代替双极晶体管的、诸如N沟道MOSFET这样的单极开关，以作为第四开关T4a。
[0227] 具体而言，正电压源40连接至第四开关T4a的源极，并且目标开关SW的栅极连接至第四开关T4a的漏极。基准电压发生器Z1的第二连接端子连接至第四开关T4a的栅极。第四开关T4a的漏极起到例如第一副端子的作用，第四开关T4a的源极起到例如第二副端子的作用，并且第四开关T4的栅极起到例如副控制端子的作用。
[0228] 根据第十一实施方式的第一至第三开关T1至T3中的每个开关的操作与根据第一实施方式的第一至第三开关T1至T3中对应的一个开关的操作基本相同。
[0229] 因为驱动电路DrM与根据第一实施方式的驱动电路Dr具有相同的构造，所以该第十一实施方式实现与由第一实施方式所实现的益处相同的益处。
[0230] 作为图7所示的第二实施方式的变形例，能够采用诸如N沟道MOSFET这样的单极开关来代替双极晶体管，以作为第四开关T4a(参见图21)。
[0231] 变形例
[0233] 在图2中，能够采用电阻作为基准电压发生器Z1。
[0234] 在第九实施方式中，能够采用单极开关作为各个第四开关T4和第六开关T6。例如，能够采用图20所示的N沟道MOSFET作为第四开关T4，并且能够采用P沟道MOSFET作为第六开关T6。具体而言，P沟道MOSFET的源极连接至目标开关SW的栅极，并且P沟道MOSFET的漏极连接至负电压源41。
[0235] 能够采用诸如IGBT这样其它类型的开关作为目标开关SW。若采用IGBT作为每个开关SW，则集电极起到第一主端子的作用，发射极起到第二主端子的作用，并且栅极起到主控制端子的作用。
[0236] 包括开关SW的电源转换器不限定于三相电源转换器，本发明适用于多相电源转换器。
| 标题 | 发布/更新时间 | 阅读量 |
|---|---|---|
| 一种高反射率的显示器件及其制作方法和汽车 | 2020-05-08 | 447 |
| 一种非掺杂白光发光层串联有机电致发光器件及其制作方法 | 2020-05-08 | 757 |
| 一种H2/CO2分离与CO2加氢自耦合的方法 | 2020-05-08 | 950 |
| 一种土壤修复系统 | 2020-05-08 | 555 |
| 一种晶闸管及其制作方法 | 2020-05-08 | 583 |
| 使用水合物的铝的制备方法 | 2020-05-08 | 667 |
| 用于阴极环修补的掩膜装置及其使用方法 | 2020-05-11 | 166 |
| 一种燃料电池膜电极性能测试方法 | 2020-05-08 | 871 |
| 湿式阴极锑粉烘干系统 | 2020-05-08 | 656 |
| 一种图形化集成式高效光催化分解水系统的构筑方法 | 2020-05-08 | 456 |
高效检索全球专利专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台，是提供专利分析，专利查询，专利检索等数据服务功能的知识产权数据服务商。
我们的产品包含105个国家的1.26亿组数据，免费查、免费专利分析。
分析报告
专利汇分析报告产品可以对行业情报数据进行梳理分析，涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度，系统通过AI智能系统对图表进行解读，只需1分钟，一键生成行业专利分析报告。
QQ群二维码
意见反馈
意见反馈