首页 / 专利库 / 电子零件及设备 / 可编程逻辑器件 / 现场可编程门阵列 / 필드 프로그래머블 게이트 어레이용 확장 구조

필드 프로그래머블 게이트 어레이용 확장 구조

阅读:23发布:2023-05-22

专利汇可以提供필드 프로그래머블 게이트 어레이용 확장 구조专利检索,专利查询,专利分析的服务。并且본 발명은 집적 회로 또는 필드 프로그래머블 게이트 어레이를 수행할 때 유리하다. 상기 패키지(12)의 선택된 핀(16)은 다음 하부의 인접 패키지의 대응하는 핀에 전기 결합되어 최상부 패키지의 핀이 최하부 패키지의 핀에 그리고 그에 대응하는 신호 리드 및 전원 버스 도체에 결합된다. 핀의 일부는 상부 패키지의 대응하는 핀을 하부 패키지의 핀으로부터 전기 절연시키도록 적층된 구조를 형성하기 전에 패키지로부터 제거된다. 상기 패키지가 적층에서 구성되기 전에 핀을 확인하는 평판이 제거된다. 전기 회로(15)를 분할하는 것을 패키지를 인접 패키지에 대해 회전시키므로 다수의 본딩 패턴의 구성에서 결합되게 한다. 각각의 패키지에는 수직 경로를 위해 사용되는 부가적인 핀이 제공된다. 열 싱크 및 열 파이프가 열 분산을 위해 상기 적층에 부착된다.,下面是필드 프로그래머블 게이트 어레이용 확장 구조专利的具体信息内容。

  • 전자 패키지를 장착하기 위한 회로 기판을 갖으며, 다수의 서브-회로로 분할가능한 적어도 하나의 집적 전자 회로를 포함하는 전자 시스템에서, 패키지 스케임은, 상기 집적 전자 회로를 다수의 입력 및 출력 본딩 패드와 다수의 전원 및 접지 패드를 갖는 적어도 두 개의 서브-회로로 분할하기 위한 수단과, 상기 서브-회로 각각이 상기 패키징 수단중 대응하는 것으로 장착되도록 상기 서브-회로를 장착하기 위한 다수의 전자 패키징 수단과, 제1 및 제2상호 접속 수단으로서, 상기 본딩 패드 및 상기 전원 및 접지 패드를 상기 제2상호 접속 수단에 결합시키기 위한 상기 제1상호 접속 수단과, 상기 다수의 패키지를 상기 회로 기판에 수직으로 상호 접속시켜 상기 서브-회로가 상기 전자 회로를 형성하도록 접속되게 하는 상기 제2상호 접속 수단을 구비하 것을 특징으로 하는 전자 시스템.
  • 제1항에 있어서, 상기 전자 패키징 수단은, 다수의 입출력 핀과, 다수의 클럭 핀과 다수의 전원 핀을 갖는 그리드 어레이 패키지를 구비하는 것을 특징으로 하는 전자 시스템.
  • 제2항에 있어서, 상기 전원 및 클럭 핀을 회전가능하게 대칭한 패턴으로 배치되는 것을 특징으로 전자 시스템.
  • 제1항에 있어서, 상기 전자 패키징 수단은, 상기 서브-회로를 넣기 위한 몸체부와, 다수의 패키지 핀으로 입출력 신호를 상호접속하기 위한 수단을 구비하며, 상기 각각의 패키지 핀을 하부 연장부와 상기 수용 단부가 있는 대체로 원통형이며, 각각의 패키지 핀의 상기 수용 단부는 상기 패키지 핀의 하부 연장부와 상보적으로 규격화되어 또다른 패키지 핀의 핀의 수용 단부내 하나의 패키지 핀의 하부 연장부 삽입이 상기 패키지 핀을 결합시키는 것을 특징으로 하는 전자 시스템.
  • 다수의 다수-핀 패키지 중에서 전자 회로를 분할하기 위한 방법에 있어서, 상기 전기 회로가 분할되어야 하는 서브-회로수를 결정하며, 상기 전자 회로를 각각 특정수의 논리 게이트와 신호 입력 및 신호출력을 갖는 적어도 두 개의 서브-회로로 분할하기 위해 상기 전자회로로 분할 변경을 인가하며, 상기 각각의 서브-회로를 상기 패키지의 대응하는 것에 부착시켜 상기 서브-회로이 각 신호 입력 및 신호출력이 상기 패키지 핀의 대응하는 것에 전기 접속되며, 상기 패키지 핀 중 선택된 것을 제거하며, 상기 패키지를 수직으로 적층시켜 상기 패키지 핀이 하나의 패키지의 선택된 신호 입력과 신호 출력을 상기 다수의 패키지중 또 다른 것의 선택된 입력 또는 신호 출력에 접속시키는 것을 특징으로 하는 방법.
  • 제5항에 있어서, 상기 서브-회로는 다수의 표준 본딩 패턴중 하나에 따라 접착된 필드 프로그래머블 게이트 어레이를 구비하는 것을 특징으로 하는 방법.
  • 제6항에 있어서, 상기 패키지 각각은 인접 패키지에 대해서 회전하는 것을 특징으로 하는 방법.
  • 제7항에 있어서, 상기 분할 변형은, 제거되어야 하는 상기 다수의 핀중 선택된 것을 지정하는 상기 다수의 패키지 각각에 대한 핀 맵을 발생하며, 상기 다수의 패키지가 적층되어야 하는 순서와 상기 패키지의 회전 방향성을 규정하기 위한 적층 맵을 발생하며, 상기 서브-회로가 적층된 수직 방식으로 상호 접속될 때 상기 전자회로의 작동을 확증하는 테스트 패턴을 발생하는 단계를 구비하는 것을 특징으로 하는 방법.
  • 제5항에 있어서, 수직으로 상호접속된 패키지의 상기 적층의 상기 신호 입력 신호 출력중 선택된 것을 전자 시스템에 결합시키기 위한 상호접속 수단을 구비하는 것을 특징으로 하는 방법.
  • 제9항에 있어서, 상기 상호 접속 수단은 상기 패키지중 하나의 신호 입력 및 신호 출력 상기 전자 시스템에 결합시키기 위해 사용된 전기 소켓을 구비하는 것을 특징으로 하는 방법.
  • 다수의 개별적으로 패키지된 서브-회로로 분할가능한, 전자회로를 하나의 전자 시스템에 수직으로 상호 접속하기 위한 방법에서, 상기 방법은, 1)상기 패키지된 서브-회로 중 하나의 신호 핀을 수신하기 위해 사용된 상기 전자 시스템 내에 하나의 장소를 제공하며, 2)상기 패키지 각각으로부터 다수의 패키지 핀중 선택된 것을 지정 및 제거하며, 3)분할 프로그램 도를 발생하며 상기 분할 프로그램도를 따라 상기 패키지를 수직으로 적층시키며, 4)열 파이프를 상기 패키지 적층의 상부에 더하며 5)상기 패키지 적층을 상기 위치로 삽입하는 단계를 구비하는 것을 특징으로 하는 방법.
  • 제11항에 있어서, 상기 패키지된 서브-회로가 상기 위치로 개별적으로 삽입되는 것을 특징으로 하는 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
  • 说明书全文

    필드 프로그래머블 게이트 어레이용 확장 구조(EXTENDED ARCHiTECTURE FOR FiELD PROGRAMMABLE GATE ARRAY)

    본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

    제1도는 네 개의 전기 결합된 핀 그리드 어레이(PGA) 패키지의 적층에 대한 개략적 상 투시도, 제2도는 제1도에 도시된 패키지의 적층에 대한 측면도, 제3도는 제1도의 적층된 방식으로 결합된 개별 패키지내에서 패키지된 네 개의 칩에 대한 부분 개략도.

    高效检索全球专利

    专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台,是提供专利分析,专利查询,专利检索等数据服务功能的知识产权数据服务商。

    我们的产品包含105个国家的1.26亿组数据,免费查、免费专利分析。

    申请试用

    分析报告

    专利汇分析报告产品可以对行业情报数据进行梳理分析,涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度,系统通过AI智能系统对图表进行解读,只需1分钟,一键生成行业专利分析报告。

    申请试用

    QQ群二维码
    意见反馈