【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）を実行する集積回路に関する。

【０００２】

【従来の技術】従来の集積回路（ＩＣ）は、単一の機能、あるいはソフトウェアプログラムによって規定される機能を実現していた。 しかし、何れの場合にもこのＩ
Ｃの設計に際しては、機能を実現する論理構造（logic
architecture）は固定されていた。 近年、その論理構造が製造後に変更できるような集積回路が開発されている。 例えば、プログラマブルロジック素子（ＰＬＤ）とフィールドプログラマブルゲートアレイ（ＦＰＧＡ）が開発され、その論理機能が使用者により確立されうる。
１つのＦＰＧＡを実現した回路が、例えば、米国特許第４８７０３０２号に開示されている。 図１において、従来のＦＰＧＡ構成が示されている。 この論理機能は、プログラマブル機能ユニット（ＰＦＵ）１００、１０１、
１０２、１０３で実行され、これらは構成可能な論理ブロック（Configurable Logic Blocks）とも称される。
各ＰＦＵは、様々な論理回路要素（ＡＮＤゲート、ＯＲ
ゲート、ＮＡＮＤゲート、ＮＯＲゲート、フリップフロップ、マルチプレクサ、レジスタ、ラッチ、３状態バッファ）を有し、これらは所望の論理機能、メモリ機能を実現するために、所望の装置内で接続されている。 例えば、典型的な論理機能は組み合わせ論理、加算器、カウンタ及び他のデータパス機能を有する。 さらに、またＰ
ＦＵ間の接続は必要により行うことができる。 ＰＦＵ間及びＰＦＵ内で所望の接続を行うために用いられるある種の手段は、フューズ、アンチフューズ及びプログラムレジスタ、または電気的に消去可能なプログラマブルリードオンリメモリ（ＥＥＰＲＯＭ）により制御されるパストランジスタを含む。

【０００３】図１に示すように、ＰＦＵは、ルーティングノード（R-nodes、ここでは導体グループ１０４、１
０５、１０６、１０７により示されている）により接続されている。 構成可能な相互接続点（Configurable Int
erconnect Points）を用いて、複数のＲノードを接続している。 このＣＩＰは、Ｃ−ブロック（１０８）とＳ−
ブロック（１０９）とにグループ分けされ、これらの機能は、以下の通りである。 その対称なレイアウトにより、ＦＰＧＡは、プログラマブル論理セル（Programmab
le Logic Cells）と称する回路の同一のブロックに分割される。 例えば、あるＰＬＣ（１２１）は、１個のＰＦ
Ｕ（１０１）と上記の関連ＲノードとＣＩＰとを含む。
集積回路の周囲には、プログラマブル入力／出力セル（１１１、１１２）が配置され、これらは「ＰＩＣ」と称される。 これらはボンドパッド（１１７、１１８、１
１９、１２０）を介して、集積回路の外部と通信する入力／出力ブロック（１１３、１１４、１１５、１１６）
を有する。

【０００４】現在のＦＰＧＡの構成においては、Ｒノードは、以下の２つのクラスに分類される。 アクセスＲノード（Access R-nodes） 入力Ｒノードと出力Ｒノードを用いて、信号をＰＦＵ、
またはプログラマブル入力／出力セル（ＰＩＣ）内へ、
あるいはそこから信号をやりとりする。 例えば、ＰＦＵ
１００に接続される導体グループ１０４、１０５は、ここではＰＦＵアクセスＲノードと称する。 信号をプログラマブル入力／出力セル（ＰＩＣ）とやりとりする入力Ｒノードと出力Ｒノードは、ＰＩＣアクセスＲノードと称する。

【０００５】ブロック間Ｒノード（Inter-Block R-node
s）：このブロック間Ｒノードを用いて、１つのブロックから他のブロックに信号をやりとりする。 例えば、導体グループ１０６は、Ｃ−ブロック１０８とＳ−ブロック１０９とを接続し、導体グループ１０７は、Ｓ−ブロック１０９とＣ−ブロック１１０とを接続する。

【０００６】アクセスＲノードとブロック間Ｒノードとの間の接続は、この２つのＲノードをＣＩＰ（バッファの有無に関係なく）と共に直接接続することにより行われる。 このタイプの接続は、接続ブロック（Ｃ−ブロック）と称する各ＰＬＣのブロックにグループ分けされる。 例えば、信号が、ＰＦＵ（１００）の出力である場合は、この信号は、出力ＰＦＵアクセスＲノード（グループ１０５内の）に出力されて、この２個のＲノードを直接接続するＣＩＰ（ブロック１１０内の）をターンオンすることにより、水平方向のブロック間Ｒノード（グループ１０７内の）上に出力できる。 同様に、信号がＰ
ＦＵ（１００）への入力である場合には、この信号は、
ブロック間Ｒノードから得られ、この２個のＲノードを直接接続するＣＩＰ（ブロック１１０内の）をターンオンすることにより、入力は、ＰＦＵアクセスＲノード上に現れる。 このブロック間Ｒノード間の接続は、この２
個のＲノードをＣＩＰ（バッファの有無に関係なく）により直接接続することにより行われる。 例えば、水平方向のブロック間Ｒノードはコーナーをターンオンして、
そして、垂直方向のブロック間Ｒノードに配置される。
これは、この２個のＲノードを直接接続するＣＩＰ上でターンオンすることにより達成される。 この種の接続はスイッチマトリックスブロック（Ｓ−ブロック）と称するＰＬＣ用のグループにグループ分けされる。

【０００６】図２は、Ｃ−ブロックとＳ−ブロック内の接続の達成方法の例を示す。 図２（Ａ）において、Ｃ−
ブロックが示されており、垂直方向のルーティング導体２０１と２０２は、水平方向のルーティング導体２０３
にＣＩＰ２０５と２０６の手段により選択的に接続されている。 同様に、垂直方向のルーティング導体２０１と２０２は、他の水平方向のルーティング導体２０４、２
０７、２０８、２０９、２１０により、他のＣＩＰにより接続されている。 図２（Ａ）に示すように、ＣＩＰ
は、ひし形で示されており、第１のソース／ドレイン領域は垂直導体に、第２のソース／ドレイン領域は水平導体に接続されるフィールド電解効果型トランジスタを含む。 このトランジスタのゲートは、抵抗（図示せず）あるいは所望の接続情報を記憶する他の手段により制御される。 ｎ−チャネルトランジスタの場合には、このトランジスタ上のゲート電圧がハイの場合には、トランジスタは導通し、２つの導体を接続する。 図面において、黒く塗りつぶしたひし形は、ＣＩＰが導通している場合を表す。 ゲート電圧がロウの場合には、このトランジスタは導通しない。 これは、塗りつぶしていないひし形で表される。 上記したようにこれらの接続は、別法として、
フューズ、アンチフューズでも実現できる。

【０００７】図２（Ｂ）において、Ｓ−ブロック２５０
が図示されている。 垂直方向導体２５１は水平方向導体２５３にトランジスタ２５７を介して、水平方向導体２
５４にはトランジスタ２５８を介して選択的に接続される。 同様に、垂直方向導体２６３は、水平方向導体２５
３、２５４にはトランジスタ２５９、２６８を介してそれぞれ選択的に接続される。 垂直方向導体２５１、２６
３は、トランジスタ２６２を介して選択的に接続される。 一方、水平方向導体２５３、２５４はトランジスタ２６１を介して選択的に接続される。 同様にして、垂直方向導体２５２と２６４と、水平方向導体２５５と２５
６は、他のトランジスタにより前述したのと類似の方法により、選択的に接続される。

【０００８】上記の構成の問題点は、ＣＩＰと共に接続されるべき各対のＲノードが必要な点である。 これらの各ＣＩＰは相当な大きさの要素からなるため、これによりＦＰＧＡのサイズが大きくなることである。 このようにサイズが大きくなることにより、ＦＰＧＡの構成は、
Ｒノードの多数の対間の接続のサブセットのみが可能となる点である。 しかし、Ｒノード間の接続の数を減らすことは、あるＦＰＧＡの設計上でルーティングすることが難しくなる。

【０００９】

【発明が解決しようとする課題】従って、本発明の目的は、より少ないＣＩＰを用いて、多数のＲノードを接続することができるようなＦＰＧＡのルーティング構成を提供することである。 また、このルーティング構成の全体のサイズが比較的小さいものを提供することである。

【００１０】

【課題を解決するための手段】本発明は、資源（例、トランジスタ）をルーティングする階層状のセットを有するフィールドプログラマブルゲートアレイである。 この設計においては、スイッチングＲノードと称されるＲノードの追加のセットが、信号をＲノード導体グループ間、あるいはグループ内でルーティングする。 例えば、
このスイッチングＲノードを用いて、アクセスＲノードとブロック間Ｒノードとを接続し、さらに、ブロック間Ｒノードの間を接続する。 一実施例においては、第１
（水平方向）のブロック間Ｒノードは、第２（垂直方向）のブロック間ＲノードにスイッチングＲノードにより接続される。 その結果、ブロック間Ｒノードの何れの間の直接接続が不要となり、この少ない直接接続に利点があり、特に、スピード向上に利点がある。 １つのアクセスＲノードから他のアクセスＲノードへの接続もまた可能で、その結果、あるＰＦＵにフィードバックを与え、あるいは隣接するプログラマブル論理セル内のＰＦ
Ｕを接続する。

【００１１】

【実施例】以下の説明は、ルーティング導体をプログラム上で接続する分散スイッチマトリックスを有するＦＰ
ＧＡに関する。 この分散スイッチマトリックスは、ここでは「スイッチングＲノード」と称する追加の導体のグループを含む。 このスイッチングＲノードは、ルーティング導体の１つを他の１つにプログラム上で接続する。
このようにして、導体間の直接接続が回避され、それによりプログラマブル相互接続素子の数を減らすことができる。 多くの場合において、水平方向のルーティング導体と垂直方向のルーティング導体の接続が提供されるが、他の方向のルーティング導体間の接続も可能である。

【００１２】図３に本発明の一実施例を示す。 このスイッチングマトリックスＲノード（３０５−３０７）は、
水平方向のセット＃１（導体３０１−３０４）と垂直方向のセット＃２（導体３０８−３１２）をターンオン（導通）する関連ＣＩＰ（３１３−３３０）により選択的に接続する。 例えば、このＲノード導体３０１と３１
０は、スイッチングＲノード導体３０７と導通状態のＣ
ＩＰ３１９、３２６により接続される。 同様に、Ｒノード導体３０３と３１１は、スイッチングＲノード導体３
０５と導通状態のＣＩＰ３１５、３２７により接続される。 同様に、Ｒノード導体３０４と３０９は、スイッチングＲノード導体３０６と導通状態のＣＩＰ３１８、３
２４により接続されている。 他のＣＩＰはターンオフ、
すなわち、非導通状態である。 各スイッチングＲノードは、少なくとも２個の関連ＣＩＰを有する。 少なくとも１個のＣＩＰがスイッチングＲノードをＲノードセット＃１内の少なくとも１本の導体に接続するために存在し、そして、少なくとも１個のＣＩＰが、このスイッチングＲノードをＲノードセット＃２内の少なくとも１本の導体に接続するために存在する。 このＲノードセット＃１と＃２は、ブロックアクセスＲノード、あるいはブロック間Ｒノードの何れかである。

【００１３】Ｒノードの３つの組が、２以上の導体レベル（層）で形成される。 このレベルは互いに絶縁された金属層である。 例えば、Ｒノードセット＃１は第１金属層で、Ｒノードセット＃２は第２金属層で、スイッチングＲノードは何れかのレベルに形成されている。 しかし、必要ならば１個の導体レベルのみを使用することができる。 例えば、１個の金属レベルをＲノード用に使用し、ポリシリコンのジャンパー（他の導体タイプ）を交差点に配置できる。 このＣＩＰは、下の半導体基板に形成され、Ｒノード導体によりウィンドウ開口及びレベル間バイアス（貫通導体）により接続可能である。 図３はこのスイッチングＲノードの論理を表しているが、物理的なレイアウトを意味しない。 例えば、図５のレイアウトにおいては、スイッチングＲノードは、垂直Ｒノード５１、５２を水平Ｒノード５０にＣＩＰ５３、５４、５
５により選択的に接続する導体セグメント５６を有する。 図６の別のレイアウトにおいては、スイッチングＲ
ノードは、垂直方向Ｒノード６１と６２水平方向Ｒノード６０にＣＩＰ６３、６４、６５により選択的に接続するスイッチングＲノード６６を表す。

【００１４】信号がＰＦＵの出力であるような本発明の応用においては、信号は、出力ＰＦＵアクセスＲノードに表れて、その後スイッチングＲノードに転送され、さらに、ブロック間Ｒノードに転送される。 信号が、ＰＦ
Ｕ入力の場合には、この信号はブロック間Ｒノードから取り出されて、スイッチングＲノードへ転送され、その後、さらに入力ＰＦＵアクセスＲノードに転送される。
複数のＰＦＵアクセスＲノードとブロック間ＲノードとがＣＩＰを介して、同一のスイッチングＲノードに接続できる場合には、より少ないＣＩＰを用いて、ＰＦＵアクセスＲノードとブロック間Ｒノードとの間の必要な接続を従来のＦＰＧＡよりも少なくて可能である。 様々な接続が可能であるが、各スイッチングＲノードは、一時に一信号のみを搬送する。 それ故に、現在の装置では、
複数のスイッチングＲノードを用いて、ＰＦＵアクセスＲノードとブロック間Ｒノードとの間の複数の接続が可能となる。 ２個のブロック間Ｒノードが接続されるような上記の例においては、ブロック間Ｒノードの一方の上の信号は、スイッチングＲノードに転送され、その後、
このスイッチングＲノードから他方のブロック間Ｒノードに転送される。 前と同様に、複数のブロック間Ｒノードを同一のスイッチングＲノードに接続すると、より少ない数のＣＩＰでもって、従来のＦＰＧＡの構造よりも、それらの間の必要な接続ができる。 １個のスイッチングＲノードに対し、複数の接続が可能なために、一時に１つの信号に対しては１個の接続のみが可能である。
それ故に、現在の装置においては、複数のスイッチングＲノードを用いて、ブロック間Ｒノードの２つのグループの間の複数の接続が可能である。

【００１５】第３のルーティング、すなわち、ＰＦＵフィードバックルーティングもスイッチングＲノードで実現できる。 これは出力アクセスＲノードをスイッチングＲノードに接続し、その後、このスイッチングＲノードを入力アクセスＲノードに接続する。 このようにして、
ＰＦＵ間のルーティングは異なるＰＦＵ間のルーティングを行う。 このスイッチングＲノードが実際にスイッチングＲノードの同一のセットの場合には、これらのスイッチングＲノードは３つの機能、すなわち、（１）ＰＦ
Ｕアクセスノードからブロック間Ｒノードへのルーティング、（２）ブロック間Ｒノードからブロック間Ｒノードへのルーティング、（３）ＰＦＵフィードバックルーティングの３つの機能を有する。 かくして、このブロック間Ｒノードは、スイッチングＲノードの３個のセット（言い替えると、ルーティングの各タイプに対する１つのセット）に接続する必要はなく、さらに、ＣＩＰの数を減らすことができる。 これにより、スイッチングＲノードは同時に３つの機能を全てを実行できる。 図４は１
個のスイッチングＲノードがある信号用の同時に３つのタイプの接続を行う構成を示す。 本発明に関して用いたように「ブロック」はあるＰＦＵ（すなわち、入力／出力セル）とアクセスＲノードとは、直接それに接続されているものと考える。 それ故に、ブロック間Ｒノードは、２個のＰＦＵの間の接続をそれらの関連アクセスＲ
ノードを介して行う。 複数のブロック間Ｒノードは、前記の接続を行うために、垂直方向のブロック間Ｒノードを水平方向のブロック間Ｒノードに接続する時に関係してくる。

【００１６】図４において、水平方向のブロック間Ｒノード４００−４０３と垂直方向のブロック間Ｒノード４
０４−４０７は、スイッチングＲノード４０８−４１０
と関連ＣＩＰにより選択的に接続される。 例えば、ブロック間Ｒノード４００と４０４は、スイッチングＲノード４０９を介して接続され、ブロック間Ｒノード４０１
と４０６は、スイッチングＲノード４０８を介して接続される。 それ故に、このスイッチングＲノードは、ブロック間Ｒノードを選択的に接続する上記の機能を提供する。 入力アクセスＲノード４１４と出力アクセスＲノード４１２は、共にブロック間Ｒノード４００と４０４とにスイッチングＲノード４０９を介して接続される。 同様に、出力アクセスＲノード４１２は、ブロック間Ｒノード４０３にスイッチングＲノード４１０を介して接続される。 そして、このスイッチングＲノード４１０は、
ＰＦＵ４１１のアクセスＲノードをブロック間Ｒノードに選択的に接続する機能を提供する。 このスイッチングＲノード４０９は、ＰＦＵ出力アクセスＲノード４１２
をＰＦＵ入力アクセスＲノード４１４に接続して、ＰＦ
Ｕフィードバックを形成する。 かくして、スイッチングＲノード４０９は、同時に３つの機能を実行する。 さらに、他の接続も可能で図４に示した非導通ＣＩＰにより可能である。

【００１７】現在実行しているものにおいては、このスイッチングＲノードは、５個のＲノードからなる４つの組に分割される。 それらは、ＰＬＣの各コーナーに１つづつある。 Ｒノードのこれらのセットの各々は、ＰＬＣ
の各コーナーにあるブロック間Ｒノードを接続し、そのコーナーのブロック間ＲノードをＰＦＵアクセスＲノードに接続し、またこのＰＦＵアクセスＲノードを互いに接続する。 例えば、出力ＰＦＵアクセスＲノードは、入力ＰＦＵアクセスＲノードに接続されて、ＰＦＵにフィードバックされる。 各グループのこのスイッチングＲノードは、４個のデータ導体を含み、データのニブル（４
ビット）をユーザに提供し、ＰＬＣの各コーナーに接続される１個（または複数）の制御導体も有する。 複数本（例、８本）の４本のデータ導体を有するＲノードのグループは、ある応用例においては利点が有する。 しかし、グループの数とグループ当たりのビットの数は如何なるものでも良い。 プログラマブル入力／出力セル（図１の１１１、１１２）に接続されるこのＲノードは、Ｐ
ＦＵアクセスＲノードとブロック間Ｒノードに対するのと同様にスイッチングＲノードで相互接続される。

【００１８】図８において、２個の隣接するプログラマブル論理セル８０１と８０２が図示されている。 それらは水平方向のブロック間Ｒノード（８０５−８０６と８
１５−８１６）と垂直方向のブロック間Ｒノード（８０
７−８０８と８１７−８１８）とを有する。 さらに、各ＰＬＣは、ＰＦＵアクセスＲノード（８１１−８１２と８２１−８２２）を有する。 また、各ＰＬＣが以下のように選択的に接続するスイッチングＲノード（８０９−
８１０と８１９−８２０）とを有する。 （１） ＰＦＵアクセスＲノードを水平方向及び垂直方向のブロック間Ｒノードへの接続。 （２） 水平方向及び垂直方向のブロック間Ｒノードの相互接続。 （３） フィードバックをするためのあるＰＬＣ内のＰ
ＦＵアクセスＲノード間の接続。 さらに、２つの異なるＰＬＣからのスイッチングＲノードは、ＣＩＰ８１３と８１４により互いに選択的に接続可能である。 これは隣接するＰＬＣ間の直接信号パスが可能になり、この場合、ブロック間Ｒノードを使用せずに動作スピードを上げることができる。 さらに、他の使用者のために、ブロック間Ｒノードをあけておくことができる。

【００１９】スイッチングＲノードは、図４と８に示され、あるＰＬＣの１つのコーナーにのみ接続され、一般的な場合には、さらに、スイッチングＲノードは他のコーナーにも接続され、その結果、各ＰＬＣの全ての４個のコーナーにおいては、対称接続系が提供できる。 このスイッチングＲノードは、このアレイの２つの異なる軸（水平方向及び垂直方向）に沿って、ブロック間Ｒノード間の接続を提供するが、これは必ずしも必要ではない。 例えば、図７はスイッチングＲノード７１が同一軸（水平方向）の導体７２−７５を選択的に接続できる場合を示している。 特に、導通したＣＩＰ７６と７９は、
Ｒノード７２と７５との間の接続を提供する。 Ｒノードが異なる軸に沿って配置されていても、それらは直交する必要はない。 例えば、Ｒノードの２つのグループは互いに直交する軸に沿って配置される。 しかし、多くの場合軸の１つはＰＦＵのアレイの主軸と同一である。

【００２０】

【発明の効果】以上述べたように、本発明の配線の接続構成は、従来のものに比較して、プログラム上でその接続及び切断ができ、極めて有用なゲートアレイシステムを提供することができる。

【図面の簡単な説明】

【図１】従来のＦＰＧＡのルーティング回路を表す図。

【図２】従来のＣ−ブロックルーティングとＳ−ブロックルーティングを表す図。

【図３】本発明の一実施例によるスイッチングマトリックスを表す図。

【図４】本発明の他の実施例によるスイッチングマトリックスを表す図。

【図５】スイッチングＲノードを実現する導体のレイアウトを表す図。

【図６】スイッチングＲノードを実現する導体のレイアウトを表す図。

【図７】スイッチングＲノードを実現する導体のレイアウトを表す図。

【図８】隣接するプログラマブル論理セル内の２個のスイッチングＲノードの接続を表す図である。

【符号の説明】

１００、１０１、１０２、１０３ プログラマブル機能ユニットのアレイ ３０１、３０２、３０３、３０４ 第１のルーティング導体 ３０８、３０９、３１０、３１１、３１２ 第２のルーティング導体 ３１３…３１６、３１９…３３０ プログラマブル相互接続手段 ３０５、３０６、３０７ 第３のルーティング導体

フロントページの続き (72)発明者 バリー ケビン ブリットン アメリカ合衆国、18078 ペンシルベニア、 リハイ カウンテイ、シュネックスビル、 モホーク ドライブ 5072 (72)発明者 ドワイト ダグラス ヒル アメリカ合衆国、94070 カリフォルニア、 サン マテオ カウンテイ、 サン カ ルロス、 ベスト コート 718 (72)発明者 ウイリアム アンソニー オズワルド アメリカ合衆国、18104 ペンシルベニア、 リハイ カウンテイ、アレンタウン、ロン レイン 223