一种半导体器件及其制作方法和电子装置
阅读：0发布：2020-11-27
专利汇可以提供一种半导体器件及其制作方法和电子装置专利检索，专利查询，专利分析的服务。并且本 发明 提供一种 半导体 器件及其制作方法和 电子 装置，所述制作方法包括：提供器件 晶圆 ，所述器件晶圆包括衬底以及形成在衬底 正面 的正面结构；提供 支撑 晶圆，通过胶粘层将所述支撑晶圆和所述器件晶圆的正面进行临时键合；对所述器件晶圆的背面进行减薄；在所述器件晶圆的背面形成集电区；在所述集电区的表面形成集 电极 ，其中所述集电极为成膜 温度 低于200℃的 合金 ；进行解键合，以使所述器件晶圆和所述支撑晶圆分离。根据本发明的制作方法，采用成膜温度低于200℃的集电极，同时不需要合金化处理，即可实现集电极与集电区之间良好的欧姆 接触 。可以避免使用价格高昂的Taiko晶圆，降低生产成本，保证器件晶圆的安全传输而不出现碎裂的问题，进而提高良品率。，下面是一种半导体器件及其制作方法和电子装置专利的具体信息内容。
1.一种半导体器件的制作方法，包括：
提供器件晶圆，所述器件晶圆包括衬底以及形成在衬底正面的正面结构；
提供支撑晶圆，通过胶粘层将所述支撑晶圆和所述器件晶圆的正面进行临时键合；
对所述器件晶圆的背面进行减薄；
在所述器件晶圆的背面形成集电区；
在所述集电区的表面形成集电极，其中所述集电极为成膜温度低于200℃的合金；
进行解键合，以使所述器件晶圆和所述支撑晶圆分离。
2.根据权利要求1所述的制作方法，其特征在于，所述集电极的材料选自Cr/Au或Cr/Ag/Au。
3.根据权利要求1所述的制作方法，其特征在于，在形成所述集电区之前还包括在所述衬底内形成漂移区的步骤。
4.根据权利要求3所述的制作方法，其特征在于，在形成所述集电区之前，还包括在所述漂移区和所述集电区之间形成缓冲区的步骤。
5.根据权利要求3或4所述的制作方法，其特征在于，所述漂移区和所述集电区具有不同的掺杂类型，所述集电区和所述缓冲区具有不同的掺杂类型。
6.根据权利要求4所述的制作方法，其特征在于，所述漂移区为N型轻掺杂，所述集电区为P型重掺杂，所述缓冲区为N型重掺杂。
7.根据权利要求1所述的制作方法，其特征在于，在形成所述集电极之前还包括以下步骤：
在所述集电区的表面上形成Ti金属层；
进行退火处理；
对所述器件晶圆进行预清洗。
8.根据权利要求7所述的制作方法，其特征在于，所述退火处理为激光退火处理。
9.根据权利要求7所述的制作方法，其特征在于，所述Ti金属层的厚度为200～2000埃。
10.根据权利要求1所述的制作方法，其特征在于，所述制作方法不包括对所述集电极进行合金化处理的步骤。
11.根据权利要求1所述的制作方法，其特征在于，减薄后所述器件晶圆的厚度范围为
50～200μm。
12.一种半导体器件，其特征在于，包括：
衬底以及形成于所述衬底正面的正面结构；
在所述衬底的背面形成有集电区，在所述集电区的表面上形成有集电极，其中所述集电极为成膜温度低于200℃的合金。
13.根据权利要求12所述的半导体器件，其特征在于，所述集电极的材料选自Cr/Au或Cr/Ag/Au。
14.根据权利要求12所述的半导体器件，其特征在于，在形成所述集电极后没有对其进行合金化处理。
15.根据权利要求12所述的半导体器件，其特征在于，在所述集电区的上方形成有缓冲区，在所述缓冲区的上方形成有漂移区。
16.根据权利要求12所述的半导体器件，其特征在于，所述半导体器件为绝缘栅双极型晶体管。
17.一种电子装置，其特征在于，包括如权利要求12-16任一项所述的半导体器件。
一种半导体器件及其制作方法和电子装置
技术领域
[0001] 本发明涉及半导体技术领域，具体而言涉及一种半导体器件及其制作方法和电子装置。
背景技术
[0002] 在半导体技术中,绝缘栅双极型晶体管(Insulated Gate Bipolar Transistor，简称IGBT)是由双极型三极管(BJT)和绝缘栅型场效应管(MOSFET)组成的复合全控型电压驱动式功率半导体器件,兼有MOSFET的高输入阻抗和电力晶体管(即巨型晶体管，简称GTR)的低导通压降两方面的优点，因此，IGBT作为一种必须的开关器件被广泛的应用在变频器和逆变器等电路结构中。
[0003] 出于降低能量损失及提高散热性等目的，往往需要对IGBT器件进行减薄，然而晶圆越薄其在不同工序间传输和加工过程中就更易发生碎裂和变形，目前对于减薄的晶圆有两种处理方法：一种是Disco的Taiko晶圆(Wafer)方法；Taiko研磨工艺方式为薄硅片的研磨方式之一，其特点是仅研磨硅片中心部分，而在硅片边缘留3mm-5mm的区域不做研磨，从而在硅片边缘形成一个比器件硅片厚度要厚得多的支撑环，从而薄硅片可以在后续的传送，制造和搬运中不发生形变和破裂。然而此种方法的费用比较高，会增加生产成本。
[0004] 另一种方法是临时键合/解键合(temporary bonding/de-bonding)的方法；但是此种方法在减薄的硅片上制作双面工艺时，工艺难度很大，特别是在背面金属的合金化制程时，温度过高，可能导致正面的临时键合(Temporary Bonding)的胶粘剂(glue)失效，导致不能对晶圆进行操作。
[0005] 因此，为了解决上述技术问题，有必要提出一种新的半导体器件的制作方法。
发明内容
[0006] 在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
[0007] 为了克服目前存在的问题，本发明实施例一提供一种半导体器件的制作方法，包括：
[0008] 提供器件晶圆，所述器件晶圆包括衬底以及形成在衬底正面的正面结构；
[0009] 提供支撑晶圆，通过胶粘层将所述支撑晶圆和所述器件晶圆的正面进行临时键合；
[0010] 对所述器件晶圆的背面进行减薄；
[0011] 在所述器件晶圆的背面形成集电区；
[0013] 进行解键合，以使所述器件晶圆和所述支撑晶圆分离。
[0014] 进一步，所述集电极的材料选自Cr/Au或Cr/Ag/Au。
[0015] 进一步，在形成所述集电区之前还包括在所述衬底内形成漂移区的步骤。
[0016] 进一步，在形成所述集电区之前，还包括在所述漂移区和所述集电区之间形成缓冲区的步骤。
[0017] 进一步，所述漂移区和所述集电区具有不同的掺杂类型，所述集电区和所述缓冲区具有不同的掺杂类型。
[0018] 进一步，所述漂移区为N型轻掺杂，所述集电区为P型重掺杂，所述缓冲区为N型重掺杂。
[0019] 进一步，在形成所述集电极之前还包括以下步骤：
[0020] 在所述集电区的表面上形成Ti金属层；
[0021] 进行退火处理；
[0022] 对所述器件晶圆进行预清洗。
[0023] 进一步，所述退火处理为激光退火处理。
[0024] 进一步，所述Ti金属层的厚度为200～2000埃。
[0025] 进一步，所述制作方法不包括对所述集电极进行合金化处理的步骤。
[0026] 进一步，减薄后所述器件晶圆的厚度范围为50～200μm。
[0027] 本发明实施例二提供一种半导体器件，包括：
[0028] 衬底以及形成于所述衬底正面的正面结构；
[0029] 在所述衬底的背面形成有集电区，在所述集电区的表面上形成有集电极，其中所述集电极为成膜温度低于200℃的合金。
[0030] 进一步，所述集电极的材料选自Cr/Au或Cr/Ag/Au。
[0031] 进一步，在形成所述集电极后没有对其进行合金化处理。
[0032] 进一步，在所述集电区的上方形成有缓冲区，在所述缓冲区的上方形成有漂移区。
[0033] 进一步，所述半导体器件为绝缘栅双极型晶体管。
[0034] 本发明实施例三提供一种电子装置，包括上述的半导体器件。
[0035] 综上所述，根据本发明的制作方法，采用成膜温度低于200℃的集电极，同时不需要合金化处理，即可实现集电极与集电区之间良好的欧姆接触。可以避免使用价格高昂的Taiko晶圆，降低生产成本。另外，由于不用使用高温合金化的步骤，不会出现在高温下胶粘层失效的问题，支撑晶圆和减薄后的器件晶圆仍然处于键合状态，可以保证器件晶圆的安全传输而不出现碎裂的问题，进而提高良品率。附图说明
[0036] 本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
[0037] 附图中：
[0039] 图2A-2H示出了根据本发明实施例一的方法依次实施所获得器件的剖面示意图；
[0040] 图3示出了本发明实施例一中方法依次实施步骤的流程图；
[0041] 图4示出了本发明实施例二的IGBT器件的剖面示意图。
具体实施方式
[0042] 在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
[0043] 应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
[0044] 应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
[0045] 空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
[0046] 在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
[0047] 为了彻底理解本发明，将在下列的描述中提出详细的结构及步骤，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
[0048] 参考图1对现有IGBT背面制程做进一步描述。
[0050] 步骤2，提供支撑晶圆，通过胶粘层(glue)，对器件晶圆和支撑晶圆进行临时键合；
[0051] 步骤3，进行背部Taiko研磨，以减薄器件晶圆；
[0052] 步骤4，在器件晶圆背面形成光罩，并分别依次进行N型离子注入和P型离子注入，以形成P+集电区和N型缓冲区；
[0053] 步骤5，在P+集电区的表面上沉积金属Ti层；
[0055] 步骤7，使用第一标准溶液SC1进行预清洗步骤，以去除集电区表面的金属Ti层和硅化钛；
[0056] 步骤8，进行解键合，去除支撑晶圆；
[0057] 步骤9，在器件晶圆背面沉积金属层作为背电极，背电极的材料为Al/Ti/NiV/Ag，其中Al为欧姆接触电阻，还可以通过直接沉积Al和Si合金替换单纯的Al层沉积，Ti为NiV的阻挡层，NiV为与焊球接触金属，Ag为NiV的保护层，防止NiV氧化；
[0058] 步骤10，进行合金化工艺，来降低Al和Si衬底的接触电阻，以及合金电阻；
[0059] 步骤11，IGBT芯片安装；
[0060] 步骤12，滴焊球。
[0061] 目前的IGBT背面金属普遍使用的是Al/Ti/NiV/Ag，其中Al为欧姆接触电阻，Ti为NiV的阻挡层，NiV为与焊球接触金属，Ag为NiV的保护层，防止NiV氧化，这四层金属，成膜温度高，且需要300度以上的温度进行合金化，来降低Al和Si衬底的接触电阻，以及合金电阻。
[0062] 为了增加减薄厚晶圆的可操作性，往往需要在器件晶圆的正面通过胶粘层临时键合一支撑晶圆，而胶粘层耐高温性差，需要在背部制程工艺中控制工艺温度在250℃以下，才能不会使胶粘层失效。
[0063] 但是目前在减薄的硅片上制作双面工艺时，工艺难度很大，特别是在背面金属的合金化制程时，温度过高，可能导致正面的临时键合(Temporary Bonding)的胶粘剂(glue)失效，导致不能对晶圆进行操作。如果在此时使用Taiko晶圆，虽然能保证对晶圆进行正常操作，但是其费用比较高。
[0064] 鉴于上述问题的存在，本发明提出了一种新的半导体器件的制作方法。
[0065] 实施例一
[0066] 下面，参照图2A-图2H和图3对本发明实施例的方法进行详细描述。
[0067] 其中图2A-图2H示出了本发明实施例的方法依次实施所获得器件的剖面示意图；图3示出了本发明实施例的方法依次实施的工艺流程图。
[0068] 首先，如图2A所示，提供器件晶圆20，所述器件晶圆包括衬底200，所述衬底200可以为以下所提到的材料中的至少一种：硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)以及绝缘体上锗化硅(SiGeOI)等。进一步地，所述衬底还可以为N型衬底或P型衬底。还可以为N型轻掺杂衬底。
[0069] 在衬底中形成隔离结构，所述隔离结构为浅沟槽隔离(STI)结构或者局部氧化硅(LOCOS)隔离结构。所述半导体衬底中还形成有各种阱(well)结构及衬底表面的沟道层。还包括形成于所述衬底正面的正面结构，例如基区、发射区、栅极氧化层、栅极和发射极201。
[0070] 接着，如图2B所示，提供支撑晶圆30，进行临时键合，以将所述支撑晶圆30与器件晶圆20的正面接合；对所述器件晶圆20的背面进行减薄。
[0071] 具体地，所述支撑晶圆30可以为硅晶圆、玻璃或者陶瓷材料。用于对器件晶圆起支撑作用，便于对器件晶圆的背面进行操作。
[0072] 在一个示例中，通过胶粘层202将所述支撑晶圆和器件晶圆正面进行临时键合。胶粘层202可以是但不限于是有机高分子材料或可紫外变性的有机材料。
[0073] 对所述器件晶圆20的背面进行减薄。在该步骤中，所述减薄方法可以选用本领域常用的方法，例如可以采用机械研磨、化学机械抛光(CMP)、化学腐蚀、等离子刻蚀等方法。可选地，减薄后器件晶圆20的厚度范围为50～200μm。
[0074] 接着，如图2C所示，在器件晶圆20的背面形成集电区204。
[0075] 在一个示例中，在形成所述集电区204之前，还包括对衬底200背部进行离子注入，在衬底200内形成漂移区的步骤，具体地，先在衬底背面形成图案化的光刻胶，以图案化的光刻胶为掩膜进行离子注入，在衬底内形成漂移区，最后去除图案化的光刻胶。可选地，所述漂移区为N-漂移区。
[0076] 示例性地，在衬底200背面形成集电区的步骤包括：在衬底背面形成图案化的光刻胶层，以所述图案化的光刻胶层为掩膜，进行离子注入，以在衬底的背面形成集电区204，其中集电区204的表面与衬底的背部表面齐平，最后去除图案化的光刻胶层。集电区和漂移区具有不同的掺杂类型，例如漂移区为N型轻掺杂，集电区为P型重掺杂。
[0077] 进一步地，若预定形成IGBT器件为穿通型器件，还需在集电区204和漂移区之间形成缓冲区203，可通过对衬底背面进行离子注入的方式实现，通过控制注入的能量控制离子注入的深度。其中，所述缓冲区203与集电区204具有不同的掺杂类型，例如当集电区为P型重掺杂时，缓冲区可为N型重掺杂。
[0078] 接着，如图2D所示，在集电区204的表面上形成Ti金属层205，并进行退火处理。
[0079] 形成所述Ti金属层205的方法可以选用任何已知的沉积技术，例如各种类型的CVD(如金属有机CVD、脉冲CVD等)、物理气相沉积(PVD)、溅射或电镀等。可选地，所述Ti金属层的厚度为200～2000埃。
[0080] 进行退火处理的目的在于激活前述步骤中器件晶圆背面注入的离子。在一个示例中，所述退火处理为激光退火处理，以激活器件晶圆中注入的离子。同时退火处理还可以使部分Ti原子扩散进入集电区的表面形成硅化钛合金。
[0081] 接着，如图2E所示，对器件晶圆20进行预清洗。由于激光退火使部分Ti原子扩散进入集电区的表面而形成硅化钛，而硅化钛比较脆，会对器件产生负面影响，因此需要被去除。本实施例中，采用第一标准溶液(SC1)进行所述预清洗步骤，以完全去除集电区204表面的金属Ti层和硅化钛。
[0082] 接着，如图2F所示，在所述集电区204的表面形成集电极206，其中所述集电极206为成膜温度低于200℃的合金。
[0083] 可选地，所述集电极的材料选自Cr/Au或Cr/Ag/Au或其它成膜温度低于200℃的合金。形成所述集电极206的方法可以选用任何已知的沉积技术，例如各种类型的CVD(如金属有机CVD、脉冲CVD等)、物理气相沉积(PVD)、溅射或电镀等。由于本实施例中集电极的成膜温度低于200℃，同时不需要合金化处理，即可实现集电极与集电区之间良好的欧姆接触。通过选用成膜温度低的集电极，可以避免使用价格高昂的Taiko晶圆，降低生产成本。另外，在此步骤时，由于不用使用高温合金化的步骤，不会出现在高温下胶粘层失效的问题，支撑晶圆和减薄后的器件晶圆仍然处于键合状态，可以保证器件晶圆的安全传输而不出现的碎裂的问题。
[0084] 接着，如图2G所示，进行解键合，以使所述器件晶圆和支撑晶圆分离。
[0085] 具体地，可采用本领域技术人员熟知的任何解键合的方法，分离器件晶圆和支撑晶圆，例如，高温加热使胶粘层变性失去粘性，再机械分离器件晶圆和支撑晶圆。
[0086] 最后，如图2H所示，安装器件晶圆，并在集电极206上形成焊球207。焊球207的形成方法可采用本领域技术人员熟知的任何方法，在此不作具体限制。
[0087] 综上所述，根据本发明的制作方法，采用成膜温度低于200℃的集电极，同时不需要合金化处理，即可实现集电极与集电区之间良好的欧姆接触。可以避免使用价格高昂的Taiko晶圆，降低生产成本。另外，由于不用使用高温合金化的步骤，不会出现在高温下胶粘层失效的问题，支撑晶圆和减薄后的器件晶圆仍然处于键合状态，可以保证器件晶圆的安全传输而不出现碎裂的问题，进而提高良品率。
[0088] 实施例二
[0089] 参考图4对本发明实施例的IGBT器件做进一步说明。
[0090] 本发明实施例提供一种采用实施例一中方法制作的绝缘栅双极型晶体管，包括：
[0091] 衬底400以及形成于所述衬底400正面的正面结构。所述衬底400可以为以下所提到的材料中的至少一种：硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)以及绝缘体上锗化硅(SiGeOI)等。进一步地，所述衬底400还可以为N型衬底或P型衬底，还可以为N型轻掺杂衬底。
[0092] 在衬底中形成隔离结构，所述隔离结构为浅沟槽隔离(STI)结构或者局部氧化硅(LOCOS)隔离结构。所述半导体衬底中还形成有各种阱(well)结构及衬底表面的沟道层。还包括形成于所述衬底400正面的正面结构，例如基区、发射区、栅极氧化层、栅极和发射极401。
[0093] 在所述衬底400的背面形成有集电区402。进一步地，在所述集电区402的上方形成有缓冲区403，在所述缓冲区的上方形成有漂移区。集电区和漂移区具有不同的掺杂类型，例如漂移区为N型轻掺杂，集电区为P型重掺杂。所述缓冲区402与集电区403具有不同的掺杂类型，例如当集电区为P型重掺杂时，缓冲区可为N型重掺杂。
[0094] 在所述集电区402的表面上形成有集电极404，其中所述集电极403为成膜温度低于200℃的合金。
[0095] 可选地，所述集电极404的材料选自Cr/Au或Cr/Ag/Au。
[0096] 示例性地，在形成所述集电极404后没有对其进行合金化处理。
[0097] 综上所述，根据本发明的半导体器件，其集电极未经过合金化处理即可与集电区形成良好接触，因此本发明的半导体器件具有优异的性能和可靠性。
[0098] 实施例三
[0099] 本发明还提供一种电子装置，其包括上述半导体器件。
[0100] 由于包括的半导体器件具有优异的性能和可靠性，该电子装置同样具有上述优点。
| 标题 | 发布/更新时间 | 阅读量 |
|---|---|---|
| 超结MOSFET及其制造方法和复合半导体装置 | 2020-07-31 | 1 |
| 基于层次结构的无线传感器网络时间同步方法 | 2021-03-26 | 0 |
| 基于平面微谐振器的光化学传感器和光学生物传感器 | 2022-06-09 | 0 |
| 晶体管、放大器电路和集成电路 | 2021-01-22 | 2 |
| 射频横向双扩散场效应晶体管及其制造方法 | 2021-07-30 | 2 |
| Lateral DMOS transistor having reduced surface field | 2022-08-12 | 1 |
| 一种IGBT器件 | 2021-06-10 | 2 |
| 고전압 트랜지스터 형성방법 | 2022-09-08 | 0 |
| 半導体装置 | 2020-08-28 | 1 |
| 埋め込みゲート型炭化珪素静電誘導トランジスタおよびその製造方法 | 2021-11-23 | 0 |
高效检索全球专利专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台，是提供专利分析，专利查询，专利检索等数据服务功能的知识产权数据服务商。
我们的产品包含105个国家的1.26亿组数据，免费查、免费专利分析。
分析报告
专利汇分析报告产品可以对行业情报数据进行梳理分析，涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度，系统通过AI智能系统对图表进行解读，只需1分钟，一键生成行业专利分析报告。
QQ群二维码
意见反馈
意见反馈