技术领域
[0001] 本
发明涉及
半导体器件技术领域，涉及GaN异质结功率场效应管。
背景技术
[0002] 作为第三代
宽禁带半导体的典型代表，氮化镓(GaN)具有很多优良的特性：高临界6 2
击穿
电场(～3.5×10 V/cm)、高
电子迁移率(～2000cm /vs)、高的二维电子气(2DEG)浓度(～1013cm-2)和良好的高温工作能
力等。基于AlGaN/GaN异质结的高电子迁移率晶体管(HEMT)(或异质结
场效应晶体管HFET，调制掺杂场效应晶体管MODFET，以下统称为HEMT器件)已经应用于无线通信、卫星通信等射频/
微波领域中。另外，基于宽禁带GaN材料的该类器件具有关态耐压或反向阻断
电压高、正向导通
电阻低、工作
频率高、效率高等特性，可以满足系统对半导体器件更大功率、更高频率、更小体积、更低功耗和更能忍受恶劣工作环境的要求。
[0003] 场效应管在半导体领域占有极其重要的地位。近年来，基于GaN异质结材料的场效应管已经取得了较大发展。然而，传统的GaN异质结场效应管多为横向结构，在器件关断状态下，电压主要由栅极与漏极之间的漂移区承受，由于电场在漂移区分布不均匀，电场峰值会出现在靠近漏端的栅极边缘，导致器件提前击穿，诱发
电流崩塌，从而无法发挥GaN异质结器件所具有的高工作频率、低导通电阻与高耐压的优势。在大功率的电力电子系统中，一般会选择续流
二极管并联在
开关管两端，以防止
电路中所产生的感应电动势击穿或者烧毁开关管。然而，分立的
续流二极管不仅增加了系统的体积和成本，而且增加了寄生电容与寄生电感，从而导致
开关损耗增大。传统的GaN
PN结二极管由于开启电压过大，且P型GaN的空穴迁移率过低，并不适合作为续流二极管使用。因此开发一种可逆导工作的纵向GaN异质结场效应管对于实际应用具有重要意义。
发明内容
[0004] 本发明所要解决的，就是针对上述传统GaN异质结功率场效应管存在的问题，提出了一种垂直结构的GaN异质结逆导型场效应管。工作在正向开关状态时，该器件具有导通电阻低，饱和电流大，关态耐压和工作频率高的优势；在逆导工作状态下时，该器件具有开启电压低、导通电阻低，反向耐压大和反向恢复时间短的优势。
[0005] 本发明解决上述技术问题所采用的技术方案是：一种GaN异质结逆导场效应管，本发明为左右对称结构，包括GaN N型重掺杂衬底1，位于衬底1上的GaN轻掺杂N型漂移区2，位于所述轻掺杂N型漂移区2上的AlMN层5，所述N型漂移区2和AlMN层5构成异质结，所述N型漂移区2中设置有P型基区3，位于所述P型基区之间的JFET区12，位于所述P型基区3与所述AlMN层5之间的
沟道区9，与形成欧姆
接触的源
电极4，位于所述AlMN层上的P型GaN栅区6，位于所述P型GaN栅区6下方的凹槽13，位于所述P型GaN栅区6上方的栅电极7，位于AlMN层5上方的肖特基
阳极8，位于所叙AlMN层上方的
钝化层10，所述GaN N型重掺杂衬底1下方的漏电极11。
[0006] 本发明总的技术方案，引入P型GaN栅与P型GaN基区来降低异质结界面的二维电子气(2DEG)浓度实现
阈值电压的调制从而获得较高的阈值电压；利用P型背势垒与N型漂移区所形成的GaN基PN结来承受关态电压，降低关态漏电；利用不同
功函数金属与AlMN势垒层接触所形成的不同肖特基势垒高度调制逆导二极管的开启电压。需要指出的是，P型栅区下方的AlMN势垒层的厚度、AlMN势垒层的Al组分，或是AlMN势垒层中有掺杂以及掺杂的分布不同时，要实现同样阈值电压所对应的栅区与背势垒区的掺杂浓度会有所不同。
[0007] 具体的，所述AlMN层5中M为Ga、In和Ga与In的混合物中的一种。
[0008] 具体的，所述肖特基源极8下方的AlMN势垒层5的厚度大于10nm。
[0009] 具体的，所述
钝化层10为SiO2、Si3N4、AlN、Al2O3、MgO和HfO2中的一种。
[0010] 本发明的有益效果为，工作在正向开关状态时，该器件具有导通电阻低，饱和电流大，关态耐压和工作频率高的优势；工作在逆导整流状态时，该器件具有开启电压低、导通电阻低，反向耐压大和反向恢复时间短的优势，同时其制造工艺与传统横向GaN异质结HEMT器件兼容，减小了分立器件带来的开关损耗，提高了电力
电子电路系统的效率和
稳定性。
附图说明
[0011] 图1为本发明GaN异质结逆导场效应管的结构示意图；
[0012] 图2为本发明GaN异质结逆导场效应管的工艺流程中
外延生长N型漂移区示意图；
[0013] 图3为本发明GaN异质结逆导场效应管的工艺流程中选择性外延生长P型GaN基区示意图；
[0014] 图4为本发明GaN异质结逆导场效应管的工艺流程中外延生长JFET区与沟道区的示意图；
[0015] 图5为本发明GaN异质结逆导场效应管的工艺流程中外延生长AlMN势垒层形成2DEG沟道的示意图；
[0016] 图6为本发明GaN异质结逆导场效应管的工艺流程中
刻蚀AlMN势垒层的示意图；
[0017] 图7为本发明GaN异质结逆导场效应管的工艺流程中再生长AlMN势垒层的示意图；
[0018] 图8为本发明GaN异质结逆导场效应管的工艺流程中外延生长P型GaN层的示意图；
[0019] 图9为本发明GaN异质结逆导场效应管的工艺流程中刻蚀P型GaN层形成P型GaN栅的示意图；
[0020] 图10为本发明GaN异质结逆导场效应管的工艺流程中外延生长钝化层的示意图；
[0021] 图11为本发明GaN异质结逆导场效应管的工艺流程中形成源极
欧姆接触的示意图；
[0022] 图12为本发明GaN异质结逆导场效应管的工艺流程中形成金属栅电极的示意图；
[0023] 图13为本发明GaN异质结逆导场效应管的工艺流程中形成背面漏极欧姆接触的示意图；
[0024] 图14为本发明GaN异质结逆导场效应管的工艺流程中形成肖特基源极与场板的示意图；
具体实施方式
[0025] 下面结合附图，详细描述本发明的技术方案：
[0026] 本发明提出一种高性能GaN异质结逆导型场效应管，与传统的横向场效应管不同，本发明采用纵向分立栅结构，并且在两栅极中间淀积肖特基源极。本发明通过P型栅与P型基区形成“双势垒”降低沟道中的二维电子气(2DEG)的浓度使器件具有较高阈值电压。由于该器件采用纵向结构，电场分布远比传统横向器件均匀，可使器件在实现高耐压，低导通电阻的同时节约
晶圆面积。在逆导工作状态下，本发明的
肖特基二极管的开启电压远低于GaN PN结的开启电压，可以有效降低反向续流时的导通功耗。当该器件处于关态耐压或反向耐压状态时，基区和漂移区所形成的耗尽区屏蔽了指向
肖特基结的电场，肖特基结两侧的场板结构能够降低主结边缘的电场强度，使肖特基结的反向泄露电流大幅减少，提高了肖特基结的
温度稳定性，从而减少了该器件在高压状态下的
泄漏电流。分立栅能够有效减少栅极面积，大幅降低关态耐压下产生的栅极电荷Qg。与传统横向器件相比，本发明电场峰值并非出现在表面。而出现在P型基区与N型漂移区的界面附近，能够有效抑制由表面态和界面态所导致的电流崩塌，从而减少器件的开关损耗。且该续流肖特基二极管为多子器件，在正向工作状态下几乎没有少子存储，反向恢复时间要远远小于GaN PN结，能够大幅提升电路系统的工作频率，减小开关损耗。故本发明所提供的GaN异质结逆导场效应管工作在正向开关状态时，具有导通电阻低，饱和电流大，关态耐压和工作频率高的优点。在逆导工作状态下，该器件具有开启电压低、导通电阻低，反向耐压大和反向恢复时间短的优点。且本发明所公布的器件制备工艺与传统GaN HEMT工艺兼容。
[0027] 如图1所示，本发明的GaN异质结逆导场效应管，包括GaN N型重掺杂衬底1，位于衬底1上的GaN轻掺杂N型漂移区2，位于所述轻掺杂N型漂移区2上的AlMN层5，所述N型漂移区2和AlMN层5构成异质结，所述N型漂移区2中设置有P型基区3，位于所述P型基区之间的JFET区12，位于所述P型基区3与所述AlMN层5之间的沟道区9，与形成欧姆接触的源电极4，位于所述AlMN层上的P型GaN栅区6，位于所述P型GaN栅区6上方的栅电极7，位于AlMN层5上方的肖特基源极8，位于所叙AlMN层上方的钝化层10，所述GaN N型重掺杂衬底1下方的漏电极11。
[0028] 本发明的工作原理为：
[0029] 在P型栅极和P型基区的共同耗尽作用下，沟道中栅极下方的二维电子气(2DEG)浓度降低，实现较高阈值电压。当栅极所加电压小于开启电压时，栅极下方的沟道处没有电子积累，2DEG导电沟道断开，不能形成电流通路；当栅极施加正电压，且大于开启电压时，栅极下方的沟道处积累电子，形成从漏极到源极的电流通路，器件开启。
[0030] 当栅极所加电压大于阈值电压，源极施加0电位，漏极施加正电位时，器件开启，处于正向工作状态。
[0031] 当栅极所加电压小于阈值电压，源极施加0电位，漏极施加正电压时，器件处于关态。漏极电压主要由P型基区和N型漂移区所形成的PN结承担，电场在P型基区和N型漂移区界面附近达到最大值。对比传统横向器件，本发明的电场分布更加均匀，随着漏极电压增大，PN结耗尽区向下方区域和中间区域扩展，能够有效屏蔽指向肖特基结的电场，使肖特基结免于承受高压，肖特基结两侧的场板结构能够降低主结边缘的电场强度，避免肖特基结在结边缘击穿，有效降低了肖特基接触的反向漏电，提高了肖特基结的温度稳定性。
[0032] 当栅极与漏极施加0电位，源极施加正电位时，该器件处于逆导工作状态，当源极电压超过肖特基结的开启电压时，电流由源极流经漏极。本发明可通过采用不同功函数的金属来调节肖特基结的开启电压。
[0033] 本发明可通过调节P型栅极下方AlMN势垒层的生长厚度来调节阈值电压。
[0034] 本发明提供了一种可选制备工艺
流程图，包括以下步骤：
[0035] 第一步：如图2，外延生长N型漂移区。
[0036] 第二步：如图3，选择性外延生长P型GaN基区。
[0037] 第三步：如图4，外延生长JFET区与沟道区。
[0038] 第四步：如图5，外延生长AlMN势垒层形成2DEG沟道。
[0039] 第五步：如图6，刻蚀AlMN势垒层。
[0040] 第六步：如图7，再生长AlMN势垒层。
[0041] 第七步：如图8，外延生长P型GaN层。
[0042] 第八步：如图9，刻蚀P型GaN层形成P型GaN栅。
[0043] 第九步：如图10，外延生长钝化层，用
原子层淀积(ALD)或
等离子体增强
化学气相沉积(PECVD)的方式淀积
电介质SiO2、Si3N4、AlN、Al2O3、MgO或者HfO2等以及介质层的图形化。
[0044] 第十步：如图11，形成源极欧姆接触。
[0045] 第十一步：如图12，形成金属栅电极。
[0046] 第十二步：如图13，形成背面漏极欧姆接触。
[0047] 第十三步：如图14，形成肖特基源极与场板。
