技术领域
背景技术
[0002] 集成
电路自上世纪60年代产生开始，其发展方向大体为三个方向，即高速化、低功率、大规模集成化。在速度方面，作为开关的元器件的性能起着决定性的作用，一个理想开关需要在导通时无
电压降，关断时无
电流，且开关转换时间为零。集成电路能够处理的
频率从最初的几十赫兹，到如今的RF，这样飞速的发展，得益于上世纪80年代开始，MOS器件因其更出色的开关特性，而逐渐取代了
三极管的地位，并且MOS管一直遵循着摩尔定律不断地减小尺寸的同时提高着集成电路的规模与性能。所以，优化MOS结构器件任然是提高集成电路处理能
力的主要研究方向。MOSFET分为N型和P型，N型的载流子为电子，P型的载流子为空穴，电子的速度是空穴的约3倍，所以为了获得高速的理想开关，本结构选用N型MOSFET。
[0003]
硅和锗就是人们最早发现的半导体材料，被公认为是第一代半导体材料，两者性质相似，但锗的禁带宽度小于硅的禁带宽度，虽然硅由于其资源丰富、低成本、工艺支持而成为现在半导体材料的主流，但是部分的使用锗可以让半导体器件有更好的性能。在
发明人李平教授等人已授权的
专利“窄禁带源漏区金属
氧化物半导体
场效应晶体管及集成电路”[1]中就提出了，采用不同于器件衬底材料的窄禁带异质材料作为器件的源区或者源、漏区，使器件中的寄生BJT发射结成为
异质结，并且有β<<1的特点，可以从器件上彻底消除寄生BJT对BVDS的影响。
[0004] FinFET，中文名叫鳍式场效应晶体管，该项技术由加州大学伯克利分校的胡正明教授于2000年左右正式发表论文提出[2]。FinFET的主要特点是，
沟道区域是一个被栅极包裹的鳍状半导体，沿源漏方向的鳍的长度，为沟道长度。
[0005] FinFET沟道一般是轻掺杂甚至不掺杂的，避免了离散的掺杂
原子的散射作用，同重掺杂的平面器件相比，载流子迁移率将会大大提高。另外，与传统的平面CMOS相比，FinFET的半环栅鳍形结构增加了栅极对沟道的控制面积，使得栅控能力大大增强，从而可以有效抑制短沟效应，减小亚
阈值漏电流。由于短沟效应的抑制和栅控能力的增强，FINFET器件可以使用比传统更厚的栅氧化物，使得FinFET器件的栅漏电流也会减小。FINFET在20nm技术
节点后取代了传统的平面CMOS开始被各大芯片生产商选择，现在大批量生产的是
7nm工艺，台积电预计明年7月开始大批量生产5nm工艺芯片。但是，FINFET的工艺依旧依赖多次曝光等方法实现超小尺寸工艺，即在小尺寸下依旧需要较为复杂的工艺。
[0006] 参考文献
[0007] [1]李平；李肇基.窄禁带源漏区金属氧化物半导体场效应晶体管及集成电路:中国，CN96117551.6[P].1997.11.19.
[0008] [2]中国半导体工艺落后国际大厂，谈突破先了解FinFET和胡正明[N]。佚名.2017年01月13日.
发明内容
[0009] 本发明所要解决的技术问题是：提供一种比导通电阻小的MOSFET理想开关的器件结构，在小尺寸器件中，提供小比导通电阻，大电流、高耐压，同时，还能够减小面积，简化实现工艺。
[0010] 本发明结构采用了窄禁带半导体材料锗、锗硅作为源区，使器件中的寄生BJT成为发射区异质三极管，并且有β<<1的特点，可以从器件上彻底消除寄生BJT对BVDS的影响，所以不再需要将衬底与源区短接到地的结构，因此节省了衬底
接触开孔所需的大量面积。同时，可以使用除了锗以外的其他窄禁带的材料作为源区，如GeSi、HgTe、InP等等，增加了器件设计的灵活度。并且使用锗作为源区时采用了常规
外延或者LPCVD工艺，由于锗和硅本身存在
应力，所以可以使用单晶或者赝晶或者多晶以优化工艺流程。
[0011] 本发明结构中沟道半导体区材料为Si材料，源极区域为窄禁带半导体材料；或者，沟道半导体区材料为
宽禁带半导体材料，源极区域为窄禁带半导体材料；或者，沟道半导体区材料为宽禁带半导体材料，源极区域为Si材料。
[0012] 本发明结构的栅极环绕器件体区，所以当栅极加上合适的偏置时，会形成四面沟道，这样不但可以像FINFET一样通过多面栅结构而加大栅控能力，甚至优于FINFET的三面沟道，加大了栅控能力，提高了导通时的电流
密度，减小了比导通电阻。还可以使用更多面环绕栅极的结构，如六面等。
[0013] 本发明结构的沟道区不由
光刻工艺完成，所以沟道长度不再受到光刻
精度的限制。新结构中形成沟道的体区由外延工艺完成，外延层厚度即为沟道长度，所以省去了光刻所需的大量花费，以及为了达到所需精度而进行的如多次曝光等复杂工艺流程。现阶段，分子束外延工艺技术已能制备薄到几十个原子层的单晶
薄膜，可以实现极短沟道长度。
[0014] 本发明结构结构采用了在漏区的前端加入了N-掺杂区结构，所以在耐压方面有极大的提升，并且也能够有效抑制短沟道效应。如今，在极短沟道器件方面，因为FINFET能够有效抑制短沟道效应，所以不管是研究还是市场都以FINFET为主，但是，其短沟道效应的抑制原理是鳍形结构栅的控制能力强，所以FINFET依旧遵循着摩尔定律，在
电场强度和电流密度保持不变的前提下，电压与尺寸需等比例缩小，即器件的工作电压受到尺寸的限制。但是，新结构主要由N-漂移区耐压，器件的
击穿电压不再与沟道长度有关，即突破了摩尔定律的限制。同时N-掺杂区天然地形成了LDD结构，能够有效的抑制短沟道效应。
[0015] 本发明的有益效果是：
[0016] 1)本发明结构使用锗、锗硅等窄禁带的材料作为源区，消除了MOS型器件中固有的寄生BJT的影响，不需要因衬底接触而开孔的面积，大幅度减小了面积。源区与沟道半导体区为不同材料，所以源区半导体材料可以使用单晶、赝晶、多晶。
[0017] 2)本发明结构在导通时形成四面沟道，可以有效的增加电流密度，减小导通电阻。
[0018] 3)本发明结构的沟道长度不再依赖光刻工艺，可以在实现极短沟道长度的同时，简化工艺，降低成本。
[0019] 4)本发明结构采用了N-漂移区结构，突破了摩尔定律，使得电压可以不再和尺寸等比例减小。同时，天然形成的LDD结构也能够在小尺寸小有效的抑制短沟道效应。
附图说明
[0020] 图1为本发明的晶体管立体结构的示意图，表现了其基本结构；
[0021] 图2为本发明的晶体管立体结构的透视图，表现了其基本结构；
[0022] 图3为新结构平面结构示意图；
[0023] 图4为(左)传统TMOS剖面图与平面图(右)传统TMOS剖面图与平面图(平面图中不含
覆盖器件表面的金属层和氧化层，栅极从另一方向引出)，用于说明本发明结构能够大幅减小面积
[0025] 图6为工艺制成多个新结构后的平面图，其中源级由金属层相连，栅极之上有氧化层隔离(图中未画出)。
[0026] 图1中标号：1N+漏极区域，2N-轻掺杂层，3P型沟道半导体区，4N+源极区域，5栅介质层，6栅
电极层。
具体实施方式
[0027] 一种小比导通电阻的MOSFET理想开关结构，最下方为N+漏极区域，位于漏极区域上方的是N-轻掺杂层，N-轻掺杂层上方是P型沟道半导体区，P型沟道半导体区上方的是N+源极区域，四周环绕的是栅介质层和栅电极。
[0028] 所述栅电极可以是N+
多晶硅，或者金属，或者以上两者的组合。
[0029] 所述源极区域为单晶Ge、多晶Ge、赝晶Ge、SiGe、碲镉汞、InP等窄禁带半导体材料。
[0030] 所述沟道半导体区材料为Si材料，源极区域为单晶Ge、多晶Ge、赝晶Ge、SiGe、碲镉汞、InP等窄禁带半导体材料；或者，沟道半导体区材料为宽禁带半导体材料，源极区域为窄禁带半导体材料；或者，沟道半导体区材料为宽禁带半导体材料，源极区域为Si材料。
[0031] 所述栅介质层和栅电极环绕四周。
[0032] 参见图5：
[0033]
实施例1：新器件结构工艺实现的流程如下
[0034] (a)在N+掺杂的硅衬底上外延N-硅层；
[0035] (b)在N-外延层上外延一层P硅层；
[0036] (c)在P层上外延一层N+锗层；
[0037] (d)沉积工艺生长氮化硅作为保护层；
[0039] (f)ALD生长薄的栅氧化层；
[0040] (g)沉积工艺填充栅极多晶硅或者金属或者多晶硅与金属的组合；
[0041] (h)
抛光工艺磨平器件表面，但是留下一定厚度的氮化硅和多晶硅；
[0042] (i)氧化一定厚度的多晶硅，形成栅电极隔离层；
[0043] (j)湿法刻蚀掉氮化硅。
[0044] 实施例2：开关
[0045] 本实施例系采用实施例1的晶体管结构形成的开关器件。通过控制栅极的电压，
控制器件的导通与截止，从而实现开关功能。
