一种基于FPGA的便携式电阻抗成像系统及其工作方法专利检索-电阻层析成像过程层析成像层析成像诊断设备和程序专利检索查询-专利查询网

一种基于FPGA的便携式 电阻抗成像系统及其工作方法

阅读：349发布：2020-05-15

专利汇可以提供一种基于FPGA的便携式电阻抗成像系统及其工作方法专利检索，专利查询，专利分析的服务。并且本发明公开了一种基于FPGA的便携式电阻抗成像系统及其工作方法，主要根据不同生物组织或相同生物组织处于不同生理状态时所具有的电导率不同的特性进行成像，反应组织内部电导率分布信息。本发明采用基于ZYNQ系列的FPGA芯片的Red pitaya开发板套件作为核心，嵌入式主控中运行Red pitaya OS，板载无线/有线网络模块、DDS 信号发生器、信号调理模块、运放和滤波电路以及数据采集电路，再搭配压控恒流源、基于C51的可变通道数量的模拟多路复用器、电极传感器作为外围测量设备组成。使用PC端STEM lab开发环境、Matlab 软件实现高精度、信息化、智能化生物组织信息检测。在充分考虑EMC等问题，本发明提出一种高成像质量、高准确率、便携式的解决方案。，下面是一种基于FPGA的便携式电阻抗成像系统及其工作方法专利的具体信息内容。

权利要求

1.一种基于FPGA的便携式电阻抗成像系统，其特征在于：包括硬件部分和软件部分，所述硬件部分包括依次连接的PC机、Red pitaya开发板、压控恒流源模块、模拟多路复用器模块以及电极传感器阵列，所述软件部分包括Red pitaya OS系统、PC 操作系统、STEM lab、以及MATLAB软件之间的通信与数据传输；
所述PC机(1)通过Red pitaya开发板板载网卡(3)与开发板主控芯片FPGA(5)进行通信，所述PC机作为上位机发出指令并运行Matlab软件对采集到的数据进行处理与完成图像重构，FPGA(5)作为开发板主控芯片，内嵌Cortex-A9的ARM处理器，运行Red pitaya OS系统，板载外设分为DAC电路(6)、IO扩展接口(7)以及ADC电路(8)，所述DAC电路(6)包括10位
125Mhz的高速DAC，以及相应的滤波、放大电路，用以产生激励正弦电压信号；IO扩展接口(7)用于将FPGA(5)与多路复用器模块模块(10)相连接；ADC电路(8)包括10位125Mhz的高速ADC，以及相应的滤波、放大电路，用以采集电压信号并上传FPGA(5)。
2.如权利要求1所述的基于FPGA的便携式电阻抗成像系统，其特征在于：所述Red pitaya OS系统作为主控。
3.如权利要求1所述的基于FPGA的便携式电阻抗成像系统，其特征在于：利用Red pitaya开发板板载10位125Mhz高速DAC生成正弦波信号用于激励。
4.如权利要求1所述的基于FPGA的便携式电阻抗成像系统，其特征在于：利用Red pitaya开发板板载10位125Mhz高速ADC采集信号。
5.如权利要求1所述的基于FPGA的便携式电阻抗成像系统，其特征在于：Red pitaya开发板与PC机通过有线/无线网络互联。
6.权利要求1所述的基于FPGA的便携式电阻抗成像系统，其特征在于：使用STEM lab软件实现开发板FPGA与PC机进行通讯。
7.权利要求1所述的基于FPGA的便携式电阻抗成像系统，其特征在于：使用Matlab软件实现数据处理与EIT 层析成像。
8.一种如权利要求1-7中任意一项所述的基于FPGA的便携式电阻抗成像系统的工作方法，其特征在于：步骤如下：
由Red pitaya开发板板载DAC电路发出的正弦电压信号经由压控恒流源模块(9)转变为正弦电流信号，并通过多路复用器模块(10)输出到电极传感器阵列(11)中的任意两个电极，这两个电极作为激励电极，激励待测物体并在物体内部产生电场，同时电极传感器阵列(11)的其他电极作为测量电极经由多路复用器模块(10)选通至ADC电路(8)，ADC电路(8)采集由激励电极产生的电场信息，当所有测量电极的电场信息采集完毕并上传至FPGA(5)中后，多路复用器模块(10)按顺时针或逆时针顺序选通下两个电极作为激励电极，包括第一次测量中的激励电极在内的其他电极作为采集电极，完成所有需要的电场信息的采集，FPGA5得到上述所有信息后上传至PC机(1)，PC机(1)中的Matlab程序对采集到的数据进行FFT处理，得到最终成像需要的电压信息，将该信息导入到Matlab内部的图像重构程序内，配合仿真得到的敏感矩阵，最终完成图像重构。

说明书全文

一种基于FPGA的便携式电阻抗成像系统及其工作方法

技术领域：

[0001] 本发明涉及一种便携式生物组织电阻抗成像系统及其工作方法，特别设计一种基于FPGA的便携式电阻抗成像系统。背景技术：

[0002] 电阻抗成像(EIT)包括电容成像(ECT)和电阻成像(ERT)的一种过程成像，其中ECT广泛应用于工业领域，尤其是对于多相流的检测，而ERT则面向生物医疗领域，尤其是各种肿瘤检查。该测量方法为非侵入式检查，检查过程为：在生物组织周围分布式布置电极传感器，注入安全的正弦恒流激励信号，激励信号在经过生物组织后会产生电场，而不同生物组织或相同生物组织处于不同生理状态时所具有电导率不同的特性使得内部电场会产生变化。再通过高速电压信号采集装置获取该电场信息，通过一定的图像重构算法重构组织内部的电导率分布图像，从而判断出生物组织内部是否病变以及病变的位置。

[0003] 目前市场上的电阻抗测量设备大多体积大，设备的操作复杂，成本高，不具备便携性，且在测量过程中面对不同的测量对象只能使用固定电极数量的传感器，而不同的测量对象传感器的设计是有较大差别的。传统的EIT设备难以适应不同的使用场合，灵活性较差，不利于提高成像精度。针对以上情况提出本发明以促进智能化医疗设备的发展。发明内容：

[0004] 本发明是为了解决上述现有技术存在的问题而提供一种基于FPGA的便携式电阻抗成像系统及其工作方法，具有集成化、信息化、智能化、灵活且便携的特点。

[0005] 本发明采用如下技术方案：一种基于FPGA的便携式电阻抗成像系统，包括硬件部分和软件部分，所述硬件部分包括依次连接的PC机、Red pitaya开发板、压控恒流源模块、模拟多路复用器模块以及电极传感器阵列，所述软件部分包括Red pitaya OS系统、PC 操作系统、STEM lab、以及MATLAB软件之间的通信与数据传输；

[0006] 所述PC机通过Red pitaya开发板板载网卡与开发板主控芯片FPGA进行通信，所述PC机作为上位机发出指令并运行Matlab软件对采集到的数据进行处理与完成图像重构，FPGA作为开发板主控芯片，内嵌Cortex-A9的ARM处理器，运行Red pitaya OS系统，板载外设分为DAC电路、IO扩展接口以及ADC电路，所述DAC电路包括10位125Mhz的高速DAC，以及相应的滤波、放大电路，用以产生激励正弦电压信号；IO扩展接口用于将FPGA5与多路复用器模块模块相连接；ADC电路包括10位125Mhz的高速ADC，以及相应的滤波、放大电路，用以采集电压信号并上传FPGA。

[0007] 进一步地，所述Red pitaya OS系统作为主控。

[0008] 进一步地，利用Red pitaya开发板板载10位125Mhz高速DAC生成正弦波信号用于激励。

[0009] 进一步地，利用Red pitaya开发板板载10位125Mhz高速ADC采集信号。

[0010] 进一步地，Red pitaya开发板与PC机通过有线/无线网络互联。

[0011] 进一步地，使用STEM lab软件实现开发板FPGA与PC机进行通讯。

[0012] 进一步地，使用Matlab软件实现数据处理与EIT 层析成像。

[0013] 本发明还采用如下技术方案：一种基于FPGA的便携式电阻抗成像系统的工作方法，步骤如下：

[0014] 由Red pitaya开发板板载DAC电路发出的正弦电压信号经由压控恒流源模块转变为正弦电流信号，并通过多路复用器模块输出到电极传感器阵列中的任意两个电极，这两个电极作为激励电极，激励待测物体并在物体内部产生电场，同时电极传感器阵列的其他电极作为测量电极经由多路复用器模块选通至ADC电路，ADC电路采集由激励电极产生的电场信息，当所有测量电极的电场信息采集完毕并上传至FPGA中后，多路复用器模块按顺时针或逆时针顺序选通下两个电极作为激励电极，包括第一次测量中的激励电极在内的其他电极作为采集电极，完成所有需要的电场信息的采集，FPGA得到上述所有信息后上传至PC机，PC机中的Matlab程序对采集到的数据进行FFT处理，得到最终成像需要的电压信息，将该信息导入到Matlab内部的图像重构程序内，配合仿真得到的敏感矩阵，最终完成图像重构。

[0015] 本发明具有如下有益效果：第一，本发明的集成化程度高，结构简单，体积小，成本低廉具有便携式的优点，有利于该检测设备的普及；第二，本发明使用PC机作为主控，具有高可靠性以及强大的性能，图像重构的质量有保证，排除硬件上的限制理论上可任意调节激励信号的频率与幅值、灵活更改成像算法，加之可变通道数量的多路复用器模块可灵活选用传感器电极，非常方便实验室中进行理论研究，同时简化后的该系统也可以商业化；第三，本发明具有测量频率、幅值可调节的功能，可以更好的选择最优成像效果，帮助实验室进行理论研究、验证试验与设备开发。附图说明：

[0016] 图1为本发明的硬件层原理框图。

[0017] 图2位基于C51的可变通道数量的多路复用器的原理框图。具体实施方式：

[0018] 下面结合附图对本发明作进一步的说明。

[0019] 本发明基于FPGA的便携式电阻抗成像系统包括硬件部分和软件部分，其中硬件部分包括依次连接的PC机、Red pitaya开发板、压控恒流源模块、基于C51的可变通道数量的模拟多路复用器模块以及电极传感器阵列，软件部分包括Red pitaya OS系统、PC操作系统(Windows或Linux)、STEM lab、以及MATLAB软件之间的通信与数据传输。

[0020] Red pitaya OS系统作为Red pitaya开发板主控，通过高速DAC产生频率、副值可变的正弦激励信号，该正弦激励信号经过板载放大、滤波芯片形成幅值可调的正弦电压信号。该正弦电压信号经过压控恒流源模块转化成可变频变幅的正弦电流信号，通过可变通道数量的模拟多路复用器模块选通传感器电极注入待测组织，实现测量。由于模拟多路复用器模块可变通道数量，则本设备可在不作调整的情况下选用不同电极数量的电极传感器。其中电极传感器分时复用，既可作激励源也可作测量源，在一组电极作为激励源向待测物注入电流信号时可通过其他电极测量电压信号。高速ADC 数据采集电路采集到的电压信号经处理后由Red pitaya开发板经由STEM lab上传至PC中，并利用MATLAB进行快速傅里叶变换，取得目标频率下的幅值相位信息后，更换电极通道重复测量，直至取得全部所需电压数据后，利用GVSPM等图像重构算法进行图像重构。

[0021] FPGA芯片内自带的ARM运行Linux操作系统作为信号生成与采集模块的主控，PC机实现数据处理、成像以及用户层人机交互。

[0022] PC端用户层主要对硬件进行设置、读入的数据结果进行可视化分析处理。软件方面包括实现STEM lab与MATLAB之间的通信与数据传输、MATLAB中实现数据的FFT等处理以及用相应的成像算法根据采集的信号进行图像的重构，硬件上主要为配置FPGA的信号发生器的开关、控制多路复用器模块的通道数量以及选通通道、数据采集及接收的起始与停止。

[0023] FPGA端硬件层实现硬件驱动，包括对DDS信号发生器的驱动、网络接口驱动、信号采集驱动、FPGA与基于C51的可变通道数量多路复用器模块的通信以及其它外设驱动。该硬件层主要分为激励、采集和传感器及其选通三大部分。

[0024] 激励部分是ARM嵌入式芯片与信号发生器相连，控制其产生正弦激励信号，信号经过低通滤波器和前置放大器到达压控恒流源输入端。压控恒流源将电压信号转化为同频率的电流信号并提供满足生物组织测量的高输出阻抗，恒流源输出端连接模拟多路复用器，模拟多路复用器由FPGA中的ARM经由C51控制器通过地址线控制其选通，其输出端与电极传感器相连。

[0025] 采集部分主要由运放滤波、数据采集和FPGA组成，通过运放将采集到的微弱信号进行放大，对放大信号经过滤波处理传入到数据采集模块，数据采集模块由高速ADC芯片实现，电压采集信号输入端同样经由多路复用器连接至传感器电极上。最终由FPGA经由网络接口实现信号的上传。

[0026] 传感器为电极传感器，考虑到接触阻抗、舒适性和安全性，采用弧形电极增大电极和皮肤的有效接触面积，采用弹性绷带增大电极和皮肤的接触压力，旨在降低与皮肤的接触阻抗。传感器选通主要通过基于C51的可变通道多路复用器模块实现，该模块可接收FPGA输入的选通通道数量指令、选通地址指令。根据通道数量指令判断传感器通道数量并选用其中预设的选通方式，根据选通地址指令来进行相应的传感器电极选通，协调信号的输入与采集。

[0027] 图1为本发明的硬件部分整体原理框图。本发明基于FPGA的便携式电阻抗成像系统由PC机1通过Red pitaya开发板板载网卡3与开发板主控芯片FPGA5进行通信，其中PC机作为上位机发出指令并运行Matlab软件对采集到的数据进行处理与完成图像重构，FPGA5作为开发板主控芯片，内嵌Cortex-A9的ARM处理器，运行Red pitaya OS，作为外设的主控制器，板载外设主要分为三大部分，第一部分为DAC电路6，其中包括10位125Mhz的高速DAC，以及相应的滤波、放大电路，用于产生激励正弦电压信号。第二部分为IO扩展接口7，用于将FPGA5与多路复用器模块模块10相连接，提供通道选通控制信号。第三部分为ADC电路8，其中包括10位125Mhz的高速ADC，以及相应的滤波、放大电路，用于采集电压信号并上传FPGA5。由Red pitaya开发板板载DAC电路发出的正弦电压信号经由压控恒流源模块9转变为正弦电流信号，并通过多路复用器模块10输出到电极传感器阵列11中的某两个电极，使得这两个电极作为激励电极，激励待测物体并在物体内部产生相应的电场，同时电极传感器阵列11的其他电极作为测量电极经由多路复用器模块10选通至ADC电路8，ADC电路8将采集由激励电极产生的电场信息。当所有测量电极的电场信息采集完毕并上传至FPGA5中后，多路复用器模块10按顺时针或逆时针顺序选通下两个电极作为激励电极，包括第一次测量中的激励电极在内的其他电极作为采集电极，最终完成所有需要的电场信息的采集。FPGA5得到上述所有信息后上传至PC机1，PC机1中的Matlab程序对采集到的数据进行FFT处理，得到最终成像需要的电压信息，将该信息导入到Matlab内部的图像重构程序内，配合仿真得到的敏感矩阵等，最终完成图像重构。

[0028] 图2是本发明中的多路复用器部分，该多路复用器是基于C51的可变通道数量的多路复用器，很好的解决了激励与测量通道不足、普通多路复用器需要大量的地址线接口，进而造成资源浪费的现象，配合上位机内程序，该多路复用器最多支持32路通道(电极)的数据传输。由上位机(本发明中改多路复用器模块的上位机是Red pitaya开发板)通过地址输入口11、片选接口12以及时钟及应答接口13与C51芯片14进行通信。其中5位地址输入口11输入每一片需要选通的多路复用器芯片选通通道的地址。其中多路复用器芯片为32选1的模拟多路复用器芯片。通过2位片选接口12选择接受由地址输入口11输入地址的多路复用器芯片。通过1位时钟及应答接口提供同步时钟。得到上位机信号C51芯片14统一调度电流激励信号输入模拟多路复用器芯片15、电流激励信号输出模拟多路复用器芯片16、电压测量信号输入模拟多路复用器芯片17分别与第一电流激励输入接口18、第二电流激励输入接口19、电压测量接口20之间的导通，并将信号引入传感器电极阵列接口21，最终实现信号的联通。

[0029] 以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下还可以作出若干改进，这些改进也应视为本发明的保护范围。

标题	发布/更新时间	阅读量
一种抑制阶梯效应的电阻层析成像电导率分布重建的方法	2020-05-15	156
一种承压断层活化突水多场信息协同监测临突预报方法及监测系统	2020-05-08	60
一种超级电容器自动老化测试分选一体机	2020-05-15	930
用于模拟盾构下穿既有隧道施工可视化试验装置	2020-05-08	895
EMU脉冲天线	2020-05-13	93
一种低压台区运行状态智能监测系统	2020-05-08	680
一种滑坡预警系统及方法	2020-05-13	37
一种厚煤层下分层“混合顶板”完整性探测及其控制方法	2020-05-14	750
一种煤矿巷道围岩变形特性联合监测系统及监测方法	2020-05-14	673
一种应用于减弱图像重建中阶梯效应的混合阶正则化方法	2020-05-15	28

一种基于FPGA的便携式电阻抗成像系统及其工作方法

一种基于FPGA的便携式电阻抗成像系统及其工作方法

该功能需要专业版企业版VIP权限，您可以：