技术领域
[0001] 本
发明涉及一种OTP(one-time programmable memory，一次可编程
存储器)器件，特别是涉及一种OTP器件的单元结构。
背景技术
[0002] OTP器件的单元结构，目前具有代表性的有两类。
[0003] 请参阅图1a、图1b，第一类OTP器件的单元结构由一个晶体管1b和一个
浮栅电容1a组成，其中晶体管1b执行编程功能，浮栅电容1a执行电荷存储功能，晶体管1b的多晶
硅栅极延伸到浮栅电容1a的上方，浮栅电容1a是由延伸过来的
多晶硅及其下方的硅构成的平板电容。中国发明
专利申请公开
说明书CN1627525A(公开日2005年6月15日)、中国发明专利申请公开说明书CN1627526A(公开日2005年6月15日)均公开了这种OTP器件的单元结构。由于浮栅耦合电容1a的存在，这种OTP器件的单元结构面积过大，不利于高
密度集成
电路的应用。
[0004] 第二类OTP器件的单元结构由两个PMOS
串联组成，其中一个PMOS作为选通晶体管；另一个PMOS作为存储单元，利用其浮栅存储数据。美国专利申请公开说明书US2004/0109364A1(公开日2004年6月10日)、美国专利申请公开说明书US2006/0018161A1(公开日2006年1月26日)均公开了这种OTP器件的单元结构。相较于第一类OTP器件的单元结构而言，第二类OTP器件的单元结构在面积上有很大缩小。但是第二类OTP器件的单元结构利用浮栅作为
电子的存储结构，因此对于浮栅下方的栅
氧化层厚度具有一定要求。根据《Program，Erase and Retent ion Times of Thin-oxide FIash-EEPROMs》(VLSI Design Volume13(2001)，Issue 1-4，Pages431-434)的说明，要求栅氧化层厚度理论值在 以上，这就限定了这种OTP器件的单元结构的应用。
发明内容
[0005] 本发明所要解决的技术问题是提供一种OTP器件的单元结构，一方面具有很小的面积，另一方面可以适用于栅氧化层较薄(例如小于 )的情况。
[0006] 为解决上述技术问题，本发明OTP器件的单元结构为一个NMOS，在衬底10之上为p阱12，衬底10和/或p阱12中有隔离区11，p阱12之上有栅氧化层13和氧化层16，氧化层16在栅氧化层13的两侧，栅氧化层13之上有多晶硅栅极14，氧化层16之上有氮化硅侧墙17，氮化硅侧墙17在多晶硅栅极14的两侧且相
接触，氧化层(16)的厚度小于栅氧化层(13)的厚度，多晶硅栅极14仅在一侧下方的p阱12中有n型轻掺杂区15，氮化硅侧墙17外侧下方的p阱12中有n型重掺杂区18a、18b，n型重掺杂区18a与n型轻掺杂区15相邻，n型重掺杂区18b不与n型轻掺杂区15相邻，
硅片表面
覆盖有一层
二氧化硅19；
[0007] 所述n型重掺杂区18a作为位线；
[0008] 所述n型重掺杂区18b作为编程端；
[0009] 所述多晶硅栅极14作为字线。
[0010] 所述OTP器件的单元结构的制造方法包括如下步骤：
[0011] 第1步，在衬底10之上以
外延或
离子注入工艺形成p阱12，在衬底10和/或p阱12中以场氧隔离(LOCOS)或浅槽隔离(STI)工艺形成隔离区11；
[0012] 第2步，在p阱12之上热氧化生长一层二氧化硅，再淀积一层多晶硅，
刻蚀所述多晶硅层并以所述二氧化硅作为刻蚀停止层形成多晶硅栅极14，多晶硅栅极14下方的二氧化硅为栅氧化层13，以湿法
腐蚀工艺去除栅氧化层13以外的所述二氧化硅层；
[0013] 第3步，在多晶硅栅极14的仅一侧下方的p阱12中以离子注入工艺形成n型轻掺杂区15；
[0014] 第4步，在硅片表面热氧化生长一层二氧化硅16，厚度为
[0015] 第5步，在多晶硅栅极14两侧的氧化层16之上形成氮化硅侧墙17；
[0016] 第6步，在氮化硅侧墙17的外侧下方的p阱12中通过离子注入工艺形成n型重掺杂区18a、18b；
[0017] 第7步，在硅片表面淀积一层二氧化硅19。
[0018] 上述7步之后，硅片表面可以再淀积层间介质(ILD)。
[0019] 上述OTP器件的单元结构的操作方法为：
[0020] 编程时：位线(18a)接地，编程端(18b)加
电压V1，p阱(12)接地，字线(14)加电压V2；
[0021] V1＞V2-VT，所述VT为NMOS的
阈值电压；
[0022] 0＜V1＜VBD，所述VBD为编程端(18b)与p阱(12)之间的
PN结击穿电压；
[0023] 读取时：位线(18a)加电压V3，编程端(18b)接地，p阱(12)接地，字线(14)加电压V4；
[0024] VT＜V3＜V4-VT；
[0025] 2VT＜V4＜3伏。
[0026] 本发明OTP器件的单元结构仅为一个NMOS，与现有的OTP器件的单元结构相比具有最小的面积，这是本发明最重要的技术效果之一。除此之外，本发明OTP器件的单元结构使用氮化硅侧墙作为电子的存储媒介。氮化硅对于电子的捕获能
力非常强，相较于利用多晶硅浮栅存储电子，被氮化硅捕获的电子需要一定的激活
能量才能脱离氮化硅的捕获同时穿透氮化硅侧墙下方的氧化层势垒逃逸。因此利用氮化硅侧墙存储电子对于多晶硅栅极下方的栅氧化层的厚度没有严格要求，可以应用在栅氧化层较薄(如小于 )的情况，并且使OTP器件的单元结构获得了更为可靠的数据存储能力。更多的内容可以参考《charge retention of scaled SONOS nonvolatile memory devices at elevated temperatures》(Solid-State Electronics，vol.44，issue6，pages949-958)
[0027] 本发明OTP器件的单元结构的制造方法，与现有的CMOS逻辑工艺完全兼容，无需增加额外的掩膜工艺。
[0028] 本发明OTP器件的单元结构的操作方法，利用CHE(channel hot electron injection，
沟道热电子注入)机制进行编程，将电子存储在氮化硅侧墙中。又通过编程前后NMOS沟道为关闭或导通(或者沟道
电流的大或小)，定义所存储的数据为0或1。
附图说明
[0029] 图1a是现有的一种OTP器件的单元结构的示意图；
[0030] 图1b是图1a的电路版图示意图；
[0031] 图2是本发明OTP器件的单元结构的剖面示意图；
[0032] 图3是本发明OTP器件的单元结构编程时的示意图；
[0033] 图4是本发明OTP器件的单元结构读取时的示意图。
[0034] 图中附图标记说明：
[0035] 1a为耦合电容；1b为晶体管；10为衬底；11为隔离区；12为p阱；13为栅氧化层；14为多晶硅栅极；15为n型轻掺杂区；16为氧化层；17为氮化硅侧墙；18a、18b为n型重掺杂区；19为二氧化硅。
具体实施方式
[0036] 请参阅图2，本发明OTP器件的单元结构为一个NMOS，在衬底10之上为p阱12。衬底10和/或p阱12中有隔离区11，通常为二氧化硅、氮化硅、氮氧化硅等介质材料。p阱12之上有栅氧化层13和二氧化硅16，二氧化硅16在栅氧化层13的两侧。栅氧化层13之上有多晶硅栅极14，二氧化硅16之上有氮化硅侧墙17，氮化硅侧墙17在多晶硅栅极14的两侧。多晶硅栅极14仅在一侧下方的p阱12中有n型轻掺杂区15。氮化硅侧墙17外侧下方的p阱12中有n型重掺杂区18a、18b。硅片表面覆盖有一层二氧化硅19。
[0037] 值得注意的是，图2中二氧化硅层16的宽度仅为示意。例如，图2中二氧化硅层16的宽度与氮化硅侧墙17的外侧齐平，实际上二氧化硅层16的宽度可以超出氮化硅侧墙
17之外。
[0038] 其中，氮化硅侧墙17下方的氧化层16的厚度为 由于本发明中以氮化硅侧墙17存储电子，氮化硅比多晶硅具有更强的捕获电子的能力，因此氮化硅侧墙17下方的氧化层16的厚度可以低于 而多晶硅栅极14下方的栅氧化层13可以比氧化层16更厚，这是由于不再使用多晶硅栅极14存储电子，因此对于栅氧化层13没有厚度要求。
[0039] 上述OTP器件的单元结构中，多晶硅栅极14作为字线，与n型轻掺杂区15相邻的n型重掺杂区18a作为位线，不与n型轻掺杂区15相邻的n型重掺杂区18b作为编程端。
[0040] 所述OTP器件的单元结构的制造方法包括如下步骤：
[0041] 第1步，在衬底10之上以外延或离子注入工艺形成p阱12，在衬底10和/或p阱12中以场氧隔离或浅槽隔离工艺形成隔离区11；
[0042] 第2步，在p阱12之上热氧化生长或淀积一层二氧化硅，再在所述二氧化硅层之上淀积一层多晶硅，刻蚀所述多晶硅层(并以所述二氧化硅层作为刻蚀停止层)形成多晶硅栅极14，多晶硅栅极14正下方的二氧化硅为栅氧化层13，再以湿法腐蚀工艺去除未被多晶硅栅极14所覆盖的所述二氧化硅层，即只保留栅氧化层13，而去除硅片表面其余部分的二氧化硅；
[0043] 第3步，在多晶硅栅极14的仅一侧下方的p阱12中以离子注入工艺形成n型轻掺杂区15；
[0044] 第4步，在硅片表面热氧化生长一层二氧化硅16，厚度为 此时硅片表面除了被多晶硅栅极14和栅氧化层13所覆盖的区域，都生长了二氧化硅16，从剖视图上看二氧化硅16在栅氧化层13的两侧。
[0045] 第5步，在整个硅片表面淀积一层氮化硅，反刻该层氮化硅，从而在多晶硅栅极14的两侧形成氮化硅侧墙17，氮化硅侧墙17在栅氧化层13两侧的二氧化硅层16之上；
[0046] 第6步，在氮化硅侧墙17的外侧下方的p阱12中通过离子注入工艺形成n型重掺杂区，其中与与n型轻掺杂区15相邻的为n型重掺杂区18a，不与n型轻掺杂区15相邻的为n型重掺杂区18b；
[0047] 第7步，在硅片表面淀积一层二氧化硅19。例如可以采用APCVD(
常压化学气相淀积)、LPCV(低压化学气相淀积)或PECVD(
等离子体增强化学气相淀积)工艺等，并以TEOS(正
硅酸乙酯)和O3(臭氧)为原料制备二氧化硅层19，并辅以回流等工艺以形成均匀、致密的二氧化硅层19。
[0048] 上述7步之后，硅片表面可以再淀积层间介质，通常为
硼磷硅玻璃(BPSG)或磷硅玻璃(PSG)。此时二氧化硅层19隔绝了作为热电子存储媒介的氮化硅侧墙17和层间介质，起到了保护OTP器件的单元结构中存储的数据的作用。二氧化硅19的厚度(最薄的部分，即在多晶硅栅极14之上的厚度)为
[0049] 请参阅图3，上述OTP器件的单元结构的编程方法为：位线18a接地，编程端18b加电压V1，p阱12接地，字线14加电压V2；V1＞V2-VT，所述VT为NMOS(本发明OTP器件的单元结构即为一个NMOS晶体管)的阈值电压；0＜V1＜VBD，所述VBD为编程端18b与p阱12之间的PN结击穿电压。编程时，晶体管工作在夹断区，沟道电流的方向从位线18a到编程端18b，沟道在编程端18b产生热电子并注入到编程端18b上方的氮化硅侧墙17中。
[0050] 传统的NMOS中有两个轻掺杂漏注入(LDD)区，其目的是为了抑制沟道产生过多的热电子。本发明OTP器件的单元结构为一个NMOS，但其中只有一侧有轻掺杂区15。通过去除另一侧的轻掺杂区15，实现了热电子产生几率与数量的提高，使热电子穿透氮化硅侧墙17下方的氧化层16势垒，被氮化硅侧墙17捕获，从而实现了以CHE机制进行编程。
[0051] 请参阅图4，上述OTP器件的单元结构的读取方法为：位线18a加电压V3，编程端18b接地，p阱12接地，字线14加电压V4；VT＜V3＜V4-VT；2VT＜V4＜3V(伏特)。。读取时，沟道电流的方向从编程端18b到位线18a，使氮化硅侧墙17下方的沟道区域形成空穴积累，从而隔断沟道。
[0052] 本发明OTP器件的单元结构所存储的数据为0或1，其区分方式为：编程前，NMOS在栅电压纵向
电场下沟道产生反型，表现为在位线18a偏置电压的情况下，形成大的沟道电流，此时例如表示1。而编程后，由于侧墙17存储电子，电子可以吸引空穴在沟道表面积累，使沟道电流变小甚至沟道隔断没有电流，此时例如表示0。读取时通过比较沟道电流的有无或大小，实现对于OTP器件的单元结构存储数据0与1的区分。例如定义沟道电流大于某一参考值表示1，小于某一参考值表示0。
[0053] 综上所述，本发明OTP器件的单元结构具有很小的面积，且适用于较薄和较厚的栅氧化层，从而大大扩展了应用范围。所述OTP器件的单元结构的制造方法，与现有CMOS逻辑工艺完全兼容。所述OTP器件的单元结构的操作方法，切实可行且简单便利。
